KR20020057516A - Method for manufacturing ball grid array package with thermal emissive plate - Google Patents
Method for manufacturing ball grid array package with thermal emissive plate Download PDFInfo
- Publication number
- KR20020057516A KR20020057516A KR1020010000589A KR20010000589A KR20020057516A KR 20020057516 A KR20020057516 A KR 20020057516A KR 1020010000589 A KR1020010000589 A KR 1020010000589A KR 20010000589 A KR20010000589 A KR 20010000589A KR 20020057516 A KR20020057516 A KR 20020057516A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate strip
- chip mounting
- substrate
- mounting holes
- semiconductor chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
Description
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 패키지 내부에서 발생되는 열을 외부로 효과적으로 방출할 수 있는 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor package, and more particularly, to a method of manufacturing a ball grid array package having a heat sink that can effectively dissipate heat generated inside the package to the outside.
반도체 집적회로 소자의 집적도가 증가함에 따라 입출력 핀 수가 증가되면서 반도체 소자의 소형화가 요구되고 있다. 이러한 요구에 부응하여 개발된 반도체 칩 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. 이 BGA 패키지는 리드 프레임을 이용한 통상적인 플라스틱 패키지(Plastic Package)에 비하여, 주 기판(Main Board)에 실장될 때의 실장 면적이 대폭 축소될 수 있으며, 전기적 특성이 우수하다는 장점을 갖고 있다.As the degree of integration of semiconductor integrated circuit devices increases, the number of input / output pins increases, thereby miniaturizing semiconductor devices. One of the semiconductor chip packages developed in response to this demand is a ball grid array (BGA) package. This BGA package has a merit that the mounting area when mounted on the main board can be greatly reduced and excellent electrical characteristics, compared to a conventional plastic package using a lead frame.
BGA 패키지가 통상적인 패키지와 다른 점은 반도체 칩과 주 기판간의 전기적 접속이 리드 프레임 대신에 인쇄회로기판(Printed Circuit Board; PCB)과 같은 회로 기판에 의하여 구현된다는 점이다. BGA 패키지는 반도체 칩이 인쇄회로기판 상에 부착되고 전기적으로 연결되는 구조로서, 인쇄회로기판의 동일면에 반도체 칩과 더불어 형성된 회로 패턴(Circuit Pattern)은 반도체 칩과 전기적으로 연결되면서동시에 인쇄회로기판의 반대면에 형성된 외부 접속 단자들과 신호용 비아 홀(Signal Via Hole)들을 통하여 연결된다. 이와 같은 반도체 칩이 부착되는 인쇄회로기판의 반대면에 외부 접속 단자들이 자유롭게 형성될 수 있어서, 종래의 플라스틱 패키지에 비하여 주 기판에 대한 실장 면적이 훨씬 줄어드는 것이다. 그리고, 통상적인 BGA 패키지의 외부 접속 단자로서는 솔더 볼(Solder Ball)이 융착된 솔더 범프(Solder Bump)가 사용된다.The difference between the BGA package and the conventional package is that the electrical connection between the semiconductor chip and the main board is implemented by a circuit board such as a printed circuit board (PCB) instead of the lead frame. The BGA package is a structure in which a semiconductor chip is attached and electrically connected to a printed circuit board. A circuit pattern formed together with a semiconductor chip on the same side of the printed circuit board is electrically connected to the semiconductor chip and simultaneously External connection terminals formed on opposite surfaces are connected to signal via holes. External connection terminals can be freely formed on the opposite side of the printed circuit board to which the semiconductor chip is attached, so that the mounting area for the main substrate is much smaller than that of the conventional plastic package. In addition, a solder bump in which solder balls are fused is used as an external connection terminal of a conventional BGA package.
통상적인 BGA 패키지에서 반도체 칩에서 발생되는 열이 외부로 방출되는 경로를 살펴보면, 배선 패턴과 외부접속단자를 통한 경로와, 수지 봉합부 표면을 통한 경로가 있음을 알 수 있다. 더욱이, 패키지에서 발생되는 열을 더욱 효과적으로 외부로 방출시키기 위해서, 수지 봉합부 표면에 방열판(Thermal Emissive Plate)을 접합하는 기술이 널리 이용되고 있다. 예컨대, 반도체 칩이 실장된 부분이 플라스틱 수지로 봉합된 수지 봉합부를 갖는 BGA의 경우, 방열판는 수지 봉합부의 표면에 직접 접합된다. 따라서, 반도체 칩에서 발생된 열은 수지 봉합부를 통하여 방열판으로 전도되고, 방열판에서 대류를 통하여 반도체 칩에서 발생된 열을 외부로 방출하게 된다.Looking at the path of the heat generated from the semiconductor chip to the outside in the conventional BGA package, it can be seen that there is a path through the wiring pattern and the external connection terminal, and the path through the resin sealing surface. Moreover, in order to more effectively release heat generated from the package to the outside, a technique of bonding a heat sink (Thermal Emissive Plate) to the surface of the resin seal is widely used. For example, in the case of BGA in which the portion where the semiconductor chip is mounted has a resin seal portion sealed with plastic resin, the heat sink is directly bonded to the surface of the resin seal portion. Therefore, heat generated in the semiconductor chip is conducted to the heat sink through the resin encapsulation portion, and the heat generated in the semiconductor chip is released to the outside through convection in the heat sink.
그런데, 수지 봉합부를 구성하는 플라스틱 수지는 열전도도가 낮기 때문에, 수지 봉합부에 부착된 방열판을 통한 열방출 효율은 높지 못하다.By the way, since the plastic resin which comprises the resin sealing part is low in thermal conductivity, the heat dissipation efficiency through the heat sink attached to the resin sealing part is not high.
그리고, 패키지 제조 공정이 완료된 개별 BGA 패키지 상태에서 방열판을 부착하는 공정을 진행하기 때문에, 생산 효율이 높지 못하다.In addition, since the process of attaching the heat sink in the individual BGA package state in which the package manufacturing process is completed, the production efficiency is not high.
따라서, 본 발명의 목적은 패키지 제조 공정안에 방열판을 부착하는 공정을 진행할 수 있는 BGA 패키지의 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a BGA package that can proceed with the step of attaching the heat sink in the package manufacturing process.
본 발명의 또 다른 목적은 BGA 패키지에서 발생되는 열을 효과적으로 외부로 방출시킬 수 있는 BGA 패키지의 제조 방법을 제공하는 데 있다.It is still another object of the present invention to provide a method for manufacturing a BGA package that can effectively release heat generated in the BGA package to the outside.
도 1은 본 발명에 따른 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법의 일 실시예를 나타내는 공정도,1 is a process diagram showing one embodiment of a method of manufacturing a ball grid array package having a heat sink according to the present invention;
도 2 내지 도 6은 도 1에 나타난 제조 방법의 각 단계들을 보여주는 도면들로서,2 to 6 show the steps of the manufacturing method shown in FIG.
도 2는 칩 실장 구멍이 형성된 기판 스트립을 보여주는 사시도로서, 방열판이 부착된 반도체 칩이 칩 실장 구멍으로 실장되는 상태를 보여주는 사시도,2 is a perspective view illustrating a substrate strip having chip mounting holes, wherein a semiconductor chip with a heat sink is mounted to the chip mounting holes;
도 3은 도 2의 3-3선 단면도로서, 와이어 본딩 단계를 보여주는 단면도,3 is a cross-sectional view taken along line 3-3 of FIG. 2, showing a wire bonding step;
도 4는 몰딩 단계를 보여주는 단면도,4 is a sectional view showing a molding step,
도 5는 솔더 볼 형성 단계를 보여주는 단면도,5 is a cross-sectional view showing a solder ball forming step,
도 6은 개별 소자로 분리하는 단계를 보여주는 단면도이다.6 is a cross-sectional view showing the step of separating into individual elements.
* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing
10 : 반도체 칩 12 : 전극 패드10 semiconductor chip 12 electrode pad
20 : 접착제 30 : 기판 스트립20: adhesive 30: substrate strip
31 : 기판 32 : 기판 몸체31: substrate 32: substrate body
37 : 칩 실장 구멍 39 : 배선 패턴37: chip mounting hole 39: wiring pattern
40 : 방열판 50 : 본딩 와이어40: heat sink 50: bonding wire
60 : 수지 봉합부 70 : 솔더 볼60: resin sealing portion 70: solder ball
100 : BGA 패키지100: BGA Package
상기 목적을 달성하기 위하여, (a) 상부면과, 상기 상부면에 반대되는 하부면을 가지며, 상기 상부면과 하부면을 관통하여 소정의 간격을 두고 칩 실장 구멍이 형성된 기판 스트립을 준비하는 단계와; (b) 일면에 반도체 칩이 부착된 방열판들을 상기 칩 실장 구멍에 대응되게 상기 기판 스트립의 하부면에 부착하되, 상기 반도체 칩이 상기 칩 실장 구멍으로 노출되도록 상기 방열판을 부착하는 단계와; (c) 상기 반도체 칩과 기판 스트립을 본딩 와이어로 전기적으로 연결하는 단계와; (d) 상기 기판 스트립 상부면의 칩 실장 구멍으로 노출된 상기 반도체 칩 및 본딩 와이어를 성형수지로 몰딩하여 수지 봉합부를 형성하는 단계와; (e) 상기 수지 봉합부 둘레의 상기 기판 스트립의 상부면에 솔더 볼을 형성하는 단계; 및 (f) 상기 기판 스트립을 개별 BGA 패키지로 분리하는 단계;를 포함하는 것을 특징으로 하는 방열판을 갖는 BGA 패키지의 제조 방법을 제공한다.In order to achieve the above object, (a) preparing a substrate strip having an upper surface and a lower surface opposite to the upper surface, penetrating the upper surface and the lower surface and formed chip mounting holes at predetermined intervals; Wow; (b) attaching heat sinks having semiconductor chips attached to one surface to a lower surface of the substrate strip to correspond to the chip mounting holes, and attaching the heat sinks to expose the semiconductor chips to the chip mounting holes; (c) electrically connecting the semiconductor chip and the substrate strip with a bonding wire; (d) molding the semiconductor chip and the bonding wire exposed through the chip mounting holes on the upper surface of the substrate strip with a molding resin to form a resin encapsulation portion; (e) forming solder balls on the top surface of the substrate strip around the resin seal; And (f) separating the substrate strip into individual BGA packages.
본 발명의 제조 방법에 따른 (e) 단계에서 형성된 솔더 볼은, 수지 봉합부보다는 높게 형성하는 것이 바람직하다.The solder ball formed in step (e) according to the manufacturing method of the present invention is preferably formed higher than the resin sealing portion.
그리고, 기판 스트립은, 상부면과, 상부면에 반대되는 하부면을 가지며, 상부면과 하부면을 관통하여 소정의 간격을 두고 칩 실장 구멍이 형성된 기판 몸체와; 상부면에 형성되며, 칩 실장 구멍을 향하여 뻗어 있는 배선 패턴으로, 반도체 칩과 본딩 와이어로 연결되는 기판 패드와, 기판 패드와 연결되어 수지 봉합부 밖에 형성되며 솔더 볼이 부착되는 솔더 볼 패드를 갖는 배선 패턴으로 구성된다.The substrate strip may further include: a substrate body having an upper surface and a lower surface opposite to the upper surface, and having chip mounting holes formed through the upper surface and the lower surface at predetermined intervals; A wiring pattern formed on the upper surface and extending toward the chip mounting hole, the substrate pad connected to the semiconductor chip and the bonding wire, and the solder ball pad connected to the substrate pad and formed outside the resin seal and attached to the solder ball. It consists of a wiring pattern.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 1은 본 발명에 따른 방열판을 갖는 BGA 패키지의 제조 방법의 일 실시예를 나타내는 공정도(80)이다. 그리고, 도 2 내지 도 6은 도 1에 나타난 제조 방법의 각 단계들을 보여주는 도면들이다. 도 1 내지 도 6을 참조하여 본 발명에 따른 제조 방법의 한가지 실시예에 대하여 설명하겠다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.1 is a process diagram 80 showing one embodiment of a method of manufacturing a BGA package with a heat sink in accordance with the present invention. 2 to 6 are views showing each step of the manufacturing method shown in FIG. An embodiment of a manufacturing method according to the present invention will be described with reference to FIGS. 1 to 6. On the other hand, the same reference numerals throughout the drawings represent the same components.
본 실시예의 제조 공정은 기판 스트립의 준비 단계로부터 시작된다(81). 기판 스트립(30; substrate strip)은, 도 1 및 도 2에 도시된 바와 같이, 복수개의 BGA 패키지를 동시에 제조할 수 있도록 소정의 간격을 두고 칩 실장 구멍(37)이 일렬로 형성된 기판 몸체(32)와, 기판 몸체(32)에 형성된 배선 패턴(38)으로 구성된다. 기판 몸체(32)는 유리 섬유가 함유된 에폭시 수지(Glass-Epoxy Resin) 또는 비티 수지(BT Resin)로 된 절연판으로, 상부면(33)과, 상부면(33)에 반대되는 하부면(35)을 갖는다. 그리고, 기판 몸체(32)를 관통하여 소정의 간격을 두고 칩 실장 구멍(37)이 형성되는데, 칩 실장 구멍(37)은 적어도 기판 스트립(30)에 실장되는 반도체 칩(10)의 크기보다는 크게 형성된다. 배선 패턴(38)은 기판 몸체의 상부면(33)에 형성되며 칩 실장 구멍(37)을 향하여 뻗어 있으며, 칩 실장 구멍(37)에 근접한 기판 패드(34)와, 기판 패드(34)와 연결되어 수지 봉합부가 형성될 영역 밖에 형성된 솔더 볼 패드(36)로 구성된다. 그리고, 패키지 제조 공정이 완료된 이후에 개별 BGA 패키지로 분리하는 공정을 용이하게 진행할 수 있도록, 칩 실장 구멍(37)을 중심으로 외곽에 불연속적으로 분리 구멍(39)이 형성되어 있다. 이때, 하나의 칩 실장 구멍(37)을 중심으로 외측에 형성된 분리 구멍(39)으로 나누어진 부분이 BGA 패키지를 구성하는 기판(31) 부분이다.The manufacturing process of this embodiment begins with the preparation step of the substrate strip (81). As shown in FIGS. 1 and 2, the substrate strip 30 includes a substrate body 32 in which chip mounting holes 37 are arranged in a line at predetermined intervals to simultaneously manufacture a plurality of BGA packages. ) And a wiring pattern 38 formed on the substrate body 32. The substrate body 32 is an insulating plate made of glass-epoxy resin or BT resin containing glass fiber, and has an upper surface 33 and a lower surface 35 opposite to the upper surface 33. Has The chip mounting holes 37 are formed through the substrate body 32 at predetermined intervals, and the chip mounting holes 37 are larger than at least the size of the semiconductor chip 10 mounted on the substrate strip 30. Is formed. The wiring pattern 38 is formed on the upper surface 33 of the substrate body and extends toward the chip mounting hole 37 and connects the substrate pad 34 adjacent to the chip mounting hole 37 and the substrate pad 34. And a solder ball pad 36 formed outside the region where the resin sealing portion is to be formed. After the package manufacturing process is completed, a separation hole 39 is formed in a discontinuous shape on the outside of the chip mounting hole 37 so that the process of separating into individual BGA packages can be easily performed. At this time, the part divided into the separation hole 39 formed in the outer side about one chip mounting hole 37 is the board | substrate 31 part which comprises a BGA package.
다음으로 도 2에 도시된 바와 같이 방열판(40)이 부착된 반도체 칩(10)을 실장하는 단계가 진행된다(82). 즉, 일면에 반도체 칩(10)이 부착된 방열판(40)을 칩 실장 구멍(37)에 대응되게 기판 스트립의 하부면(35)에 부착하되, 반도체 칩(10)이 칩 실장 구멍(37)으로 노출되도록 방열판(40)을 부착한다. 물론, 방열판(40)은 칩 실장 구멍(37)보다는 크게 형성하는 것이 바람직하다. 반도체 칩(10)은 활성면의 가장자리 부분에 복수개의 전극 패드(도 3의 12)가 형성되어 있다. 도면부호 20은 반도체 칩(10)의 배면을 방열판(40)에 부착시키는 접착제를 가리키며, 접착제(20)로는 열전도성이 양호한 금속성 접착제를 사용하는 것이 바람직하다.Next, as shown in FIG. 2, the mounting of the semiconductor chip 10 to which the heat sink 40 is attached is performed 82. That is, the heat sink 40 having the semiconductor chip 10 attached to one surface thereof is attached to the lower surface 35 of the substrate strip so as to correspond to the chip mounting hole 37, but the semiconductor chip 10 is the chip mounting hole 37. Attach the heat sink 40 so as to be exposed. Of course, the heat sink 40 is preferably formed larger than the chip mounting hole 37. In the semiconductor chip 10, a plurality of electrode pads (12 of FIG. 3) are formed at edge portions of an active surface. Reference numeral 20 denotes an adhesive for attaching the back surface of the semiconductor chip 10 to the heat sink 40, and it is preferable to use a metallic adhesive having good thermal conductivity as the adhesive 20.
이때, 본 발명의 실시예에서는 BGA 패키지에서 발생되는 열을 효과적으로 외부로 방출시킬 수 있는 방열판(40)을 부착하는 공정이 패키지 제조 공정 중에 진행된다.At this time, in the embodiment of the present invention, the process of attaching the heat sink 40 that can effectively release the heat generated in the BGA package to the outside proceeds during the package manufacturing process.
다음으로 도 3에 도시된 바와 같이 와이어 본딩 단계가 진행된다(83). 즉, 반도체 칩의 전극 패드(12)와 칩 실장 구멍(37)에 근접하게 형성된 기판 패드(34)를 본딩 와이어(50)로 전기적으로 연결하는 공정이 진행된다.Next, the wire bonding step proceeds as shown in FIG. 3 (83). That is, a process of electrically connecting the electrode pad 12 of the semiconductor chip 12 and the substrate pad 34 formed close to the chip mounting hole 37 with the bonding wire 50 is performed.
다음으로 도 4에 도시된 바와 같이 몰딩 공정이 진행된다(84). 즉, 기판 스트립 상부면(33)의 칩 실장 구멍(37)으로 노출된 반도체 칩(10), 본딩 와이어(50) 및 기판 패드(34)를 포함한 배선 패턴(38)의 일부분이 액상의 성형수지로 몰딩되어 수지 봉합부(60)를 형성한다. 몰딩 공정은 통상적인 트랜스퍼 몰딩 방법(transfer molding method)으로 진행할 수도 있고, 포팅 방법(potting method)으로 진행할 수도 있다.Next, a molding process proceeds as shown in FIG. 4 (84). That is, a part of the wiring pattern 38 including the semiconductor chip 10, the bonding wire 50, and the substrate pad 34 exposed through the chip mounting hole 37 of the upper surface 33 of the substrate strip is formed of a liquid molding resin. Molded to form a resin seal (60). The molding process may proceed with a conventional transfer molding method, or may proceed with a potting method.
다음으로 도 5에 도시된 바와 같이 솔더 볼 형성 공정이 진행된다(85). 즉, 수지 봉합부(60) 둘레의 솔더 볼 패드(36)에 솔더 볼(70)을 형성하는 단계가 진행된다. 솔더 볼 패드(36)에 플럭스(flux)를 도포한 후 구형의 솔더 볼을 올리고 리플로우(reflow)시킴으로써 솔더 볼(70)이 형성된다. 이때, 제조될 BGA 패키지를 전자 제품의 인쇄회로기판에 실장할 수 있도록, 솔더 볼(70)은 수지 봉합부(60)의 상부면보다는 높게 형성하는 것이 바람직하다.Next, as shown in FIG. 5, a solder ball forming process is performed (85). That is, the step of forming the solder ball 70 on the solder ball pad 36 around the resin sealing portion 60 is in progress. After applying flux to the solder ball pads 36, the solder balls 70 are formed by raising and reflowing spherical solder balls. In this case, the solder ball 70 is preferably formed higher than the upper surface of the resin sealing unit 60 so that the BGA package to be manufactured is mounted on the printed circuit board of the electronic product.
솔더 볼(70)이 형성되면 마지막 단계로서, 도 6에 도시된 바와 같이, 각각의 개별 소자로 분리하는 단계가 진행된다(86). 즉, 수지 봉합부(60) 외측에 형성된 분리 구멍(도 5의 39)을 따라서 기판 스트립(도 5의 30)을 절단함으로써 개별 BGA 패키지(100)가 얻어진다.Once the solder ball 70 is formed, as a final step, the process of separating into individual elements, as shown in FIG. 6, proceeds 86. That is, the individual BGA package 100 is obtained by cutting the substrate strip (30 in FIG. 5) along the separation hole (39 in FIG. 5) formed outside the resin encapsulation portion 60. FIG.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예컨대, 본 발명의 실시예에서는 일렬의 기판 스트립 상태의 제조 공정을 개시하였지만, 하나의 BGA 패키지를 제조할 수 있는 기판 상태에서 제조 공정을 진행할 수도 있고, n행m렬(n, m 자연수)의 매트릭스(matrix) 형태의 기판 스트립을 이용하여 제조 공정을 진행할 수도 있다. 또한, 본 발명의 실시예에서는 수지 봉합부가 형성된 기판 몸체의 상부면에 솔더 볼을 형성하였지만, 방열판이 부착되는 기판 몸체의 하부면에 솔더 볼을 형성할 수도 있다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented. For example, in the exemplary embodiment of the present invention, the manufacturing process of a substrate strip state is disclosed, but the manufacturing process may be performed in a substrate state in which one BGA package may be manufactured, and an n-m matrix (n, m natural number) may be used. The fabrication process may be performed using a substrate strip in the form of a matrix. In addition, in the embodiment of the present invention, although the solder ball is formed on the upper surface of the substrate body in which the resin seal is formed, the solder ball may be formed on the lower surface of the substrate body to which the heat sink is attached.
본 발명의 제조 방법을 따르면, 기판 스트립 상태에서 방열판을 부착하는 공정을 패키지 제조 공정의 칩 실장 공정과 함께 진행할 수 있기 때문에, 생산 효율을 높일 수 있다.According to the manufacturing method of the present invention, since the step of attaching the heat sink in the state of the substrate strip can be performed together with the chip mounting step of the package manufacturing step, the production efficiency can be improved.
그리고, 방열판이 반도체 칩의 하부면에 직접 부착되어 있고, 더욱이 BGA 패키지가 전자 제품의 인쇄회로기판에 실장될 때, 솔더 볼이 형성된 면의 반대면에 방열판이 부착되어 있기 때문에, 반도체 칩에서 발생되는 열을 효과적으로 외부로 방출시킬 수 있다.In addition, since the heat sink is directly attached to the lower surface of the semiconductor chip, and furthermore, when the BGA package is mounted on the printed circuit board of the electronic product, the heat sink is attached to the opposite side of the surface where the solder ball is formed, so that the heat sink Effective heat can be released to the outside.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010000589A KR20020057516A (en) | 2001-01-05 | 2001-01-05 | Method for manufacturing ball grid array package with thermal emissive plate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010000589A KR20020057516A (en) | 2001-01-05 | 2001-01-05 | Method for manufacturing ball grid array package with thermal emissive plate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020057516A true KR20020057516A (en) | 2002-07-11 |
Family
ID=27690871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010000589A KR20020057516A (en) | 2001-01-05 | 2001-01-05 | Method for manufacturing ball grid array package with thermal emissive plate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020057516A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044135B1 (en) * | 2009-11-30 | 2011-06-28 | 삼성전기주식회사 | Fabricating Method Of Printed Circuit Board |
-
2001
- 2001-01-05 KR KR1020010000589A patent/KR20020057516A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044135B1 (en) * | 2009-11-30 | 2011-06-28 | 삼성전기주식회사 | Fabricating Method Of Printed Circuit Board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439099B1 (en) | Thin ball grid array package | |
| US5262927A (en) | Partially-molded, PCB chip carrier package | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| JP3526788B2 (en) | Method for manufacturing semiconductor device | |
| US5684330A (en) | Chip-sized package having metal circuit substrate | |
| JPH11312706A (en) | Resin encapsulating semiconductor device and its manufacture, and lead frame | |
| WO2003083956A2 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
| JP2002110718A (en) | Manufacturing method of semiconductor device | |
| US20120306064A1 (en) | Chip package | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| KR100271676B1 (en) | Package and semiconductor device for semiconductor device and their manufacturing method | |
| JPH09312355A (en) | Semiconductor device and its manufacture | |
| KR19980068343A (en) | Chip scale semiconductor package using flexible circuit board and manufacturing method thereof | |
| KR100351922B1 (en) | Semiconductor package amd method of manufacturing the same | |
| KR20020057516A (en) | Method for manufacturing ball grid array package with thermal emissive plate | |
| KR100520443B1 (en) | Chip scale package and its manufacturing method | |
| KR100260996B1 (en) | Array type semiconductor package using a lead frame and its manufacturing method | |
| JPH10154768A (en) | Semiconductor device and its manufacturing method | |
| KR100737217B1 (en) | Substrateless flip chip package and fabricating method thereof | |
| KR20090118438A (en) | Semiconductor package and method for manufacturing the same | |
| KR100308116B1 (en) | chip scale package and method for fabricating the same | |
| KR100704311B1 (en) | Semiconductor chip package having exposed inner lead and manufacturing method thereof | |
| KR100462373B1 (en) | Chip scale package and method for fabricating the same | |
| KR100459820B1 (en) | Chip scale package and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |