KR19990020384A - 반도체 소자의 산화막 식각 방법 - Google Patents
반도체 소자의 산화막 식각 방법 Download PDFInfo
- Publication number
- KR19990020384A KR19990020384A KR1019970043844A KR19970043844A KR19990020384A KR 19990020384 A KR19990020384 A KR 19990020384A KR 1019970043844 A KR1019970043844 A KR 1019970043844A KR 19970043844 A KR19970043844 A KR 19970043844A KR 19990020384 A KR19990020384 A KR 19990020384A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- etching
- oxide film
- oxide
- semiconductor device
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 산화막 식각 방법에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
고집적 반도체 소자의 콘택 홀 형성시 마스크 공정 작업의 한계 또는 오정렬(mis-align)로 인해 하층의 필드 산화막 및 게이트 패턴 측벽의 스페이서가 노출식각되어 필드 산화막의 식각된 부분에서 반도체 기판이 노출되므로 접합 누설(junction leakage)의 원인이 되며, 스페이서의 식각은 도선간의 브리지(bridge) 문제를 야기시킴.
3. 발명의 해결 방법의 요지
CHF3/CF4/Ar계 가스에 NH3가스를 첨가한 산화막 식각 가스 또는 C2F6및 C4F8과 같은 가스에 NH3가스를 첨가한 산화막 식각 가스를 이용한 플라즈마 건식 식각으로 도프트 산화막과 언도프트 산화막과의 식각 선택비를 증가시켜 콘택 홀 형성시 필드 산화막과 스페이서 산화막이 노출되더라도 이들의 식각을 방지함.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 도프트(doped) 산화막과 언도프트(undoped) 산화막과의 식각 콘택비를 증가시켜 콘택 홀 형성시 발생되는 식각 결함 요인을 방지할 수 있는 반도체 소자의 산화막 식각 방법에 관한 것이다.
반도체 소자의 고집적화로 인하여 칩(chip)내 패턴간의 스페이스(space)가 점점 줄어들고 있다. 따라서, 256M DRAM급 이상의 소자에서는 콘택 홀 형성시 마스크 공정 작업의 한계 또는 오정렬(mis-align) 등으로 인해 하층의 필드 산화막 및 게이트 패턴 측벽의 산화막 스페이서가 노출되어 식각되는 문제가 발생된다. 필드 산화막이 식각된 부분에서는 반도체 기판이 노출되어 소자 동작시 접합 누설(junction leakage) 발생의 원인이 되며, 산화막 스페이서가 식각된 부분에서는 게이트 패턴이 노출되어 게이트 패턴과 이웃하는 도선간에 브리지(bridge) 문제를 야기하게 된다.
도 1(a) 및 도 1(b)는 종래의 반도체 소자의 산화막 식각 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)에 도시된 바와 같이 반도체 기판(11) 상의 선택된 영역에 필드 산화막(12) 및 다수의 게이트 패턴(13)을 형성한다. 각각의 게이트 패턴(13) 측면에 산화막 스페이서(14)를 형성한 후 반도체 기판(11)의 선택된 영역에 불순물을 이온주입하여 접합부(15)를 형성한다. 접합부(15)가 형성된 구조상에 층간 절연막(16)을 증착한다. 산화막 스페이서(14)는 주로 언도프트 산화물로 형성하고 층간 절연막(16)은 표면 평탄화를 위해 도프트 산화물로 형성한다. 층간 절연막(16) 상부에 콘택 마스크 패턴(17)을 형성한다. 콘택 마스크 패턴(17)은 접합부(15)에 대응되는 부분이 개방되는데, 게이트 패턴(13)간의 스페이스가 좁을 경우 마스크 작업의 한계 또는 오정렬로 인하여 개방 부분이 필드 산화막(12) 및 산화막 스페이서(14) 각각의 일부분과 중첩된다.
도 1(b)는 콘택 마스크 패턴(17)을 식각 마스크로한 식각 공정으로 층간 절연막(16)을 식각하여 접합부(16)가 노출되는 콘택 홀을 형성한 단면도로서, 콘택마스크 패턴(17)의 개방 부분이 필드 산화막(12) 및 산화막 스페이서(14) 각각의 일부분이 중첩될 경우 중첩된 부분(A)에 나타난 바와 같이 산화막 스페이서(14)와 필드 산화막(12)의 일부가 식각된다. 콘택 홀 형성을 위한 식각 공정은 CF4/CHF3/Ar의 가스를 첨가한 산화막 식각 가스를 사용하는데, 이 산화막 식각 가스는 도프트 산화막과 언도프트 산화막과의 식각 선택비가 거의 없다. 이로 인해 산화막 스페이서(14)와 필드 산화막(16)의 일부가 식각되어 콘택 홀이 형성될 경우 접합 누설 문제와 스페이서 폭이 좁아져 도선간의 브리지 문제를 야기시킨다.
따라서, 본 발명은 콘택 홀을 형성할 때 하층의 필드 산화막과 스페이서가 노출되더라도 식각되지 않도록 하여 상술한 문제점을 해결할 수 있는 반도체 소자의 산화막 식각 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 산화막 식각 가스에 암모니아 가스를 첨가한 혼합 가스를 이용한 식각 공정으로 산화막을 식각하는 것을 특징으로 한다.
도 1(a) 및 도 1(b)는 종래의 반도체 소자의 산화막 식각 방법을 설명하기 위한 순서적으로도시한 소자의 단면도.
도 2(a) 및 도 2(b)는 본 발명에 따른 반도체 소자의 산화막 식각 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 3은 기존의 산화막 식각 가스에 NH3가스의 유입량을 변화시킬 때의 BPSG막과 MTO막의 식각률 및 식각 선택비를 나타낸 그래프.
도 4는 기존의 산화막 식각 가스를 사용한 산화막 식각 방법으로 콘택 홀이 형성된 전자 현미경 사진.
도 6는 기존의 산화막 식각 가스에 NH3가스를 첨가한 본 발명에 따른 산화막 식각 가스를 사용한 산화막 식각 방법으로 콘택 홀이 형성된 전자 현미경 사진.
도면의 주요 부분에 대한 부호의 설명
11, 21 : 반도체 기판12, 22 : 필드 산화막
13, 23 : 게이트 패턴14, 24 : 산화막 스페이서
15, 25 : 접합부16, 26 : 층간 절연막
17, 27 : 콘택 마스크 패턴
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 및 도 2(b)는 본 발명에 따른 반도체 소자의 산화막 식각 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)에 도시된 바와 같이 반도체 기판(21) 상의 선택된 영역에 필드 산화막(22) 및 다수의 게이트 패턴(23)을 형성한다. 각각의 게이트 패턴(23) 측면에 산화막 스페이서(24)를 형성한 후 반도체 기판(21)의 선택된 영역에 불순물을 이온주입하여 접합부(25)를 형성한다. 접합부(25)가 형성된 구조상에 층간 절연막(26)을 증착하고, 그 상부에 콘택 바스크 패턴(27)을 형성한다. 여기서, 필드 산화막(22)은 열산화 공정에 의해 형성되는 열산화막(thermal oxide)이고, 산화막 스페이서(24)는 언도프트 산화물인 MTO, HTO, LTO, TEOS 등으로 형성되며, 층간 절연막(26)은 표면 평탄화를 위하여 도프트 산화물인 BPSG, PSG, BSG 등으로 형성된다. 콘택 마스크 패턴(27)은 접합부(25)에 대응되는 부분이 개방되는데, 게이트 패턴(23)간의 스페이서가 좁을 경우 마스크 작업의 한계 또는 오정렬로 인하여 개방 부분이 필드 산화막(22) 및 산화막 스페이서(24) 각각의 일부분과 중첩된다.
도 2(b)는 콘택 마스크 패턴(27)을 식각 마스크로한 식각 공정으로 층간 절연막(26)을 식각하여 접합부(25)가 노출되는 콘택 홀을 형성한 단면도이다. 여기서, 본 발명의 식각 공정은 CHF3/CF4/Ar계, C2F6계 또는 C4F8계 가스에 CH3F, CH2F2, CO, O2와 같은 가스중 적어도 어느 하나의 가스를 첨가하여 사용하는 기존의 산화막 식각 가스에 암모니아(NH3) 가스를 일정량 첨구한 새로운 산화막 식각 가스를 이용하여 플라즈마 건식 식각 방법으로 식각한다. 새로운 산화막 식각 가스는 도프트 산화막과 언도프트 산화막과의 식각 선택비가 크기 때문에 도프트 산화물로 형성된 층간 절연막(26)의 일부분을 식각하여 콘택 홀을 형성하는 동안 언도프트 산화물로 형성된 산화막(22) 및 산화막 스페이서(24)의 식각 손실이 거의 없게 된다. 새로운 산화막 식각 가스는 첨가되는 NH3가스의 유입량에 따라 도프트 산화막과 언도프트 산화막과의 식각 선택비가 변하게 되는데, 이를 도 3을 참조하여 설명하면 다음과 같다.
도 3은 도프트 산화막으로 BPSG막을 사용하고 언도프트 산화막으로 MTO막을 사용하여 기존의 산화막 식각 가스에 NH3가스 유입량을 증가시키면서 BPSG막과 MTO막의 식각률 및 식각 선택비 변화에 대한 하기 표의 실험 데이터 값을 그래프로 나타낸 것이다.
[표]
상기한 실험 데이터에 나타나듯이 NH3가스를 첨가한 경우 NH3가스를 첨구하지 않는 경우보다 도프트 산화막(BPSG막)과 언도프트 산화막(MTO막)과의 식각 선택비가 큼을 알 수 있으며, 특히 NH3가스를 60sccm 첨가했을 경우 식각 선택비가 가장 커짐을 알 수 있다. 실험 데이터를 근거로하여 반도체 소자의 제조 공정을 실시한 결과에 대한 전자 현미경 사진이 도 4 및 도 5에 도시되어 있다.
도 4는 NH3가스를 첨가하지 않은 기존의 산화막 식각 가스를 사용한 식각 공정으로 콘택 홀을 형성한 경우의 전자 현미경 사진이며, 도 5는 기존의 산화막 식각 가스에 NH3가스를 50sccm 첨가한 새로운 산화막 식각 가스를 사용한 식각 공정으로 콘택 홀을 형성한 경우의 전자 현미경 사진이다. 도 4에 도시된 바와 같이 NH3가스를 첨가하지 않고 콘택 홀을 형성하였을 경우 필드 산화막 및 산화막 스페이서가 일부 식각되어 있음을 볼 수 있다. 이는 앞에서도 설명하였듯이 도선간의 브리지 문제를 유발하게 된다. 도 6에 도시된 바와 같이 NH3가스를 첨가하여 식각 했을 경우 필드 산화막 및 산화막 스페이서가 식각되지 않음을 볼 수 있다.
상술한 바와 같이 본 발명에 의하면 356M DRAM급 이상의 반도체 소자에서 콘택 홀을 형성할 때 산화막 하부의 필드 산화막과 스페이서가 식각되는 것을 방지하여 필드 산화막 하부의 접합부가 노출되지 않아 접합 누설이 발생되는 것을 방지할 수 잇으며, 또한 게이트 패턴 측벽의 스페이서가 식각되는 것을 방지하여 도선간의 브리지가 발생되는 것을 방지할 수 있다.
Claims (11)
- 반도체 소자의 산화막 식각 방법에 있어서,산화막 식각 가스에 암모니아 가스를 첨가한 혼합 가스를 이용한 식각 공정으로 산화막을 식각하는 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제 1항에 있어서, 상기 산화막 가스는 CHF3/CF4/Ar계, C2F6계 및 C4F8계 가스중 어느 하나에 CH3F, CH2F2, CO, O2가스중 적어도 어느 하나의 가스가 첨가된 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제 1항에 있어서, 상기 산화막 식각 가스에 첨가되는 암모니아 가스의 량은 10 내지 300sccm인 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제 1항에 있어서, 상기 암모니아 가스가 첨가된 혼합 가스는 도프트 산화막과 언도프트 산화막과의 식각 선택비가 2.5 내지 25대 1인 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 필드 산화막이 형성된 반도체 기판상에 다수의 게이트 패턴을 형성하는 단계와,상기 게이트 패턴 각각의 측벽에 산화막 스페이서를 형성한 후 전체 구조 상부에 층간 절연막을 형성하는 단계와,상기 게이트 패턴 사이에 콘택 홀을 형성하기 위하여 산화막 식각 가스에 암모니아 가스를 첨가한 혼합 가스를 이용한 식각 공정으로 상기 층간 절연막의 일부분을 식각하여 콘택 홀을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제 5항에 있어서, 상기 산화막 스페이서는 언도프트 산화막인 MTO, HTO, LTO 및 TEOS 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제 5항에 있어서, 상기 층간 절연막은 도프트 산화물인 BPSG, PSG 및 BSG 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제 5항에 있어서, 상기 산화막 식각 가스는 CHF3/CF4/Ar계, C2F6계 및 C4F8계 가스중 어느 하나에 CH3F, CH2F2, CO, O2가스중 적어도 어느 하나의 가스를 첨가한 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제 5항에 있어서, 상기 산화막 식각 가스에 첨가되는 암모니아 가스의 량은 10 내지 300sccm인 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제 5항에 있어서, 상기 암모니아 가스가 첨가된 혼합 가스는 상기층간 절연막과 상기 산화막 스페이서와의 식각 선택비가 2.5 내지 25대 1인 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제 5항에 있어서, 상기 식각 공정은 플라즈마 건식 식각 공정인 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970043844A KR19990020384A (ko) | 1997-08-30 | 1997-08-30 | 반도체 소자의 산화막 식각 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970043844A KR19990020384A (ko) | 1997-08-30 | 1997-08-30 | 반도체 소자의 산화막 식각 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990020384A true KR19990020384A (ko) | 1999-03-25 |
Family
ID=66037566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970043844A KR19990020384A (ko) | 1997-08-30 | 1997-08-30 | 반도체 소자의 산화막 식각 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990020384A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100436133B1 (ko) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1997
- 1997-08-30 KR KR1019970043844A patent/KR19990020384A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100436133B1 (ko) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100426811B1 (ko) | 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법 | |
KR100714287B1 (ko) | 반도체 소자의 패턴 형성방법 | |
KR100244793B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR19990020384A (ko) | 반도체 소자의 산화막 식각 방법 | |
KR100461335B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
KR100520638B1 (ko) | 반도체 소자의 콘택 형성방법_ | |
KR0140733B1 (ko) | 반도체소자의 미세콘택 형성방법 | |
US6080666A (en) | Method for increasing landing pad area | |
KR100753031B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
KR20010008839A (ko) | 반도체 장치의 셀프-얼라인 콘택 형성방법 | |
KR100276562B1 (ko) | 반도체소자의콘택홀형성방법 | |
KR20070001590A (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
KR100262017B1 (ko) | 셀 제조방법 | |
KR100603589B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
KR20000045411A (ko) | 반도체 소자의 이중 다마신 형성방법 | |
KR20030058636A (ko) | 반도체소자의 형성방법 | |
KR20020085072A (ko) | 게이트 스페이서 구조체 및 그 형성방법 | |
KR20000007533A (ko) | 이이피롬 장치의 제조 방법 | |
KR20040025484A (ko) | 미세 선폭을 갖는 반도체 소자의 전극 배선 구조 및 그형성방법 | |
KR20010063726A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR20000027374A (ko) | 반도체 소자의 콘택 제조 방법 | |
KR20040102636A (ko) | 반도체 소자의 콘택 형성 방법 | |
KR19990055780A (ko) | 반도체 소자의 제조방법 | |
US20070128842A1 (en) | Method for fabricating semiconductor device | |
KR19990002332A (ko) | 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |