KR19990015385A - 반도체 장치의 트리플 웰 형성 방법 - Google Patents
반도체 장치의 트리플 웰 형성 방법 Download PDFInfo
- Publication number
- KR19990015385A KR19990015385A KR1019970037490A KR19970037490A KR19990015385A KR 19990015385 A KR19990015385 A KR 19990015385A KR 1019970037490 A KR1019970037490 A KR 1019970037490A KR 19970037490 A KR19970037490 A KR 19970037490A KR 19990015385 A KR19990015385 A KR 19990015385A
- Authority
- KR
- South Korea
- Prior art keywords
- well
- forming
- semiconductor device
- triple
- triple well
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 기판 상에 트리플 웰 형성 영역으로서 컨밴션얼 웰(Conventional Well)(제 1 웰)을 형성하는 공정, 상기 결과물 상부에 제 1 웰이 여러개의 영역으로 분리되도록 소자분리 구조를 형성하는 공정, 소자 분리 산화막에 의해 형성된 제 1 웰 상의 활성화 영역에 이온주입 공정을 이용하여 래트로그래이드 웰(제 2 웰)을 형성하는 공정을 포함하는 반도체 장치의 트리플 웰 형성 방법을 공개한다.
Description
본 발명은 반도체 장치의 트리플 웰 형성 방법에 관한 것으로, 보다 상세하게는 통상(Conventional)의 웰 형성 공정과 래트로그래이드(Retrograde) 웰 형성 공정을 이용하여 하나의 반도체 기판에 두 타입의 웰을 각각 격리되도록 형성하는 반도체 장치의 트리플 웰 형성 방법에 관한 것이다.
종래 기술에서 트리플 웰 형성 방법은 크게 두가지로 나눌 수 있다.
하나는 통상의 웰을 이용하는 방법으로서, P형(또는 N형) 반도체 기판에 N형(또는 P형) 웰을 깊게 형성한 후 그 웰 안에 다시 또다른 P형(또는 N형) 웰을 형성하는 방법으로서, 첫 번째 형성한 깊은 웰이 두 번째 형성한 웰의 아이솔레이션(isolation) 역할을 하게 된다.
그러나 이 방법으로 트리플 웰을 형성하게 되면, 깊은 웰과 또 다른 웰 형성시에 웰을 깊게 형성하여야 하기 때문에 소위 드라이브-인 타임(Drive-in Time)이 장시간 소요되며, 두 번째 웰 형성을 위하여 첫 번째 깊은 웰이 필요 이상으로 깊게 형성되는 등의 제반 문제점을 갖고 있다.
다른 하나는 고에너지를 이용한 이온 주입공정(이하, HEI라 한다)을 이용하는 것으로서, P형(또는 N형) 반도체 기판에 HEI을 진행하여 N-(또는 P-)웰을 형성하고, 다시 그 위에 P-(또는 N-) HEI을 진행하는 방법으로, HEI을 두 번 이상 이용해야 하므로 공정시간이 늘어날 뿐 아니라 두번의 HEI 공정에서 에너지 조절에 의해 아이솔레이션 깊이를 조절해야 하는 번거로움이 따른다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 한 것으로, 그 목적은 통상의 웰 형성 공정과 래트로그래이드 웰 형성 공정을 적절히 조합하여 하나의 반도체 기판에 서로 다른 타입의 웰을 각각 분리 형성할 수 있는 반도체 장치의 트리플 웰 형성 방법을 제공하는 데에 있다.
상기 본 발명의 목적을 달성하기 위한 반도체 장치의 트리플 웰 형성 방법은, 반도체 기판 상에 트리플 웰 형성 영역으로서 컨밴션얼 웰(Conventional Well)(제 1 웰)을 형성하는 공정, 상기 결과물 상부에 제 1 웰이 여러개의 영역으로 분리되도록 소자분리 구조를 형성하는 공정, 소자 분리 산화막에 의해 형성된 제 1 웰 상의 활성화 영역에 이온주입 공정을 이용하여 래트로그래이드 웰(제 2 웰)을 형성하는 공정을 포함하는 데에 그 특징이 있다.
도 1 내지 도 4 는 본 발명에 따른 반도체 장치의 트리플 웰 형성 공정을 보인 단면도들이다.
도면의 주요부분에 대한 부호의 설명
10 : 실리콘 기판 20,22 : 웰
24,24a : 소스/드레인 영역 30 : 필드산화막
40 : 게이트 전극 100 : 포토래지스트
이하, 본 발명에 따른 반도체 장치의 트리플 웰 형성 공정을 첨부 도면에 의거 상세히 설명하고자 한다.
도 1 내지 도 4 는 본 발명에 따른 반도체 장치의 트리플 웰 형성 공정을 보인 단면도들이다.
도 1을 참조하면, 먼저 실리콘 기판(10)의 상부에 웰 마스크 이용하여 기판으로부터 트리플 웰이 형성될 영역을 구분하기 위한 제 1 웰(20)을 컨밴션얼 웰을 이용하여 형성한다.
다음 도 2에서와 같이, 상기 제 1 웰(20)의 상부 전면에 제 1 웰(20)을 몇 개의 구역, 즉 몇 개의 활성화 영역으로 분리하기 위하여 포토래지스트 패턴(도면에는 미도시)을 형성한 후 열처리하여 필드산화막(30)을 형성한다. 이 공정에 의해 상기 제 1 웰(20)의 상부에 필드산화막(30)에 의해 구분된 수개의 활성화 영역이 만들어진다.
다음 상기 포토래지스트를 제거한 후, 도 3에서와 같이 상기 결과물의 상부에 포토래지스트(100)을 도포 및 하나의 활성화 영역이 오픈되도록 노광하여 패턴을 형성하고, 이 포토래지스트(100)를 마스크로 사용하여 오픈된 활성화 영역에 고에너지 이온주입 공정을 진행하여 래트로그래이드 웰(제 2 웰)(22)을 형성한다.
다음 공정으로는 선택된 웰, 즉 상기 래트로그래이드 웰(22)에 각각 NMOS 또는 PMOS를 형성하여 소자를 완성한다. 즉, 도 4에 도시된 바와 같이 상기 제 2 웰(22)에 게이트 전극(40) 및 소스/드레인 영역(24,24a) 등을 형성하여 소자를 완성한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 통상의 웰 형성 공정과 래트로그래이드 웰 형성 공정을 적절히 조합하여 간단한 공정에 의해 하나의 반도체 기판에 서로 다른 타입의 웰을 각각 분리 형성할 수 있다.
Claims (1)
- 반도체 기판 상에 트리플 웰 형성 영역으로서 컨밴션얼 웰(Conventional Well)(제 1 웰)을 형성하는 공정, 상기 결과물 상부에 제 1 웰이 여러개의 영역으로 분리되도록 소자분리 구조를 형성하는 공정, 소자 분리 산화막에 의해 형성된 제 1 웰 상의 활성화 영역에 이온주입 공정을 이용하여 래트로그래이드 웰(Retrograde Well)(제 2 웰)을 형성하는 공정을 포함하는 반도체 장치의 트리플 웰 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970037490A KR19990015385A (ko) | 1997-08-06 | 1997-08-06 | 반도체 장치의 트리플 웰 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970037490A KR19990015385A (ko) | 1997-08-06 | 1997-08-06 | 반도체 장치의 트리플 웰 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990015385A true KR19990015385A (ko) | 1999-03-05 |
Family
ID=66000269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970037490A KR19990015385A (ko) | 1997-08-06 | 1997-08-06 | 반도체 장치의 트리플 웰 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990015385A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322889B1 (ko) * | 1999-12-30 | 2002-02-09 | 박종섭 | 반도체장치의 제조방법 |
| KR100465606B1 (ko) * | 1998-06-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의 삼중웰 제조방법 |
-
1997
- 1997-08-06 KR KR1019970037490A patent/KR19990015385A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465606B1 (ko) * | 1998-06-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의 삼중웰 제조방법 |
| KR100322889B1 (ko) * | 1999-12-30 | 2002-02-09 | 박종섭 | 반도체장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573963A (en) | Method of forming self-aligned twin tub CMOS devices | |
| KR100393216B1 (ko) | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 | |
| US4554726A (en) | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well | |
| US6790781B2 (en) | Dual depth trench isolation | |
| US5278441A (en) | Method for fabricating a semiconductor transistor and structure thereof | |
| KR20010023697A (ko) | 엔/피채널 트랜지스터 성능을 독립적으로 최적화하기위하여 제거 가능한 사이드월 스페이서를 적용한 씨모스제조방법 | |
| JPH01101662A (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| KR20000037634A (ko) | 반도체 소자의 제조 방법 | |
| JPH06112483A (ja) | Ｓｏｉ基板を用いた半導体装置の製造方法 | |
| WO1994015357A1 (en) | BiCMOS-COMPATIBLE METHOD FOR CREATING A BIPOLAR TRANSISTOR WITH LATERALLY GRADED EMITTER STRUCTURE | |
| KR100203306B1 (ko) | 반도체 소자의 제조방법 | |
| US5780347A (en) | Method of forming polysilicon local interconnects | |
| KR19990015385A (ko) | 반도체 장치의 트리플 웰 형성 방법 | |
| KR100253569B1 (ko) | 3중웰을 가지는 반도체 소자의 제조방법 | |
| JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
| KR0146528B1 (ko) | 반도체 소자의 제조방법 | |
| KR0172530B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| KR100465606B1 (ko) | 반도체소자의 삼중웰 제조방법 | |
| JPH0669439A (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPH04188762A (ja) | 半導体装置の製造方法 | |
| KR0165381B1 (ko) | 고전압용 모스 트랜지스터를 갖는 반도체장치의 제조방법 | |
| KR100278910B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100379534B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100406591B1 (ko) | 반도체소자의제조방법 | |
| JP2000188262A (ja) | 半導体装置のウェル形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |