KR19990006329A - 품종 전환가능한 반도체 장치 및 그 동작 테스트 방법 - Google Patents

품종 전환가능한 반도체 장치 및 그 동작 테스트 방법 Download PDF

Info

Publication number
KR19990006329A
KR19990006329A KR1019980002326A KR19980002326A KR19990006329A KR 19990006329 A KR19990006329 A KR 19990006329A KR 1019980002326 A KR1019980002326 A KR 1019980002326A KR 19980002326 A KR19980002326 A KR 19980002326A KR 19990006329 A KR19990006329 A KR 19990006329A
Authority
KR
South Korea
Prior art keywords
input
mode
circuit
fuse
output interface
Prior art date
Application number
KR1019980002326A
Other languages
English (en)
Other versions
KR100297630B1 (ko
Inventor
아추시 후지
마사키 오쿠다
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR19990006329A publication Critical patent/KR19990006329A/ko
Application granted granted Critical
Publication of KR100297630B1 publication Critical patent/KR100297630B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 패드를 사용하지 않고도 품종 전환 기능을 실현하고, 또한 품종 결정후라도 일시적으로 품종 전환이 가능한 반도체 장치를 제공하기 위한 것이다. 본 발명의 반도체 장치는 제1 모드에 있어서는 퓨즈의 절단 상태에 의해서 선택 신호를 확정하는 동시에 제2 모드에 있어서는 공급되는 제어 신호에 의해 선택 신호를 확정하는 품종 전환 회로와, 품종 전환 회로로부터의 선택 신호에 의해 동작이 선택되는 내부 회로를 포함한다.

Description

품종 전환가능한 반도체 장치 및 그 동작 테스트 방법
본 발명은 일반적으로 반도체 장치에 관한 것으로, 특히 품종(device type) 전환이 가능한 반도체 장치에 관한 것이다.
일반적으로, 반도체 장치에 있어서, 제조시에는 다품종에 대응할 수 있는 제품을 제조하고, 출하 시간에 품종 결정이 행해진다. 에를 들면, 입출력 인터페이스의 구성을 4비트 구성, 8비트 구성, 16비트 구성, 32비트 구성 사이에서 전환가능하게 해 두고, 출하 시간에 그 비트 구성을 결정하거나, 반도체 기억 장치에 있어서 전체를 재생하기 위해 몇회 재생 명령을 입력할 필요가 있는가에 따라 그 비트의 구성을 결정하기도 한다.
이러한 품종 전환 가능한 반도체 장치에 있어서, 종래는 패드를 사용하여 소정의 패드를 전원 전압 VCC 혹은 접지 전압 VSS에 본딩함으로써 사용하고자 하는 품종을 결정하였다.
도 1은 종래의 품종 전환 기구의 회로 구성을 도시하는 회로도이다.
도 1의 품종 전환 디코더는 NAND 회로(201∼204), 인버터(205∼210) 및 패드(Pl,P2)를 포함한다. 패드(Pl,P2)에 인가되는 전압이 HIGH(전압VCC) 와 L0W(VSS)에서 어떤 조합이냐에 따라 인버터(205∼208)중 임의의 한 출력이 HIGH가 된다. 인버터(205∼208)의 출력은 각각 입출력 인터페이스의 4비트 구성, 8비트 구성, 16비트 구성, 32비트 구성에 대응하고 있다. 제품 출하전에 패키지에 밀봉할 때에, 패드(P1,P2)를 전원 전압 VCC 혹은 접지 전압 VSS의 단자에 본딩한다. 이로써 장치의 동작에 의해 인버터(205∼208) 중 선택된 하나의 출력이 HIGH가 된다. 인버터(205∼208)의 출력은 반도체 장치의 내부 회로(입출력 인터페이스 회로를 포함)에 공급되어 반도체 장치는 선택된 입출력 인터페이스 구성에 의해 동작한다.
패드는 큰 면적을 필요로 하기 때문에, 품종 전환을 위해 사용하는 패드가 존재한다는 것은 품종 전환을 위해 칩면적이 증대 된다는 것을 의미한다. 특히 I/O의 신호수가 많은 경우에 한정된 칩면적의 안에서 품종 전환용의 패드를 확보하기가 곤란해진다.
또한, 본딩을 행한후에 최종적인 동작 테스트를 하기 위해서, 다양한 입력 신호를 부여하여 출력 신호를 관찰할 필요가 있다. 예컨대, 패드의 본딩에 의해 4비트 구성으로 품종을 결정한 경우, 입출력 인터페이스의 비트수가 16비트 구성인 경우와 비교하여 1/4이 된다. 따라서, 4비트 구성으로 고정한 경우에는 동작 테스트가 16비트 구성에 고정한 경우에 비교하여 4배의 시간이 걸리게 된다.
따라서, 본 발명의 목적은 패드를 사용하지 않는 품종 전환 기능을 갖는 반도체 장치를 제공함에 있다.
본 발명의 다른 목적은 품종 결정후라도 일시적으로 품종 전환 가능한 반도체 장치를 제공함에 있다.
본 발명의 또 다른 목적은 상기 반도체 장치를 사용하여 비교적 짧은 시간에 동작 테스트를 실행하기 위한 방법을 제공함에 있다.
도 1은 종래의 품종 전환 기구의 회로 구성을 나타내는 회로도.
도 2는 본 발명에 의한 품종 전환 회로의 구성을 나타내는 회로도.
도 3은 입출력 인터페이스의 구성을 4비트 구성, 8비트 구성, 및 16비트 구성의 어느 하나로 선택하는 경우에서의 신호 조합을 나타내는 도면.
도 4는 본 발명의 품종 전환 회로를 DRAM 등의 반도체 기억 장치에 적용한 경우의 실시예를 나타내는 도면.
도 5는 본 발명에 의한 품종 전환 회로를 장착한 반도체 기억 장치에 대한 테스트 순서를 나타내는 흐름도.
도 6은 테스트 모드 입력의 예를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 품종 전환 회로
11 : 퓨즈 회로
12 : 품종 선택 회로
100 : 반도체 기억 장치
101 : 클록 버퍼
102 : 명령 디코더
103 : 어드레스 버퍼
104 : I/O 데이타 버퍼
105 : 제어 신호 래치
106 : 모드 레지스터
107 : 컬럼 어드레스 카운터
108 : 테스트 모드 판정 회로
109 : 테스트 모드 디코더
110 : 품종 전환 회로
1ll : 셀 플레이트 전위 BUMP 제어 회로
112 : 뱅크
121 : 컬럼 디코더
122 : 워드 디코더
123 : 센스 앰프·데이타 입출력 게이트
124 : 메모리 셀 어레이
청구항1의 발명에 있어서의 반도체 장치는, 제1 모드시에 퓨즈의 절단 상태에 따라 선택 신호를 확정하는 동시에 제2 모드시에 공급되는 제어 신호에 따라 상기 선택 신호를 확정하는 품종 전환 회로와, 상기 품종 전환 회로로부터의 상기 선택 신호에 따라 동작이 선택되는 내부 회로를 포함하는 것을 특징으로 한다.
상기 발명에 있어서, 임의 모드에서는 퓨즈의 절단 상태에 의해 내부 회로의 동작을 선택하기 때문에, 종래와 같이 패드에의 본딩으로 동작을 선택하고 있는것과 비교하여 패드 면적의 절약이 가능해짐과 동시에, 다른 모드에서는 제어 신호에 의해 내부 회로의 동작의 선택이 가능하기 때문에, 퓨즈 절단후라도 필요에 따라서 동작 전환을 행할 수 있다.
청구항2의 발명에 있어서, 청구항1에 기재된 반도체 장치의 상기 품종 전환 회로는, 퓨즈의 절단 상태에 의해 출력을 확정하는 퓨즈 회로와, 상기 퓨즈 회로로부터의 출력과 상기 제어 신호를 수신하여, 상기 제1 모드에 있어서는 상기 퓨즈 회로로부터의 출력에 의해서 상기 선택 신호를 확정하는 동시에, 상기 제2 모드에 있어서는 상기 제어 신호에 의해서 상기 선택 신호를 확정하는 품종 선택 회로를 포함하는 것을 특징으로 한다.
상기 발명에 있어서는, 퓨즈의 절단 상태에 의해서 출력을 확정하는 퓨즈 회로와, 퓨즈 회로에서의 출력 또는 제어 신호의 어느 하나에 따라서 선택 신호를 확정하는 품종 선택 회로를 설치함으로써, 퓨즈를 절단하여 동작을 확정한 후라도 제어 신호에 의해 동작을 전환하는 것이 가능하여진다.
청구항3의 발명에 있어서, 청구항1에 기재된 반도체 장치의 상기 품종 전환 회로에 있어서, 상기 제1 모드 및 상기 제2 모드는 상기 제어 신호에 의해 결정되는 것을 특징으로 한다.
상기 발명에 있어서, 제어 신호에 의해 제1 모드 혹은 제2 모드를 전환할 수 있다.
청구항4의 발명에 있어서, 청구항1 기재의 반도체 장치의 상기 내부 회로는, 복수의 입출력 인터페이스 구성으로부터 한개의 입출력 인터페이스 구성이 선택가능하고, 상기 선택 신호에 의해 상기 한개의 입출력 인터페이스 구성을 선택하는 것을 특징으로 한다.
상기 발명에 있어서, 퓨즈 절단 상태 또는 제어 신호에 의해 내부 회로의 입출력 인터페이스 구성을 전환 할 수 있다.
청구항5의 발명에 있어서, 청구항4에 기재된 반도체 장치에 있어서, 통상적으로 동작 모드인가 테스트 동작 모드인가를 판정하는 모드 판정 회로와, 상기 테스트 동작 모드인 경우에는 외부에서의 입력 신호를 디코드하여 상기 제어 신호를 생성하는 모드 디코더 회로를 포함하고, 상기 정상 동작 모드는 상기 제1 모드에 대응하고 상기 테스트 동작 모드는 상기 제2 모드에 대응하는 것을 특징으로 한다.
상기 발명에 있어서, 정상 동작 모드시에는 퓨즈 절단 상태로 결정되는 입출력 인터페이스 구성에서 동작하고, 테스트 동작 모드시에는 외부 입력되는 신호에 의하여 입출력 인터페이스 구성을 전환하는 것이 가능하다. 따라서, 테스트 동작 모드시에는, 입출력 비트수가 많은 입출력 인터페이스 구성을 선택하면, 테스트에 걸리는 시간을 삭감할 수 있다.
청구항6의 발명에 있어서, 반도체 장치의 동작 테스트 방법은, 정상 동작 모드에 있어서는 퓨즈의 절단 상태에 의하여 입출력 인터페이스 구성을 확정하는 동시에 테스트 동작 모드에 있어서는 신호 입력에 의하여 입출력 인터페이스 구성을 선택하는 반도체 장치에 있어서, 퓨즈를 절단함으로써 복수의 입출력 인터페이스 구성으로부터 제1 입출력 인터페이스 구성을 선택하여, 명령 입력에 의해서 테스트 동작 모드를 지정하는 동시에 상기 복수의 입출력 인터페이스 구성으로부터 제2 입출력 인터페이스 구성을 선택하고, 상기 제2 입출력 인터페이스 구성을 사용하여 상기 반도체 장치의 동작 테스트를 실행하는 각 단계를 포함하는 것을 특징으로 한다.
상기 발명에 있어서, 테스트 동작 모드시에는 외부에서의 명령 입력에 의하여 입출력 인터페이스 구성을 전환하여 동작 테스트를 행하는 것이 가능하다. 따라서, 테스트 동작 모드시에는 입출력 비트수가 많은 입출력 인터페이스 구성을 선택하면, 동작 테스트에 걸리는 시간을 삭감할 수 있다.
청구항7의 발명에 있어서, 청구항6 기재의 동작 테스트 방법에 있어서, 상기 제2 입출력 인터페이스 구성은, 상기 제1 입출력 인터페이스 구성보다도 입출력 비트수가 많은 것을 특징으로 한다.
상기 발명에 있어서, 테스트 동작 모드 시간에 입출력 비트수가 많은 입출력 인터페이스 구성을 선택하여 동작 테스트를 실행하기 때문에, 동작 테스트에 걸리는 시간을 삭감할 수 있다.
청구항8의 발명에 있어서, 품종 전환가능한 반도체 장치는, 제1 모드에 있어서는 내부 퓨즈의 절단 상태에 의해서 품종을 결정하고, 제2 모드에 있어서는 외부로부터의 입력 신호에 의해서 품종을 결정하는 것을 특징으로 한다.
상기 발명에 있어서, 임의 모드에서는 퓨즈의 절단 상태에 의해 품종을 선택하기 때문에, 종래와 같이 패드에의 본딩으로 품종을 선택하고 있는 것과 비교하면 패드 면적을 절약할 수 있으며 이와 동시에, 다른 모드에서는 입력 신호에 의해 품종을 선택가능하기 때문에, 퓨즈 절단후라도 필요에 따라 품종 전환을 행할 수 있다.
청구항9의 발명에 있어서, 청구항8에 기재된 반도체 장치에 있어서, 상기 품종은 입출력 인터페이스 구성에 의해서 분류되는 것을 특징으로 한다.
상기 발명에 있어서, 퓨즈 절단후라도 필요에 따라서 입출력 인터페이스 구성을 전환할 수 있다.
청구항10의 발명에 있어서, 청구항8에 기재된 반도체 장치에 있어서, 상기 제1 모드는 정상 동작 모드이고, 상기 제2 모드는 테스트 동작 모드인 것을 특징으로 한다.
상기 발명에 있어서, 퓨즈 절단후라도 테스트 동작 모드시에는 외부 입력되는 신호에 의하여 입출력 인터페이스 구성을 전환하는 것이 가능하다. 따라서, 테스트 동작 모드시에는 입출력 비트수가 많은 입출력 인터페이스 구성을 선택하면 테스트에 걸리는 시간을 삭감할 수 있다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
도 2는 본 발명에 의한 품종 전환 회로의 회로 구성을 나타내는 회로도이다.
도 2의 품종 전환 회로(10)는 적어도 하나의 퓨즈 회로(11)와, 품종 선택 회로(12)를 포함한다. 퓨즈 회로(ll)는 퓨즈(F1,F2), PM0S 트랜지스터(21,22), NM0S 트랜지스터(23∼25), 및 인버터(26)를 포함한다. 품종 선택 회로(12)는 NAND 회로(31∼34), 인버터(35∼38) 및 N0R 회로(39)를 포함한다.
퓨즈 회로(11)는 퓨즈(F1,F2) 중 어느 하나를 절단함으로써, 출력 FX0 또는 FX1은 HIGH 또는 L0W에 고정된다. 퓨즈 F1가 절단될 때에는 출력이 HIGH에 고정되고, 퓨즈 F2가 절단될 때에는 출력이 L0W에 고정된다.
품종 선택 회로(12)는 퓨즈 회로(11)로부터의 출력 신호 FX0 및 FX1을 수신하여, 품종 선택 신호 DX0 및 DXl을 출력한다. 품종 선택 신호 DX0 및 DX1은 예컨대, 도 1의 품종 전환 디코더의 입력에 공급된다. 단지 이 경우, 반도체칩 내부의 품종 선택 회로(12)로부터 반도체칩 내부의 도 2의 품종 전환 디코더에 신호가 공급되기 때문에, 당연히 패드(P1,P2)를 설치할 필요는 없다.
품종 선택 신호 DX0 및 DX1의 조합에 의해 품종이 결정된다. 이 경우 2비트의 조합이므로, 최대 4종류의 품종을 표현할 수 있다. 정상 동작시에는 품종 선택 회로(12)의 품종 선택 신호 DX0 및 DXl은 퓨즈 회로(11)로부터의 신호 FX0 및 FX1에만 의존한다. 즉, 신호 FX0 및 FX1의 조합에 의해서, 정상 동작 시간의 품종이 결정된다. 테스트 동작시에는, 품종 선택 회로(12)의 품종 선택 신호 DX0 및 DX1은 신호 FX0 및 FX1이 조합에 관계하지 않고, 신호 S1 내지 S3에만 의존한다. 즉, 신호 S1 내지 S3의 조합에 의해서, 테스트 동작 시간의 품종이 결정된다. 이와 같이, 퓨즈 회로(11)에 의해 정상 동작 시간의 품종을 고정함으로써, 종래와 같이 본딩에 의한 패드 접속으로 품종을 결정하는 경우와 비교하여, 패드 면적을 감소할 수 있다. 더욱이, 퓨즈 회로(11)에 의해서 품종을 고정하여 버린 후라도, 품종 선택 회로(12)를 이용한 잠정적인 품종 교체가 가능하다. 따라서, 입출력 인터페이스 구성을 전환하는 경우등, 퓨즈 회로(11)에서 적은 비트 구성으로 고정하여 버린 후라도, 품종 선택 회로(12)를 사용하여 테스트 동작 중에는 많은 비트 구성으로 전환함으로써 짧은 시간에 테스트를 종료할 수 있다.
도 2의 품종 전환 회로(10)는 실제로 품종 선택 신호 DX0 및 DX1에 의해서, 3종류의 품종을 표현하는 구성으로 되어 있다. 즉 예컨대, 입출력 인터페이스 구성으로서, 4비트 구성, 8비트 구성, 및 16비트 구성의 3품종이 설치되어 있고, 그것들의 구성 중의 한개를 선택하는 구성으로 되어 있다. 3개의 품종에 대응하여, 품종 선택 회로(12)에 입력되는 신호 S1 내지 S3는 3종류로 되어 있다.
품종 선택 회로(12)에 있어서는, 신호 S1 내지 S3가 모두 LOW인 경우, 정상동작 상태가 된다. 이 경우 N0R 회로(39)의 출력이 HIGH가 되고, NAND 회로(31,32)은 퓨즈 회로(11)로부터의 신호 FX0 및 FX1 및 그것들의 반전 신호에 대한 NAND 회로로서 동작한다. 또한, NAND 회로(33,34)는 NAND 회로(31,32)로부터의 출력을 반전하는 인버터로서 동작한다. 따라서, 품종 선택 신호 DX0는 신호 FX0의 반전 신호 /FX0와 신호 FX1의 AND가 된다. 또한, 품종 선택 신호 DX1는, 신호 FX1의 반전 신호 /FXl과 신호 FX0의 AND가 된다.
신호 Sl 내지 S3의 적어도 한개가 HIGH 가 되면, 품종 선택 회로(12)는 테스트 동작 상태가 된다. 이 경우 N0R 회로(39)의 출력이 LOW가 되고, NAND 회로(31,32)는 퓨즈 회로(ll)에서의 신호 FX0 및 FX1에 관계하지 않고, 항상 HIGH를 출력한다. 따라서, NAND 회로(33,34)는 각각 인버터(37,38)로부터의 출력에 대하여 인버터로서 동작한다. 이 경우, 품종 선택 신호 DX0는 신호 S1가 되고, 품종 선택 신호 DXl은 신호 S2가 된다.
도 3은 입출력 인터페이스의 구성을 4비트 구성, 8비트 구성, 및 16비트 구성의 어느 하나로 선택하는 경우의 신호 조합을 나타내는 도면이다. 도 3에 표시되는 것과 같이, 정상 동작시에는 신호 S1 내지 S3가 모두 L0W에 설정되고, 품종 선택 신호 DX0 및 DX1은 퓨즈 회로(11)로부터의 신호 FX0 및 FX1에만 의존한다. 품종 선택 신호 DX0 및 DX1의 각 조합에 대하여, 도 3에 표시되는 바와 같은 인터페이스 구성이 할당된다. 즉 예컨대, 신호 DX0 및 DX1이 L0W 및 HIGH일 때에, 인터페이스 구성은 8비트 구성이 된다.
신호 S1 내지 S3의 적어도 한개가 HIGH에 설정되면, 테스트 동작 상태가 된다. 도 3에 표시되는 것과 같이, 이 경우 품종 선택 신호 DX0 및 DX1은 퓨즈 회로(11)로부터의 신호 FX0 및 FXl에 관계없이 신호 S1 내지 S3에 의해서 결정된다. 신호 S1 내지 S3의 각 조합에 대하여, 도 3에 표시되는 것과 같은 인터페이스 구성이 할당된다. 즉 예컨대, 신호 S1 내지 S3가 L0W, HIGH, 및 L0W인 경우, 인터페이스 구성은 8비트 구성이 된다.
도 4는 본 발명의 품종 전환 회로를 DRAM 등의 반도체 기억 장치에 적용한 경우의 실시예를 도시하는 도면이다.
도 4의 반도체 기억 장치(100)는 클록 버퍼(101), 명령 디코더(102), 어드레스 버퍼(103), I/O 데이타 버퍼(104), 제어 신호 래치(105), 모드 레지스터(106), 컬럼 어드레스 카운터(107), 테스트 모드 판정 회로(108), 테스트 모드 디코더(109), 품종 전환 회로(ll0), 셀 플레이트 전위 BUMP 제어 회로(1ll), 및 뱅크(112)를 포함한다. 뱅크(1l2)는 컬럼 디코더(121), 워드 디코더(122), 센스 앰프·데이타 입출력 게이트(123) 및 메모리 셀 어레이(124)를 포함한다.
클록 버퍼(101)는 클록 신호 CLK를 수신하여, 동기 신호로서 명령 디코더(102), 어드레스 버퍼(103) 및 I/O 데이타 버퍼(l04)에 공급한다. 또한, 클록 버퍼(101)는, 동작 제어를 위한 동기 신호를 내부 회로에 공급한다.
명령 디코더(102)는 제어 신호/CS(chip select), /RAS(row address strob e), /CAS(column address strobe) 및 /WE(write enable)를 수신하여 디코드한다. 명령 디코더(102)는 제어 신호의 디코드 결과를 제어 신호 래치(105), 모드레지스터(l06), 테스트 모드 판정 회로(108)에 공급한다. 제어 신호 래치(105)는 명령 디코더(102)로부터의 디코드 결과를 래치하여, 이 래치된 내용에 기초하여 뱅크(112)가 제어된다.
어드레스 버퍼(l03)는 어드레스 신호 A0 내지 A12 및 BA0 및 BA1을 수신하여, 모드 레지스터(106), 뱅크(ll2) 및 테스트 모드 디코더(109)에 공급한다. 도 4에 표시되는 것과 같이 뱅크(112)는 예컨대 4개 설치되고 있고, 뱅크 어드레스 BA0 및 BAl에 의해서 하나의 뱅크가 선택된다. 모드 레지스터(106)는 CAS 대기라든지 버스트 길이등의 파라미터를 격납하는 레지스터이고, 레지스터에 대하는 기록 지령은 제어 신호로 이루어지고, 기록 내용은 어드레스 신호로 지정된다.
컬럼 어드레스 카운터(107)는 동일한 로우 어드레스상의 연속한 컬럼 어드레스에 액세스하는 경우에, 연속한 컬럼 어드레스를 순차적으로 생성하여 뱅크(112)에 공급한다.
뱅크(112)에 있어서, 워드 디코더(122)는 공급된 로우 어드레스로 지정되는 메모리 셀의 데이타를 메모리 셀 어레이(124)로부터 독출, 센스 앰프·데이타 입출력 게이트(123)의 센스 앰프에 취입한다. 컬럼 디코더(121)는 센스 앰프·데이타 입출력 게이트(123)의 데이타 입출력 게이트를 제어하는 것으로, 공급된 컬럼 어드레스에 대응하는 센스 앰프의 데이타를 I/O 데이타 버퍼(104)에 공급한다. 데이타 기록의 경우는 상기 동작과는 역의 동작이 행하여진다.
I/O 데이타 버퍼(104)는 데이타 신호 DQ0 내지 DQ31를 입출력하기 위한 버퍼이다.
테스트 모드 판정 회로(108)는 명령 디코더(l02)로부터의 디코드 결과와 신호 /CKE를 수신하여, 테스트 동작 모드인지 정상 동작 모드인지를 판정한다. 구체적으로는 예컨대, 제어 신호 /RAS, /CAS, /WE, 및/CS가 모두 L0W이고, 또한 신호/CKE로서 수퍼 하이 즉 동작 전압 VCC보다도 높은 전압이 부여된 때에, 테스트 동작 모드라고 판정한다.
테스트 모드 디코더(109)는 테스트 모드 판정 회로(108)가 테스트 동작 모 드라고 판정할 때에, 어드레스 버퍼(103)로부터의 어드레스 신호를 디코드한다. 여기서, 어드레스 신호의 비트 패턴에 의해서 테스트 동작의 테스트 내용을 지정할 수 있다. 테스트 모드 디코더(109)는 디코드 결과를 제어 신호로서, 품종 전환 회로(ll0) 및 셀 플레이트 BUMP 제어 회로(111)에 공급한다. 이렇게 하여, 어드레스신호에 의해서 테스트의 내용을 지정하고, 그것에 따라서 품종 전환 회로(110) 및 셀 플레이트 BUMP 제어 회로(111)를 제어할 수 있다. 또 테스트 모드 디코더(109)의 구성은 기본적으로 단순한 디코더이고, 당업자의 통상 기술의 범위내이기 때문에 상세한 회로 구성은 생략한다.
품종 전환 회로(ll0)는 도 2의 품종 전환 회로(10)에 예컨대 도 2의 품종 전환 디코더를 구비한 회로이고, 퓨즈의 절단에 의해서 정상 동작 모드에서의 입출력 인터페이스 구성을 고정하는 동시에, 테스트 동작 모드에 있어서는, 테스트 모드 디코더(109)로부터의 제어 신호에 따라 입출력 인터페이스 구성을 전환하는 것이 가능하다. 이 제어 신호는, 도 2의 신호 Sl 내지 S3이고, 이들의 신호가 한개라도 HIGH 인 경우에는, 퓨즈의 절단 상태에 관계하지 않고, 신호 S1 내지 S2의 신호레벨에 의하여 입출력 인터페이스 구성이 결정된다.
셀 플레이트 BUMP 제어 회로(1ll)는 셀 플레이트를 접지 전위 VSS 혹은 전원 전위 VCC에 설정한 조건하에서, 데이타의 판독 테스트를 하기 위한 회로이고, 테스트 모드 디코더(109)로부터의 제어 신호에 의해서 셀 플레이트를 접지 전위VSS 혹은 전원 전위 VCC에 설정한다. 여기서 셀 플레이트란, 메모리 셀 어레이(124)에 대항하여 설치된 플레이트이고, 정상 동작 시간은 중간 전위에 유지된다. 테스트 동작시에는, 이 플레이트를 예컨대 전위 VCC에 설정하여, 메모리 셀 어레이(124)의 셀에서의 누설이 일어나기 쉬운 상태에서 데이타의 판독 테스트를 행하므로, 셀의 누설 상태에 관하여 테스트할 수 있다.
도 4의 반도체 기억 장치(100)에 있어서, 품종 전환 회로(110)의 퓨즈 절단에 의해서 정상 동작 모드에 있어서의 입출력 인터페이스 구성을 결정할 수 있다. 따라서, 종래와 같이 패드에 대한 본딩으로 품종 전환을 하는 경우와 비교하여 패드 면적을 절약할 수 있다. 또한 테스트 동작 모드에 있어서는, 어드레스 신호 입력에 의하여 입출력 인터페이스 구성을 일시적으로 전환하는 것이 가능하기 때문에, 테스트 동작 중에 데이타 입출력에 걸리는 시간을 대폭 삭감하는 것이 가능하다.
도 5는 본 발명에 의한 품종 전환 회로(110)를 장착한 반도체 기억 장치(100)에 대한 테스트의 순서를 나타내는 흐름도이다.
단계 S1에 있어서, 퓨즈 절단전의 테스트가 행하여진다. 퓨즈 절단 이전에는 예컨대 메모리 셀에 대한 데이타 기록 및 데이타 독출의 테스트를 하여, 결함 셀을 용장 셀로 대체하기 위해서 결함 셀을 동정한다. 여기서 용장 셀이란, 결함이 있는 셀의 어드레스를 지정할 때에 대체 셀을 액세스 하도록, 퓨즈의 절단에 의해서 어드레스 대체를 행하는 것이다.
단계 S2에 있어서, 퓨즈 절단을 행한다. 여기서의 퓨즈 절단은 품종 전환 회로에 있어서 입출력 인터페이스 구성을 선택 고정하기 위한 퓨즈 절단과, 상기 용장 셀 대체를 위한 퓨즈 절단을 포함한다.
단계 S3에 있어서 퓨즈 절단후의 테스트을 하기 위해서, 테스트 모드를 입력한다.
도 6은 테스트 모드 입력의 예를 나타내는 도이다. 도 6에 표시되는 것과 같이, 입출력 인터페이스 구성을 16비트 구성에 설정하고 싶으면, 어드레스 신호A01 내지 A05를 L, H, H, H, 및 L로 설정하고, 어드레스 신호 A07를 H에 설정하면 된다. 또 도 4를 참조하여 설명한 바와 같이, 테스트 모드를 지정할 때에, 제어 신호 /RAS, /CAS, /WE, /CS를 모두 L0W로 하고 신호 /CKE에는 슈퍼 하이를 설정한다.
단계 S4에 있어서, 퓨즈 절단후의 테스트를 실행한다. 이것은 어드레스를 지정하고 지정한 어드레스에 데이타를 기록하고, 또한 그 후 데이터를 독출하는 것으로, 기록한 데이타와 독출한 데이타의 일치 여부를 조사하는 것이다. 만일 단계 S2의 퓨즈 절단에 의하여 입출력 인터페이스가 4비트 구성에 고정되었다고 해도, 단계 S3의 테스트 모드 입력에 의해서 16비트 구성의 인터페이스에 전환하면, 데이타 기록 데이터의 독출을 고속으로 행하는 것이 가능하고, 비교적 짧은 시간에 테스트를 종료할 수 있다.
또 데이타 기록·데이타 독출의 테스트를 할때에, 셀 플레이트를 소정의 전위에 설정하여 메모리셀의 누설 상태를 테스트하고 싶으면, 단계 S3에 있어서, 입출력 인터페이스 구성을 지정하는 테스트 모드 입력에 계속해서, 셀 플레이트 전위를 설정하기 위한 테스트 모드를 입력하는 것이 좋다. 즉 예컨대, 셀 플레이트 전위를 VSS에 설정하고 싶으면, 어드레스신호 A01 내지 A05를 H, L, L, L, 및 L로 설정하여 어드레스 신호 A07를 H로 설정하면 된다. 또 이때, 전회와 마찬가지로, 제어 신호 /RAS, /CAS, /WE, /CS를 모두 L0W 신호로 하고 /CKE에는 슈퍼 하이를 설정한다.
이상과 같이, 본 발명에 있어서 퓨즈 절단후의 테스트에 있어서 입출력 인터페이스 구성을 전환하여 입출력 수가 큰 구성으로 할 수 있기 때문에, 퓨즈 절단으로 고정된 입출력 인터페이스 구성을 사용하는 경우와 비교하여, 데이타 입출력에 걸리는 시간을 대폭 삭감할 수 있다.
이상, 본 발명은 실시예에 기초하여 설명되었지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 특허청구의 범위에 기재되는 범위내에서 변형·변경이 가능하다.
청구항1의 발명에 있어서는, 어느 모드에서는 퓨즈의 절단 상태에 의해서 내부 회로의 동작을 선택하기 때문에, 종래와 같이 패드에의 본딩으로 동작을 선택하는 것과 비교하여 패드 면적의 절약이 가능한 동시에, 다른 모드에서는 제어 신호에 의해서 내부 회로의 동작의 선택이 가능하기 때문에, 퓨즈 절단후라도 필요에 따라서 동작 전환을 할 수 있다.
청구항2의 발명에 있어서는, 퓨즈의 절단 상태에 의해서 출력을 확정하는 퓨즈 회로와, 퓨즈 회로로부터의 출력 혹은 제어 신호의 어느 하나에 따라서 선택 신호를 확정하는 품종 선택 회로를 설치함으로써, 퓨즈를 절단하여 동작을 확정한 후라도 제어 신호에 의해서 동작을 전환하는 것이 가능하여진다.
청구항3의 발명에 있어서는, 제어 신호에 의해서 제1 모드 혹은 제2 모드를 전환할 수 있다.
청구항4의 발명에 있어서는, 퓨즈 절단 상태 혹은 제어 신호에 의해서, 내부 회로의 입출력 인터페이스 구성을 전환할 수 있다.
청구항5의 발명에 있어서는, 정상 동작 모드시에는 퓨즈 절단 상태로 결정되는 입출력 인터페이스 구성으로 동작하고, 테스트 동작 모드시에는 외부 입력되는 신호에 의하여 입출력 인터페이스 구성을 전환할 수 있다. 따라서 테스트 동작 모드시에는, 입출력 비트수가 많은 입출력 인터페이스 구성을 선택하면, 테스트에 걸리는 시간을 삭감할 수 있다.
청구항6의 발명에 있어서는, 테스트 동작 모드시에는 외부로부터 명령 입력에 의하여 입출력 인터페이스 구성을 전환하여 동작 테스트를 하는 것이 가능하다. 따라서 테스트 동작 모드시에는, 입출력 비트수가 많은 입출력 인터페이스 구성을 선택하면, 동작 테스트에 걸리는 시간을 삭감할 수 있다.
청구항7의 발명에 있어서는, 테스트 동작 모드시에, 입출력 비트수가 많은 입출력 인터페이스 구성을 선택하여 동작 테스트를 실행하기 때문에, 동작 테스트에 걸리는 시간을 삭감할 수 있다.
청구항8의 발명에 있어서는, 어느 모드에서는 퓨즈의 절단 상태에 의해서 품종을 선택하기 때문에, 종래와 같이 패드에의 본딩으로 품종을 선택하는 것과 비교하여 패드 면적의 절약이 가능한 동시에, 다른 모드에서는 입력 신호에 의해서 품종의 선택이 가능하기 때문에, 퓨즈 절단후라도 필요에 따라서 품종 전환을 할 수 있다.
청구항9의 발명에 있어서는, 퓨즈 절단후라도, 필요에 따라서 입출력 인터페이스 구성을 전환할 수 있다.
청구항10의 발명에 있어서는, 퓨즈 절단후라도, 테스트 동작 모드시에는 외부 입력되는 신호에 의하여 입출력 인터페이스 구성을 전환하는 것이 가능하다. 따라서 테스트 동작 모드시에는, 입출력 비트수가 많은 입출력 인터페이스 구성을 선택하도록 하면, 테스트에 걸리는 시간을 삭감할 수 있다.

Claims (10)

  1. 제1 모드에 있어서 퓨즈의 절단 상태에 의해 선택 신호를 확정하는 동시에 제2 모드에 있어서 공급되는 제어 신호에 의해서 상기 선택 신호를 확정하는 품종 전환 회로와,
    상기 품종 전환 회로로부터의 상기 선택 신호에 의해 동작이 선택되는 내부 회로(10)를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 품종 전환 회로는,
    퓨즈의 절단 상태에 의해서 출력을 확정하는 퓨즈 회로와,
    상기 퓨즈 회로에서의 출력과 상기 제어 신호를 수신하여, 상기 제1 모드에 있어서는 상기 퓨즈 회로에서의 출력에 의해서 상기 선택 신호를 확정하는 동시에 상기 제2 모드에 있어서는 상기 제어 신호에 의해서 상기 선택 신호를 확정하는 품종 선택 회로를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 품종 전환 회로에 있어서, 상기 제1 모드 및 상기 제2 모드는 상기 제어 신호에 의해서 결정되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 내부 회로는, 복수의 입출력 인터페이스 구성으로부터 한개의 입출력 인터 페이스 구성을 선택가능하고, 상기 선택 신호에 의해 상기 한개의 입출력 구성을 선택하는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 정상 동작 모드인지 테스트 동작 모드인지를 판정하는 모드 판정 회로와,
    상기 테스트 동작 모드인 경우에는 외부에서의 입력 신호를 디코드하여 상기 제어 신호를 생성하는 모드 디코더 회로를 포함하고, 상기 정상 동작 모드는 상기 제1 모드에 대응하여 상기 테스트 동작 모드는 상기 제2 모드에 대응하는 것을 특징으로 하는 반도체 장치.
  6. 정상 동작 모드에 있어서는 퓨즈의 절단 상태에 의해서 인터 페이스 구성을 확정하는 동시에, 테스트 동작 모드에 있어서는 신호 입력에 의해 입출력 인터페이스 구성을 선택하기 위한 반도체 장치의 동작 테스트 방법에 있어서,
    퓨즈를 절단함으로써 복수의 입출력 인터페이스 구성으로부터 제1 입출력 인터페이스 구성을 선택하는 단계와,
    명령 입력에 의해서 테스트 동작 모드를 지정하는 동시에 상기 복수의 입출력 인터페이스 구성으로부터 제2 입출력 인터페이스 구성을 선택하는 단계와,
    상기 제2 입출력 인터페이스 구성을 사용하여 상기 반도체 장치의 동작 테스트를 실행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작 테스트 방법.
  7. 제6항에 있어서, 상기 제2 입출력 인터페이스 구성은, 상기 제1 입출력 인터페이스 구성보다도 입출력 비트수가 많은 것을 특징으로 하는 반도체 장치의 동작 테스트 방법.
  8. 제1 모드에 있어서는 내부 퓨즈의 절단 상태에 의해서 품종을 결정하고, 제2 모드에 있어서는 외부에서의 입력 신호에 의해서 품종을 결정하는 것을 특징으로 하는 품종 전환가능한 반도체 장치.
  9. 제8항에 있어서, 상기 품종은 입출력 인터페이스 구성에 의해서 분류되는 것을 특징으로 하는 품종 전환가능한 반도체 장치.
  10. 제8항에 있어서, 상기 제1 모드는 정상 동작 모드이고, 상기 제2 모드는 테스트 동작 모드인 것을 특징으로 하는 품종 전환가능한 반도체 장치.
KR1019980002326A 1997-06-23 1998-01-26 품종전환가능한반도체장치및그동작테스트방법 KR100297630B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-165936 1997-06-23
JP9165936A JPH1116342A (ja) 1997-06-23 1997-06-23 品種切り替え可能な半導体装置及びその動作試験方法

Publications (2)

Publication Number Publication Date
KR19990006329A true KR19990006329A (ko) 1999-01-25
KR100297630B1 KR100297630B1 (ko) 2001-08-07

Family

ID=15821837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002326A KR100297630B1 (ko) 1997-06-23 1998-01-26 품종전환가능한반도체장치및그동작테스트방법

Country Status (4)

Country Link
US (1) US6199025B1 (ko)
JP (1) JPH1116342A (ko)
KR (1) KR100297630B1 (ko)
TW (1) TW398068B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878298B1 (ko) * 2007-01-11 2009-01-13 주식회사 하이닉스반도체 반도체 메모리 장치의 입출력 모드 선택 회로

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19819265C1 (de) * 1998-04-30 1999-08-19 Micronas Intermetall Gmbh Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
KR100336838B1 (ko) * 1999-06-17 2002-05-16 윤종용 리프레시 주기 선택 회로 및 입/출력 비트 폭 선택 회로를 구비한 다이내믹 랜덤 액세스 메모리 장치
KR100304709B1 (ko) * 1999-07-23 2001-11-01 윤종용 외부에서 데이터 입출력 모드를 제어할 수 있는 반도체 메모리장치
DE10026276B4 (de) * 2000-05-26 2006-02-16 Infineon Technologies Ag Halbleiterschaltungsanordnung
JP3636968B2 (ja) 2000-06-05 2005-04-06 エルピーダメモリ株式会社 半導体装置及びそのテスト方法
US7035753B2 (en) * 2002-03-20 2006-04-25 Infineon Technologies Ag Method and apparatus for placing an integrated circuit into a default mode of operation
JP4076816B2 (ja) 2002-08-08 2008-04-16 富士通株式会社 半導体装置及びその制御方法
JP2008009991A (ja) * 2006-06-29 2008-01-17 Hynix Semiconductor Inc テスト用デュアルインラインメモリモジュール及びそのテストシステム
JP4869879B2 (ja) * 2006-11-20 2012-02-08 富士通セミコンダクター株式会社 半導体集積回路
JP4945226B2 (ja) * 2006-12-01 2012-06-06 ラピスセミコンダクタ株式会社 トリミング回路
WO2008149808A1 (ja) * 2007-06-07 2008-12-11 Nec Corporation スイッチ回路および半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3379761B2 (ja) * 1991-07-02 2003-02-24 株式会社日立製作所 不揮発性記憶装置
US5563821A (en) * 1992-10-02 1996-10-08 Seiko Epson Corporation Semiconductor memory device having a program circuit for selecting device type
US5933376A (en) * 1997-02-28 1999-08-03 Lucent Technologies Inc. Semiconductor memory device with electrically programmable redundancy

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878298B1 (ko) * 2007-01-11 2009-01-13 주식회사 하이닉스반도체 반도체 메모리 장치의 입출력 모드 선택 회로

Also Published As

Publication number Publication date
JPH1116342A (ja) 1999-01-22
KR100297630B1 (ko) 2001-08-07
TW398068B (en) 2000-07-11
US6199025B1 (en) 2001-03-06

Similar Documents

Publication Publication Date Title
US5539692A (en) Semiconductor memory and method of setting type
US6304501B2 (en) Semiconductor memory device having a large band width and allowing efficient execution of redundant repair
KR19990069338A (ko) 빌트인 셀프 테스트 회로를 구비한 결함구제회로 및 이를 사용한 결함구제방법
JP4870325B2 (ja) テストモードのために選択的にイネーブルされる出力回路を有するメモリ装置及びそのテスト方法
US7859933B2 (en) Semiconductor memory device and operating method thereof
JP4025488B2 (ja) 半導体集積回路およびその制御方法
KR100297630B1 (ko) 품종전환가능한반도체장치및그동작테스트방법
JP3918317B2 (ja) 半導体記憶装置
JPH01224999A (ja) 半導体記憶装置
KR20030066074A (ko) 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법
JP4309086B2 (ja) 半導体集積回路装置
US6930935B2 (en) Redundancy circuit and semiconductor device using the same
US8127069B2 (en) Memory device including self-ID information
US7054206B2 (en) Sub-column-repair-circuit
US6046955A (en) Semiconductor memory device with testable spare columns and rows
KR100639635B1 (ko) 반도체 기억 장치
KR20080100830A (ko) 반도체 메모리
US6225836B1 (en) Semiconductor integrated circuit device capable of altering an operating mode by an electrical input applied from outside product package
US20010026481A1 (en) Method and apparatus for repairing defective columns of memory cells
US5677881A (en) Semiconductor memory device having a shortened test time and contol method therefor
KR20000077069A (ko) 반도체메모리장치
US6154416A (en) Column address decoder for two bit prefetch of semiconductor memory device and decoding method thereof
KR100256159B1 (ko) 반도체 기억장치
US6185136B1 (en) Method and apparatus for repairing defective columns of memory cells
KR100279293B1 (ko) 마이크로 볼 그리드 어레이 패키지에 의해서 포장되는 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee