KR19990004354A

KR19990004354A - 반도체 장치의 기준전압 인가회로

Info

Publication number: KR19990004354A
Application number: KR1019970028443A
Authority: KR
Inventors: 주석기; 김상두; 배상섭
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-06-27
Filing date: 1997-06-27
Publication date: 1999-01-15

Abstract

본 발명은 기준전압 인가회로에 관한 것으로, 특히 노이즈 및 부하에 관계없이 일정한 기준전압을 공급할 수 있는 기준전압 인가회로에 관한 것이다.

상기와 같은 목적은, 소정범위내의 내부 기준전압을 그 입력으로 하고, 상기 입력의 소정범위 밖으로의 변동을 감지하여 전기적 신호로서 출력하는 변동감지부와; 상기 변동감지부의 출력을 제어신호로 하고, 소정범위내의 외부 기준전압을 그 입력으로 하여 상기 제어신호에 따라 선택적으로 상기 외부 기준전압을 출력하는 기준전압 선택부를 포함하며, 상기 변동감지부의 출력단과 상기 기준전압 선택부의 출력단의 접속점으로부터 나오는 신호를 그 출력으로 하는 것을 특징으로 하는 반도체 소자의 기준전압인가회로를 구현함으로써 달성될 수 있다.

본 발명에 따르면, 소정범위를 벗어나는 내부 기준전압이 인가되면, 상기 변동감지부는 이를 감지하여 전기적 신호를 기준 전압선택부로 보내고, 상기 기준 전압선택부는 이를 제어신호로 하여 외부 기준전압을 기준전압인가회로의 출력으로 선택한다. 따라서, 본 발명은 내부 기준신호의 변동에 관계없이 그 값이 일정한 기준신호를 제공할 수 있다.

Description

반도체 장치의 기준전압 인가회로

본 발명은 반도체 장치의 기준전압 인가회로에 관한 것으로, 특히 노이즈 및 부하에 관계없이 일정한 기준전압을 공급할 수 있는 반도체 장치의 기준전압 인가 회로에 관한 것이다.

종래에 일반적인 경우, 예를 들어 16 W/B(wide BIT) 1Mx16의 DRAM회로 등에 사용되는 기준전압은 별도의 외부 기준전압 및 기준 전압 발생회로 없이 Vcc전압으로부터 내부적으로 생성, 사용하였다.

그러나, 상기와 같은 종래의 기술은 노이즈 및 회로에 인가되는 부하에 따라서 그 값이 일정한 값을 유지하지 못하는 경우가 많다. 이러한 기준전압의 흔들림은 회로구동에 치명적인 악영향을 미치게 된다. 특히, DRAM과 같은 고집적화된 회로에서는 소자간의 간격이 좁아지고, 부하도 커져가는 추세에 따라, 일정한 기준전압을 공급할 수 있는 수단이 요망되고 있다.

따라서, 본 발명은 노이즈 및 부하에 관계없이 일정한 기준전압을 공급할 수 있는 회로를 제공하는데 그 목적이 있다.

도 1 은 본 발명의 실시예에 따른 기준 전압인가회로를 설명하기 위한 도면.

도 2 는 본 발명의 실시예에 따른 변동감지부를 설명하기 위한 단면도.

도면의 주요부분에 대한 부호의 설명

1 : 기준전압선택부(PMOS) 100 : 변동감지부

101 : 제 1 인버터 102 : 제 2 인버터

103 : 제 3 인버터 104 : 제 4 인버터

105 : 배타적 오아(XOR)게이트

Q1 : 변동감지부 출력신호

Q : 기준전압인가회로 출력신호

상기와 같은 목적은, 소정범위내의 내부 기준전압을 그 입력으로 하고, 상기입력의 소정범위밖으로의 변동을 감지하여 전기적 신호로서 출력하는 변동감지부와; 상기 변동감지부의 출력을 제어신호로 하고, 소정범위내의 외부 기준전압을 그 입력으로 하여 상기 제어신호에 따라 선택적으로 상기 외부 기준전압을 출력하는 기준전압 선택부를 포함하며, 상기 변동감지부의 출력단과 상기 기준전압 선택부의 출력단의 접속점으로부터 나오는 신호를 그 출력으로 하는 것을 특징으로 하는 반도체 소자의 기준전압인가회로를 구현함으로써 달성될 수 있다.

본 발명에 따르면, 소정범위를 벗어나는 내부 기준전압이 인가되면, 상기 변동감지부는 이를 감지하여 전기적 신호를 기준 전압선택부로 보내고, 상기 기준 전압선택부는 이를 제어신호로 하여 외부 기준전압을 기준전압인가회로의 출력으로 선택한다.

또한 본 발명에 따르면, 소정범위내의 내부 기준전압 인가시, 상기 변동감지부는 전기적 신호를 상기 기준 전압선택부로 보내고, 상기 기준 전압선택부는 소정 범위내에 있는 내부 기준전압을 기준전압인가회로의 출력으로 선택한다.

[실시예]

이하, 도면을 참조하여 본 발명을 보다 상세하게 설명한다.

도 1은 본 발명에 따른 반도체 장치의 기준전압 인가회로를 설명하기 위한 도면이다.

도 1에서 1은 기준전압선택부인 PMOS, 100은 기준전압 변동감지부, Q1은 본 실시예의 변동감지부(100)의 출력신호, Q는 본 실시예의 반도체 장치의 기준전압 인가회로의 출력신호를 각각 나타낸 것이다.

도 1에서 기준전압 변동감지부(100)의 로직 레벨과 기준전압선택부인 PMOS(1)의 로직레벨은 서로 일치하도록 설계한다.

내부 및 외부 기준전압은 그 크기가 동일한 소정값을 갖는다. 또한 상기 소정값의 기준전압은 반도체 장치를 구동하는데 있어서, 소정의 허용범위를 갖는다.

본 실시예에서는 내부 및 외부 기준전압은 1.5V이며, 그 허용범위는 1.5±0.1V이다.

내부 기준전압이 소정 허용범위를 벗어나면 기준전압 변동감지부(100)에서 로직 로우신호를 출력한다. 상기 로직 로우 신호는 PMOS(1)를 턴온(turn on)시키며, 따라서 출력 Q는 외부 기준전압을 나타내게 된다.

반대로 내부 기준전압이 소정 허용범위내에 있으면 기준전압 변동감지부(100)는 로직 하이를 출력한다. 상기 로직 하이 신호는 PMOS(1)를 턴오프(turn off)시키며, 따라서 출력 Q 는 기준전압 변동감지부(100)를 통해 나오는 소정 범위내의 기준전압을 나타내게 된다.

상기한 바와 같은 변동감지부는 도시되지는 않았지만, 내부 기준전압을 입력으로 하여 그 입력이 기준전압의 최소 허용치에서만 그 출력의 로직 레벨이 변화하는 최소전압판별부와, 반대로 기준전압의 최대 허용치에서만 그 출력의 로직 레벨이 변화하는 최대전압판별부와, 상기 최소 및 최대전압판별부의 두 출력을 그 입력으로 하고, 두 신호를 비교하여 두 신호의 같음, 다름을 전기적 신호로 표현하는 비교회로로 이루어진다.

도 2는 본 실시예의 기준전압 변동감지부(100)를 도시한 것이다.

도 2에서 도시된 바와 같이, 인버터인 INV1(101) 및 INV2(102)는 최대전압판별회로를 구성한다. 또한 INV(3) 및 INV(4)는 최소전압판별회로를 구성한다. 또한 XOR게이트(105)는 비교회로를 구성한다.

여기서 INV1(101) 및 INV2(102)는 그 로직 문턱전압치가 기준전압의 최대치인 1.6V이고, INV3(103) 및 INV3(104)은 그 로직 문턱전압치가 기준전압의 최소치인 1.4V로 설정한다.

따라서 도 2에 도시된 회로는 기준전압의 허용범위, 예를 들어 1.4V - 1.6V사이에서 내부 기준전압이 인가되면 INV1(101)의 출력은 로직하이, 상기 INV1(101)의 출력을 그 입력으로 하는 INV2(102)의 출력은 로직로우가 되고, INV3(103)의 출력은 로직 로우, 상기 INV3(103)의 출력을 그 입력으로 하는 INV3(104)은 로직하이가 된다.

따라서, 상기 INV2(102) 및 INV3(104)의 출력을 입력으로 하는 배타적 오아게이트(이하 XOR이라고 칭함)의 출력 Q2는 로직하이가 된다.

여기서 로직하이를 나타내는 전압의 크기는 기준전압의 허용범위내, 즉 본 실시예에서는 1.4V ~ 1.6V로 설정한다. 이것은 내부 기준전압이 1.4V ~ 1.6V인 경우 XOR의 출력 Q1이 도 1에 도시된 바와 같이 PMOS(1)을 턴오프 시키고, 곧바로 출력 Q로 연결되기 때문이다. 여기서, 로직하이인 상기 Q1을 그 값이 바람직한 기준전압과 동일한 값을 갖도록, 인버터 INV1 내지 INV4 및 XOR 게이트의 로직레벨을 일치시킨다.

다음으로 내부 기준전압이 노이즈 또는 부하 등에 의해 바람직한 기준전압의 범위를 벗어나는 경우에 대하여 설명한다.

첫째로 내부 기준전압이 바람직한 전압 미만, 즉 본 실시예의 경우 1.4V미만으로 떨어질 경우 INV1(101)은 상기 내부 기준전압을 로직 로우로 인식하고, 출력으로 로직하이를 INV2(102)에 내보내고, 또한 INV2(102)는 로직하이를 출력한다.

마찬가지로 INV3(103)은 1.4V미만의 내부 기준전압을 로직로우로 인식하고, 그 출력으로 로직하이를 INV3(104)에 보내고, 또한 INV3(104)은 로직하이를 출력한다.

상기 INV2(102) 및 INV3(104)의 로직하이 출력을 각각 입력으로 하는 XOR게이트는 로직로우를 출력(Q1)한다. 따라서, 도 1을 참조하면, 상기 출력 Q2는 PMOS(1)를 턴온 시켜 외부 기준전압을 출력 Q에 전달한다.

둘째로 내부 기준전압이 내부 기준전압을 초과할 경우, 즉 본 실시예의 경우 1.7V보다 클 경우, INV1(101)은 상기 내부 기준전압을 로직하이로 인식하고, 출력으로 로직로우를 INV2(102)에 내보내고, 또한 INV2(102)는 로직 로우를 출력한다.

마찬가지로 INV3(103)은 1.7V보다 큰 내부 기준전압을 로직로우로 인식하고, 그 출력으로 로직하이를 INV3(104)에 보내고, 또한 INV3(104)은 로직로우를 출력한다.

상기 INV2(102) 및 INV3(104)의 로직로우 출력을 각각 입력으로 하는 XOR게이트는 로직로우를 출력(Q1)한다. 따라서, 도 1을 참조하면, 상기 출력 Q2는 PMOS(1)를 턴온 시켜 외부 기준전압을 출력 Q에 전달한다.

다음은 본 실시예에 따른 변동감지부(100)의 동작을 설명하는 논리 테이블이 다.

상기와 같은 반도체 장치의 기준전압 인가회로는 DRAM에 응용이 가능하다. 즉, 예를 들어 16M W/B 1Mx16등에서 사용되지 않는 핀(이하 NC 핀이라고 칭함)을 외부 기준전압에 연결하고, 상기 설명한 바와 같은 기준 전압인가회로를 구성할수 있다.

이상에서와 같이, 본 실시예에 의하면, 기준 전압인가회로의 내부 기준신호가 소정의 바람직한 범위밖에 있을 때는 기준전압 변동감지부(100)가 로직 로우를 출력 시킨다. 따라서 상기 기준전압 변동감지부(100)의 출력을 게이트 입력으로 하는 PMOS(1)를 턴온시켜 바람직한 기준전압범위내에 있는 외부 기준전압을 출력시킬수 있다.

또한 내부 기준신호가 소정의 바람직한 범위내에 있을 때는 본 실시예에 의한 기준 전압인가회로가 변동감지부(100)에서 출력되는 전압을 그 출력으로 한다. 이 경우, 상기 변동감지부(100)의 출력은 바람직한 기준 전압의 로직하이 레벨과 동일하다.

따라서 본 실시예는 내부 기준전압의 변동에 관계없이 일정한 기준전압을 공급할 수 있다.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims

소정 기준전압의 허용범위내의 내부 기준전압을 그 입력으로 하고, 상기 입력의 허용범위밖으로의 변동을 감지하여 전기적 신호로서 출력하는 변동감지부와;

상기 변동감지부의 출력을 제어신호로 하고, 소정 기준전압의 허용범위내의 외부 기준전압을 그 입력으로 하여 상기 제어신호에 따라 선택적으로 상기 외부 기준전압을 출력하는 기준전압 선택부를 포함하며,

상기 변동감지부의 출력단과 상기 기준전압 선택부의 출력단의 접속점으로 부터 나오는 신호를 그 출력으로 하는 것을 특징으로 하는 반도체 장치의 기준전압 인가회로.
제 1 항에 있어서, 상기 변동감지부는, 상기 내부 기준전압을 입력으로 하여 내부 기준전압이 상기 허용범위의 최소치의 초과 또는 미달을 전기적 신호로서 출력시키는 최소전압판별회로와;

상기 내부 기준전압을 입력으로 하여 내부 기준전압이 상기 허용범위의 최대치의 초과 또는 미달을 전기적 신호로서 출력시키는 최대전압판별회로와;

상기 최소전압판별회로의 출력단과 최대전압판별회로의 출력단을 그 입력으로 하여, 상기 두 신호를 비교하여 전기적 신호로 출력시키는 배타적 오아게이트를 포함하는 비교회로를 포함하는 것을 특징으로 하는 반도체 장치의 기준 전압인가회로.
제 2 항에 있어서, 상기 최소전압판별회로는 그 로직 문턱전압치가 기준전압의 상기 허용범위의 최소치와 동일한 제 1 인버터와;

상기 제 1 인버터의 출력단에 그 입력단이 연결되고, 상기 비교회로의 한 입력단과 연결되는 제 2인버터를 포함하는 것을 특징으로 하는 반도체 장치의 기준 전압인가회로.
제 2 하에 있어서, 상기 최대전압판별회로는 그 로직 문턱전압치가 기준전압의 상기 허용범위의 최대치와 동일한 제 3 인버터와;

상기 제 3 인버터의 출력단에 그 입력단이 연결되고, 상기 비교회로의 한 입력단과 연결되는 제 4 인버터를 포함하는 것을 특징으로 하는 반도체 장치의 기준 전압인가회로.
제 1항에 있어서, 상기 기준 전압선택부는 그 게이트 단자에 상기 변동감지부의 출력단이 연결되고,

그 소오스 단자에 상기 외부 기준전압이 연결되고,

그 드레인 단자에 기준 전압인가회로의 출력단자가 연결되는 PMOS인 것을 특징으로 하는 반도체 장치의 기준 전압인가회로.
제 1항에 있어서, 상기 변동감지부와 상기 기준전압선택부의 로직레벨은 동일한 것을 특징으로 하는 반도체 장치의 기준 전압인가회로.
제 1 항에 있어서, 상기 소정 기준전압은 1.5V이고, 기준전압의 허용범위는 최소 1.4V에서 최대 1.6V 사이인 것을 특징으로 하는 반도체 장치의 기준 전압인가 회로.