KR19990003901A - 반도체 장치의 플러그 형성 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야

반도체 장치 제조 방법.

2. 발명이 해결하고자 하는 기술적 과제

금속 배선 형성 공정시 콘택홀 내에 형성되는 취약 지역으로 인한 금속의 매립 불량의 문제점과 소자의 동작 속도의 문제점을 향상시키고자 함.

3. 발명의 해결 방법의 요지

반도체 기판 상에 콘택홀을 구비하는 층간절연막을 형성하는 단계, 상기 콘택홀을 매립하도록 하는 전도막을 전면 형성하고 전면성 식각으로 상기 콘택홀에 전도막 플러그를 형성하는 단계 및 상기 전도막 플러그보다 상대적으로 높은 위치에 있는 층간절연막을 전면성 식각 하는 단계를 포함하여 이루어지는 반도체 장치를 형성하고자 함.

4. 발명의 중요한 용도

반도체 장치 제조 공정 중 플러그 형성 공정에 이용됨.

Description

반도체 장치의 플러그 형성 방법

본 발명은 반도체 장치의 플러스 형성 공정에 관한 것으로, 특히 반도체 제조 공정의 마지막 단계인 금속 공정시에 발생하는 매립 취약 지역에 관한 문제점을 개선시킬 수 있는 플러그 형성 방법에 관한 것이다.

일반적으로, 전도막은 소자들간의 전기 소통이나 소자들의 상호 연결의 기능을 갖는다. 따라서 전도막 형성 공정은 집적회로의 수율과 신뢰도에 가장 큰 영향을 주는 결정적인 공정이다.

이에 알루미늄(Al)은 실리콘(Si)과 실리콘 산화막(SiO2)에 대한 접착력이 우수하고, 고농도로 도핑된 확산층(N⁺,P⁺)과의 접촉시 옴성 저항 특성을 나타냄으로 해서, 반도체 장치 제조 공정에서 금속 배선을 위한 금속 콘택의 매립 재료로서 가장 널리 사용된다.

현추세에 따라, 집적회로 제조시 소자가 고집적화되어 가면서 소자들간의 전기적 연결을 위한 콘택(contact)의 크기가 작아지고 이에 따라 콘택홀에 전도막의 매립 불량이 야기되고 있다.

이에 좀더 개선된 방안으로 콘택홀을 텅스텐으로 매립하고, 그 상부에 알루미늄 금속을 증착하는 방안이 사용되고 있다. 텅스텐은 고융점의 내열 금속으로 실리콘과의 열적 안정성이 우수하며, 비저항이 낮아 장벽 금속이나 플러그로 사용된다. 또한 콘택홀 내에서의 단차 피복성 및 일렉트로 미그레이션 등의 특성이 기존의 알루미늄 금속 공정보다 우수하나 비저항 및 대부분이 산화막을 비롯한 절연막에 대한 접착 특성이 불량한 단점을 가지고 있다.

도 1a지 도 1b 종래 기술에 의한 텅스텐 플러그(W plug)를 사용한 금속 공정 단면도로서, 깊이가 다른 콘택홀을 구비하는 반도체 장치의 공정 단면도를 나타낸다. 도면 부호 11은 실리콘 기판, 도면 부호 12는 층간절연막, 도면 부호 13은 폴리 실리콘막, 14는 텅스텐막 및 텅스텐 플러그를 각각 나타낸다.

먼저, 도 1a에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘 기판(11)상에 폴리 실리콘막(13)으로 형성된 전도막을 구비하고, 소자들의 절연을 위한 층간절연막(12)을 형성한다. 콘택홀용 마스크를 이용하여 층간절연막(12)을 비등방성 건식식각 하여 폴리 실리콘막(13) 및 실리콘 기판(11)을 각각 노출시키는 콘택홀을 형성한다. 다음으로 고온의 화학 기상 증착법(CVD)으로 텅스텐막을 전면 증착한다. 여기서, 텅스텐 고유의 단차피복성(step coverage) 특성으로 인한 콘택홀 내에 취약지역(도면에 도시되지 않은)을 형성하게 된다.

다음으로 도 1b에 도시된 바와 같이, 층간절연막 상에 형성된 텅스텐막(14)을 전면성 식각(Etch back)공정으로 식각 하여 콘택홀 내부에만 텅스텐(14)이 남도록 하는 텅스텐 플러그(14)를 형성한다. 여기서 후속 금속 공정시 콘택홀 내의 텅스텐 취약지역이 전면성 식각 과정을 거치면서 도면과 같은 키홀(key hole) 이 유발된다.

또 다른 문제점으로, 웨이퍼의 단차 및 전면성 식각 공정시 식각비의 균일도 및 텅스텐막이 증착되는 두께의 정도에 따라 텅스텐 플러그의 과도 식각이 유도된다. 이에 전기 전도를 위한 금속 배선시 소자 특성을 열화 시키는 문제점이 따른다.

결과적으로 알루미늄의 매립 불량을 야기하게 되어 소자 특성의 문제점 즉, 저항 증가, 속도 감소 등 소자의 전기적 특성을 제한하고 나아가 소자의 신뢰성을 감소시키게 된다.

이렇듯, 종래의 금속 배선 공정은 매립 특성이 불량하여 반도체 장치의 전기적 특성이 열화되는 문제점이 있어, 이를 개선시키기 위한 플러그 형성 방법의 개발이 필요하게 되었다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 금속 공정시의 매립 불량을 개선하고 또한, 텅스텐을 사용할 때 나타나는 동작 속도의 문제점을 개선할 수 있는 플러그 형성 방법을 제공함을 그 목적으로 한다.

도 1a 및 도 1b는 종래의 플러그 형성 방법을 나타내는 공정 단면도,

도 2a 내지 도2c는 본 발명이 일실시예에 따른 반도체 장치의 플러그 형성 방법을 나타내는 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명.

21 : 반도체 기판

22 : 층간절연막

23 : 도핑된 폴리 실리콘막

24 : 텅스텐막 및 텅스텐플러그

상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 형성 방법은, 반도체 기판 상에 콘택홀을 구비하는 층간절연막을 형성하는 단계, 상기 콘택홀을 매립하도록 하는 전도막을 전면 형성하고 전면성 식각으로 상기 콘택홀에 전도막 플러그를 형성하는 단계 및 상기 전도막 플러그보다 상대적으로 높은 위치에 있는 층간절연막을 전면성 식각하는 단계를 포함하여 이루어진다.

이하, 첨부된 도 2 이하를 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 플러그 형성 방법을 나타내는 공정 단면도로서, 도면 부호 21은 실리콘 기판, 22는 층간절연막, 23은 폴리 실리콘막, 24는 텅스텐막 및 텅스텐 플러그를 각각 나타낸다.

먼저, 도 2a에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘 기판(21)상에 폴리 실리콘막(23)으로 형성되는 제1전도막 패턴을 형성하고, 소자들의 절연 및 평탄화을 위한 층간절연막(22)을 형성한다. 콘택홀용 마스크를 이용하여 층간절연막(22)을 비등방성 건식식각하여 제1전도막인 폴리 실리콘막(23) 및 실리콘 기판(21)을 각각 노출시키는 콘택홀을 형성한다. 다음으로 고온의 화학 증착법(CVD)으로 텅스텐막(24)을 전면 증착한다. 여기서, 텅스텐 고유의 단차피복성(step coverage) 특성으로 인한 콘택홀 내에 취약지역(도면에 도시되지 않음)을 형성하게 된다.

다음으로 도 2b에 도시된 바와 같이, 층간절연막(22) 상에 형성된 텅스텐막(24)을 전면성 식각(Etch back)공정으로 식각하여 콘택홀 내부에만 텅스텐(24)이 남도록 하는 텅스텐 플러그(24)를 형성한다.

이때 콘택홀 내의 텅스텐 취약지역이 전면성 식각 과정을 거치면서 키홀(key hole) 이 형성되고, 층간절연막(22)상에 형성되는 텅스텐막(24)의 두께 균일도 및 식각비의 균일도 등에 의한 텅스텐 플러그(24)의 과도 식각이 유발된다.

전술한 문제점을 해결하기 위하여, 도 2c에 도시된 바와 같이, 텅스텐 플러그(24)보다 상대적으로 높게 위치한 층간절연막(22)을 전면성 건식 식각으로 제거한다.

이러한 공정은 CxFy 이나 CxHyFz 등의 불소계가스와 산소, 수소, 아르곤, 헬륨 등을 포함하는 혼합 가스 분위기에서 실시하여 텅스텐이 식각 되는 것을 방지한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은, 플러그를 갖는 금속 배선 형성시, 콘택홀 매립을 위한 전도막의 전면형성후, 전면성 식각으로 생기는 플러그의 과도 식각을 보상하기 위하여 플러그보다 상대적으로 높게 위치한 절연막을 제거함으로, 플러그의 매립 불량 등의 문제를 해결할 수 있고 이에 따라 소자의 신뢰성을 향상시킬 수 있다.

Claims (2)

1. 반도체 기판 상에 콘택홀을 구비하는 층간절연막을 형성하는 단계, 상기 콘택홀을 매립하도록 하는 전도막을 전면 형성하고 전면성 식각으로 상기 콘택홀에 전도막 플러그를 형성하는 단계 및 상기 전도막 플러그보다 상대적으로 높은 위치에 있는 층간절연막을 전면성 식각 하는 단계를 포함하여 이루어지는 반도체 장치의 플러그 형성 방법.
2. 제 1항에 있어서, 상기 층간절연막을 전면성 식각 하는 공정은 불소 계열의 가스 분위기에서 이루어지는 반도체 장치의 플러그 형성 방법.