KR19990003280A - 플리커를 저감시킨 액정 표시 장치용 패널 - Google Patents

Abstract

이 발명은 패널의 위치별 플리커를 저감시키기 위한 액정 표시 장치용 패널에 관한 것으로서, 상기 패널의 각 위치별로 기생 커패시터 성분이 각각 다르게 형성되도록 설계된 박막 트랜지스터를 포함한다.

Description

플리커를 저감시킨 액정 표시 장치용 패널

이 발명은 액정 표시 장치용 패널에 관한 것으로서, 더욱 상세하게는 패널의 위치별 플리커(flicker) 변화를 최소화하기 위한 액정 표시 장치용 패널에 관한 것이다.

박막 트랜지스터-액정 표시 장치 모듈을 구성하는 주요 부분은 화면 표시를 담당하는 패널부와 이를 구동하기 위한 구동 회로부, 그리고 외곽 새시 등으로 구성되어 있다.

이 중 패널부에 있는 박막 트랜지스터(thin film transistor)는 액정에 유입되는 빛을 개폐하는 일종의 광 스위치로서, 박막 트랜지스터가 게이트 및 소스 드라이브 IC와 같은 구동 회로부로부터 인가되는 신호에 따라 일정한 주기로 온/오프(on/off)되는 과정을 통해서 비디오 신호를 액정 커패시터에 충전시키고 일정 시간 유지 후 앞서 액정 커패시터에 충전된 신호를 방전시키는 동작을 반복하게 되므로, 액정에 유입되는 빛을 개폐하여 액정 표시 장치 모듈을 구동할 수 있게 된다.

그러나, 박막 트랜지스터의 구조상 게이트와 소스 사이, 게이트와 드레인 사이, 그리고 드레인과 소스 사이에 필연적으로 생성되는 기생 커패시터(Cgs, Cgd, Cds)로 인해 박막 트랜지스터가 상기와 같은 동작을 반복하는 과정에서 원래 액정 커패시터에 인가된 비디오 신호의 레벨을 떨어뜨려 액정 표시 장치 모듈의 표시 상태가 나빠지게 된다.

이 때, 원래의 비디오 신호와 레벨이 떨어진 비디오 신호와의 차이 전압을 킥백 전압(kick back voltage)이라 하며, 그 크기(△Vk)는 △Vg/(Cgd+Clc+Cst)×Cgd로 나타낼 수 있다. 여기서, △Vg는 게이트 신호에서 하이 전압과 로우 전압 사이의 차이 전압이고, Clc는 액정 커패시터, Cst는 유지 커패시터이며, 상기 식에서 킥백 전압의 크기(△Vk)는 전압(△Vg)과 기생 커패시터(Vgd)에 비례함을 알 수 있다.

따라서, 종래 기술에서는 이러한 킥백 전압을 고려하여 액정 표시 장치 모듈의 구동시 액정 커패시터의 일측 단자에 인가되는 공통 전극 전압(Vcom)을 킥백 전압량만큼 낮게 인가한다. 이렇게 함으로써, 액정 커패시터에 충전되는 신호를 일정하게 유지할 수 있어 표시 상태를 개선할 수 있게 된다.

그러나, 액정 표시 장치용 패널의 제조 특성상 킥백 전압이 패널의 전체 영역에서 동일하게 나타나지 않고 패널 좌우에서 약간의 변화가 있기 때문에, 초기에 어떤 킥백 전압을 감안하여 특정한 값으로 공통 전극 전압을 고정시켜 액정 커패시터에 인가하는 방식의 구동으로는 패널 위치별 특성 변화에 따른 변동량을 충분히 보상하지 못하게 된다. 그리고 이와 같이 패널 위치별 특성 변화에 따른 변동량을 충분히 보상하지 못하면, 패널의 어느 특정 영역에서는 플리커가 더욱 심각하게 나타나는 문제점이 있다.

상기와 같은 문제점은 액정 표시 장치용 패널을 제작할 때 패널 좌측과 우측에 형성되는 박막 트랜지스터의 구조를 동일하게 하는 데에서 기인하는데, 도 1에서 도시한 것과 같은 형태의 패널(1) 좌측(A)과 우측(B)의 박막 트랜지스터 구조가 동일한 경우에 킥백 전압이 다르면, 좌측(A)과 우측(B)의 구동 신호 왜곡차가 액정 커패시터에 충전되는 신호를 다르게 하므로 플리커가 유발된다.

이와 같은 구조의 패널(1)에서 공통 전극 전압(Vcom)을 어느 한가지 값으로 조절하더라도 플리커의 감소 정도는 한계가 있고, 동일한 패널(1)의 좌측과 우측에 발생하는 플리커의 차이는 여전히 발생한다.

따라서 이 발명의 과제는 상기한 문제점을 해결하기 위한 것으로서, 액정 표시 장치용 패널에서의 위치별 플리커 변화를 최소화하여 표시 상태를 개선하는 데에 있다.

도 1은 일반적인 액정 표시 장치용 패널을 나타낸 도면,

도 2a 및 도 2b는 도 1에서 도시한 패널에 형성되는 박막 트랜지스터의 구조를 나타낸 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 액정 표시 장치용 패널2 : 게이트 드라이브 IC

3 : 소스 드라이브 IC 4 : 공통 전극 전압

5 : 박막 트랜지스터의 게이트 6 : 박막 트랜지스터의 드레인

7 : 화소 전극

8 : 박막 트랜지스터 게이트와 드레인의 오버랩 영역

상기의 과제를 달성하기 위한 이 발명은,

패널 위치별 플리커를 저감시키기 위한 액정 표시 장치용 패널에 있어서,

패널의 각 위치별로 기생 커패시터 성분이 각각 다르게 형성되도록 설계된 박막 트랜지스터를 포함한다.

이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.

도 2a 및 도 2b는 도 1에서 도시한 패널에 형성되는 박막 트랜지스터의 구조를 나타낸 도면이다.

이 발명은 액정 표시 장치용 패널의 설계시부터 패널 좌우에 형성되는 박막 트랜지스터의 구조를 다르게 설계함으로써 패널 위치별로 다르게 나타나는 킥백 전압을 보상하여 패널 위치별 플리커의 변화를 최소화한다.

이를 구현하기 위해서, 이 발명에서는 박막 트랜지스터의 구조에 있어서 킥백 전압에 영향을 주는 게이트와 드레인 사이의 기생 커패시터(Cgd)를 다르게 설정하는 방법을 사용한다. 즉, 전체 패널의 영역을 좌측과 우측의 2개의 영역으로 분할하거나 그 이상의 영역으로 분할하여 패널의 좌측 영역과 우측 영역에 형성되는 기생 커패시터(Cgd)값이 패널의 좌측과 우측에서 다르게 나타나는 킥백 전압을 각각 보상할 만큼 차이가 나게 한다.

이 때, 게이트와 드레인 사이의 기생 커패시터(Cgd)는 주로 게이트와 드레인의 오버랩 영역에 의해 결정되므로, 도 2a와 도 2b에서 도시한 바와 같이, 박막 트랜지스터를 설계할 때 게이트(5)와 드레인(6)의 오버랩 영역(8)을 패널 위치별로 차등 설계한다.

예를 들어, 패널 좌측의 킥백 전압이 우측의 킥백 전압보다 높다면 좌측 박막 트랜지스터의 게이트-드레인간의 오버랩 영역(8)이 우측 박막 트랜지스터의 게이트-드레인간의 오버랩 영역(8)보다 작도록 설계하고, 패널 좌측의 킥백 전압이 우측의 킥백 전압보다 낮다면 그 반대로 박막 트랜지스터를 설계한다.

상기와 같은 방법으로 동일 액정 표시 장치용 패널에 대해 좌우의 기생 커패시터(Cgd)값을 처음부터 다르게 설정함으로써 액정 표시 장치의 표시 상태를 개선할 수 있다.

Claims (5)

1. 패널의 위치별 플리커를 저감시키기 위한 액정 표시 장치용 패널에 있어서,

   상기 패널의 각 위치별로 기생 커패시터 성분이 각각 다르게 형성되도록 설계된 박막 트랜지스터를 포함하는 액정 표시 장치용 패널.
2. 제1항에서,

   상기 기생 커패시터는, 상기 박막 트랜지스터의 게이트와 드레인 사이의 기생 커패시터인 액정 표시 장치용 패널.
3. 제2항에서,

   상기 기생 커패시터는 박막 트랜지스터의 게이트와 드레인 사이의 오버랩 영역에 의해 설정되는 액정 표시 장치용 패널.
4. 제3항에서,

   상기 패널 특정 위치의 킥백 전압이 다른 위치의 킥백 전압보다 높은 경우, 상기 패널의 특정 위치에 형성되는 박막 트랜지스터의 기생 커패시터는 상기 패널의 다른 위치에 형성되는 박막 트랜지스터의 기생 커패시터보다 작도록 설계되는 액정 표시 장치용 패널.
5. 제3항에서,

   상기 패널 특정 위치의 킥백 전압이 다른 위치의 킥백 전압보다 낮은 경우, 상기 패널의 특정 위치에 형성되는 박막 트랜지스터의 기생 커패시터는 상기 패널의 다른 위치에 형성되는 박막 트랜지스터의 기생 커패시터보다 크도록 설계되는 액정 표시 장치용 패널.