KR100870021B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100870021B1
KR100870021B1 KR1020080007610A KR20080007610A KR100870021B1 KR 100870021 B1 KR100870021 B1 KR 100870021B1 KR 1020080007610 A KR1020080007610 A KR 1020080007610A KR 20080007610 A KR20080007610 A KR 20080007610A KR 100870021 B1 KR100870021 B1 KR 100870021B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
electrode
liquid crystal
data
Prior art date
Application number
KR1020080007610A
Other languages
English (en)
Other versions
KR20080018231A (ko
Inventor
문승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080007610A priority Critical patent/KR100870021B1/ko
Publication of KR20080018231A publication Critical patent/KR20080018231A/ko
Application granted granted Critical
Publication of KR100870021B1 publication Critical patent/KR100870021B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Abstract

본 발명은 플리커를 최소화하는 액정 표시 장치에 관한 것이다.
본 발명에서는 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극 및 보조 전극이 형성되어 있는 제1 기판과; 상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과; 상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부와; 상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부를 포함한다. 특히, 상기 화소 전극과 보조 전극 사이에 형성되는 보조 용량이 위치에 따라 서로 다른 값을 가지거나, 상기 박막 트랜지스터의 게이트 전극과 드레인 전극 사이에 형성되는 기생 용량이 위치에 따라 서로 다른 값을 가진다.
이러한 본 발명에 따르면, 제1 기판과 제2 기판으로 이루어지는 액정 패널 전체에 걸쳐서 킥백 전압이 선형적으로 가변되거나 동일하게 발생됨으로써, 위치별로 공통 전극에 서로 다른 전압을 인가하거나 공통 전극에 동일한 전압을 인가하여 킥백 전압 차이에 의한 플리커를 방지할 수 있다.
액정표시장치, LCD, 화질개선, 플리커방지

Description

액정 표시 장치{liquid crystal device}
본 발명은 액정 표시 장치에 관한 것으로, 특히, 플리커(flicker)를 최소화하는 액정 표시 장치에 관한 것이다.
TFT-LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시장치이다.
이러한 TFT-LCD의 기판 위에는 서로 평행한 복수의 게이트선과 이 게이트선에 절연되어 교차하는 복수의 데이터선이 형성되며, 이들 게이트선과 데이터선에 의해 둘러싸인 영역은 하나의 화소를 규정한다. 각 화소의 게이트선과 데이터선이 교차하는 부분에는 TFT가 형성된다.
도 1은 일반적인 TFT-LCD에서 단위 화소에 대한 등가회로를 나타낸다.
도 1에 도시한 바와 같이, TFT(10)의 게이트 전극(g), 소스 전극(s), 드레인 전극(d)은 각각 게이트선(Gn), 데이터선(Dm), 화소 전극(P)에 연결된다. 화소 전극(P)과 공통 전극(Com)사이에는 액정 물질이 형성되는데 이를 등가적으로 액정용량(Clc)으로 나타내었다. 그리고, 화소 전극과 전단 게이트선(Gn-1)사이에는 보조 용량(Cst)이 형성되며, 게이트 전극과 드레인 전극 사이에는 오정렬 (misalignment)등에 기인한 기생 용량(Cgd)이 생긴다. 액정 용량(Clc)과 보조 용량(Cst)은 TFT-LCD가 구동해야 하는 부하로서 작용한다.
이와 같은 TFT-LCD의 동작을 설명하면 다음과 같다.
먼저, 표시하고자 하는 게이트선(Gn)에 연결된 게이트 전극에 게이트 온 전압을 인가하여 TFT(10)를 도통시킨 후에, 화상 신호를 나타내는 데이터 전압을 소스 전극(s)에 인가하여 이 데이터 전압을 드레인 전극(d)에 인가하도록 한다. 그러면, 상기 데이터 전압은 화소 전극(P)을 통해 각각 액정 용량(Clc)과 보조 용량(Cst)에 인가되고, 화소 전극(Cp)과 공통 전극(Com)의 전위차에 의해 전계가 형성된다. 이 때, 액정 물질에 같은 방향의 전계가 계속해서 인가되면 액정이 열화되기 때문에, LCD 패널에서는 액정의 열화를 방지하기 위해 화상 신호를 공통 전극에 대해 양, 음 반복되도록 구동하며, 이와 같은 구동 방식을 반전 구동 방식이라 한다.
한편, TFT가 온 상태로 된 경우에 액정 용량(Clc) 및 보조 용량(Cst)에 인가된 전압은 TFT가 오프 상태로 된 후에도 계속 지속되어야 하나, 게이트 전극과 드레인 전극 사이에 있는 기생 용량(Cgd) 때문에, 화소 전극에 인가된 전압은 왜곡이 생기게 된다. 이와 같이 왜곡된 전압을 킥백 전압(kick-back)전압이라고 한다.
이상적인 TFT-LCD에서는 게이트 전압(Vg)이 온일 때 데이터 전압(Vd)이 화소 전극에 인가되어 게이트 전압이 오프로 되는 경우에도 상기 데이터 전압을 유지하나, 실제 TFT-LCD에서는 게이트 전압이 바뀌는 부분에서는 킥백 전압의 영향으로 화소전압이 킥백 전압 만큼 아래쪽으로 내려가게 된다.
한편, 액정에 인가되는 전압의 실효치는 화소 전압(Vd)과 공통 전압(Vcom) 사이의 면적으로 정해지는데, 액정표시장치를 반전구동방식으로 구동하는 경우에는 공통전압을 중심으로 한 화소전압의 면적이 대칭이 되도록 공통 전압 레벨을 조절할 필요가 있으며, 이를 위해 종래에는 화소 전압의 면적이 대칭이 되는 일정한 공통 전압을 공통 전극에 인가하였다.
이는 공통 전압(Vcom)을 중심으로 한 화소 전압(Vp)의 면적이 대칭이 되지 않을 경우에는 각 화소에 충전되는 화소 전압의 양이 프레임마다 차이가 발생하여, 화소 전압이 반전될 때 화면이 깜박이는 플리커(flicker) 현상이 발생하기 때문이다.
그러나, 플리커 현상을 방지하기 위해 종래와 같이 일정한 공통 전압을 공통 전극에 인가하는 경우에도 다음과 같은 이유로 플리커 현상이 여전히 발생하게 된다.
일반적으로 게이트선과 데이터선에는 저항과 기생 용량을 가지고 있기 때문에, 이 두 값의 곱에 의해 결정되는 시정수 만큼의 게이트 전압과 데이터 전압의 지연이 생기게 되며, 이 신호 지연은 액정 패널의 크기가 커질수록 더욱 커지게 된다. 따라서, 게이트 전압의 입력단에서 멀수록, 즉 게이트 신호의 지연이 클수록 게이트 전압의 변화량이 작게 되며, 이에 따라 킥백 전압은 작아진다.
이와 같이, 액정 패널 전체에 걸쳐서 서로 다른 값을 가지는 킥백 전압이 발생하기 때문에, 공통 전압이 일정하게 인가되어도 이 전압이 화소 전압의 중심값으 로 유지되지 않아서 프레임 단위로 화소에 충전되는 전압의 값이 달라지고 그에 따라 플리커 현상이 발생하게 된다. 이러한 현상은 액정 표시 장치의 화면이 대형화되어 게이트선이 길어짐에 따라 더욱 더 문제로 된다.
이러한 게이트 신호의 지연 현상으로 인하여 킥백 전압이 달라지는 것을 해결하기 위하여, 액정 패널 좌우측에 서로 다른 공통 전압을 제공하는 방안이 연구되고 있다.
그러나, 이것은 게이트 신호의 지연 효과에 의한 킥백 전압(Vk) 감소가 선형적(linear)이라는 전제하에서 이루어진 것이기 때문에, 실제로 RC 시정수에 의하여 비선형(nonlinear)적으로 킥백 전압 감소가 발생되는 것을 고려하지 못하고 있다. 따라서 플리커를 효과적으로 감소시킬 수 없는 문제점이 있다.
그러므로 본 발명이 이루고자 하는 기술적 과제는 액정 패널에 전반에 걸쳐 플리커의 발생을 억제할 수 있도록 하는데 있다.
특히, 본 발명은 게이트선 지연에 따른 킥백 전압 변화가 선형적으로 발생되도록 하여 액정 패널 양측의 킥백 전압차에 의한 플리커 발생을 억제하는데 있다.
또한, 본 발명은 액정 패널상에 동일한 킥백 전압이 생성되도록 하여, 액정 패널 양측의 킥백 전압차에 의한 플리커 발생을 억제하는데 있다.
이러한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 액정 표시 장치 는, 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극 및 보조 전극이 형성되어 있는 제1 기판과; 상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과; 상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부와; 상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부를 포함하며, 상기 화소 전극과 보조 전극 사이에 형성되는 보조 용량이 위치에 따라 서로 다른 값을 가진다.
상기 게이트 구동부에서 가장 가까운 제1 지점의 보조 용량이 상기 게이트 구동부에서 가장 먼 제2 지점의 보조 용량과 동일한 값을 가지고, 상기 제1 지점과 제2 지점 사이의 제3 지점에서의 보조 용량이 최대값을 가진다. 이 경우에, 서로 다른 위치의 상기 공통 전극에 서로 다른 공통 전압이 인가되어 킥백 전압 보상이 이루어진다.
또한, 상기 게이트 구동부에서 가장 가까운 제1 지점의 보조 용량이 최대값을 가지고, 상기 게이트 구동부에서 가장 먼 제2 지점에서의 보조 용량이 최소값을 가질 수 있다. 이 경우에, 서로 다른 위치의 상기 공통 전극에 동일한 공통 전압이 인가되어 킥백 전압 보상이 이루어진다.
한편, 본 발명의 다른 특징에 따른 액정 표시 장치는, 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결 되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극 및 보조 전극이 형성되어 있는 제1 기판과; 상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과; 상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부와; 상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부를 포함하며, 상기 박막 트랜지스터의 게이트 전극과 드레인 전극 사이에 형성되는 기생 용량이 위치에 따라 서로 다른 값을 가진다.
여기서, 상기 게이트 구동부에서 가장 가까운 제1 지점에서의 기생 용량과, 게이트 구동부에서 가장 먼 제2 지점에서의 기생 용량이 동일한 값을 가지고, 상기 제1 지점과 제2 지점 사이의 제3 지점에서의 기생 용량이 최소값을 가진다. 이 경우 서로 다른 위치의 상기 공통 전극에 서로 다른 공통 전압이 인가되어 킥백 전압 보상이 이루어진다.
또한, 상기 게이트 구동부에서 가장 가까운 제1 지점에서의 기생 용량이 최소값을 가지고, 상기 게이트 구동부에서 가장 먼 제2 지점에서의 기생 용량이 최대값을 가질 수 있다. 이 경우에 서로 다른 위치의 상기 공통 전극에 동일한 공통 전압이 인가되어도 킥백 전압 보상이 이루어진다.
이상에서 설명한 바와 같이, 본 발명에 따르면 액정 패널의 각 화소에서 발생되는 킥백 전압이 선형적으로 감소되도록 함으로써, 공통 전압을 선형적으로 증 가시키는 경우에도 용이하게 킥백 전압을 보상하여 킥백 전압 차이에 의한 플리커를 방지할 수 있다.
또한, 액정 패널의 각 화소에서 발생되는 킥백 전압이 동일하도록 함으로써, 공통 전압 조정없이도 킥백 전압 차이에 의한 플리커를 방지할 수 있다.
따라서, 액정 표시 장치의 화질을 현저하게 개선시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
도 2에 본 발명의 실시예에 따른 액정 표시 장치의 구조가 도시되어 있다. 첨부한 도 2에 도시되어 있듯이, 본 발명의 실시예에 따른 액정 표시 장치는, LCD 패널(1), 게이트 구동부(2), 데이터 구동부(3), 구동 전압 발생부(4), 타이밍 제어부(5), 계조 전압 발생부(6)를 포함한다.
LCD 패널(1)은 다수의 게이트선 및 데이터선이 형성되어 있으며, 상기 게이트선과 데이터선에 연결된 TFT와, 화소 전극 그리고 보조 전극이 형성된 제1 기판과, 화소 전극에 대향하는 공통 전극이 형성된 제2 기판으로 이루어진다. 여기서, TFT의 게이트 전극(g), 소스 전극(s), 드레인 전극(d)은 각각 게이트선(Gn), 데이터선(Dm), 화소 전극(P)에 연결된다. 화소 전극(P)과 공통 전극(Com)사이에는 액정 물질이 즉, 액정용량(Clc)이 형성되고, 화소 전극과 보조 전극 사이에는 보조 용량(Cst)이 형성되며, 게이트 전극과 드레인 전극 사이에는 오정렬(misalignment)등 에 기인한 기생 용량(Cgd)이 형성된다.
데이터 구동부(3)는 소스 구동부라고도 불리우며, LCD 패널(1)내의 각 화소에 전달되는 전압값을 한 라인씩 내려주는 역할을 한다. 좀더 자세히 말하면, 데이터 구동부(3)는 후술하는 타이밍 제어부(5)로부터 넘어오는 디지털 데이터를 데이터 구동부내의 시프트 레지스터내에 저장하였다가 데이터를 LCD 패널(1)에 내릴 것을 명령하는 신호(LOAD 신호)가 오면 각각의 데이터에 해당하는 전압을 선택하여 LCD 패널(1)내로 이 전압을 전달하는 역할을 한다.
게이트 구동부(2)는 스캔 구동부라고도 불리우며, 데이터 구동부(3)로부터의 데이터가 화소에 전달될 수 있도록 길을 열어주는 역할을 한다. LCD 패널(1)의 각 화소는 스위치 역할을 하는 TFT에 의해 온이나 오프로 되는 데, 이 TFT의 온, 오프는 게이트에 일정 전압(Von, Voff)이 인가됨으로써 행해진다.
이와 같이 게이트를 온으로 하는 Von 전압과 게이트 신호를 오프로 하는 Voff 전압은 구동 전압 발생부(4)에서 생성된다. 구동 전압 발생부(4)는 상기 Von, Voff 전압 뿐만 아니라 TFT내의 데이터 전압차의 기준이 되는 Vcom 전압도 생성한다.
타이밍 제어부(5)는 데이터 구동부(3) 및 게이트 구동부(2)를 구동시키기 위한 디지털 신호 등을 생성하며, 구체적으로 상기 구동부(2, 3)로 들어가는 신호의 생성, 데이터의 타이밍 조절, 클록 조절 등의 역할을 한다.
그리고, 계조 전압 발생부(6)는 데이터 구동부(3)로 들어가는 계조 전압을 생성하며, 특히 온도 변화에 따라 적응적으로 계조 전압을 생성하여 데이터 구동부 (3)로 공급한다.
이러한 구조로 이루어지는 본 발명의 실시예에 따른 액정 표시 장치는, 킥백 전압을 보상하기 위하여, 각 화소별로 형성되는 보조 용량(Cst) 또는 기생 용량 (Cgd)이 다음에 기술되는 바와 같이, 가변되는 값을 가지도록 설계된다.
도 3a 및 도 3b에 본 발명의 제1 실시예에 따른 킥백 전압 보상 원리를 설명하기 위한 그래프가 도시되어 있다.
게이트 신호의 지연에 의하여 킥백 전압이 액정 패널 전체에 걸쳐서 서로 다른 값으로 발생되고, 그에 따라 플리커가 발생되는 것을 방지하기 위하여, 첨부한 도 3a에 도시되어 있듯이, 게이트 전압의 입력단에서 멀어질수록 공통 전압(Vcom)을 증가시키는 형태로 공통 전압(Vcom)을 공급할 수 있다. 그러나 실제로 발생되는 킥백 전압 Vk(x)은 게이트 전압의 입력단에서부터 선형적으로 감소되는 것이 아니라, 도 3a에 도시되어 있듯이, 게이트선의 저항과 기생 용량에 의한 RC 시정수를 가지는 비선형적인 곡선을 따라 감소된다.
따라서, 액정 패널에 걸쳐서 실제로 킥백 전압(Vk(x))이 비선형적인 곡선 형태로 발생되며, 그 결과, 도 3b에 도시되어 있듯이, 플리커 제거를 위하여 선형적으로 발생되어야 하는 킥백 전압 Vk'(x)과, 실제로 발생되는 킥백 전압 Vk(x)의 차이인 킥백 전압차 △Vk(x)가 발생된다. 이러힌 킥백 전압차 △Vk(x)는 게이트 전압의 입력단에서 가장 가까운 지점과 가장 먼 지점에서는 0의 값을 가지지만 소정 지점 예를 들어 중심 지점에서는 최대값을 가진다.
그러므로, 킥백 전압이 선형적으로 감소된다는 조건이 만족되지 않으면 공통 전압을 선형적으로 증가시켜도 액정 패널 양측의 킥백 전압의 차이에 의한 플리커를 방지할 수 없다. 따라서 본 발명의 제1 실시예에서는 실제 액정 패널에서 발생되는 킥백 전압과, 플리커를 제거하기 위하여 발생되어야 하는 킥백 전압과의 차△Vk(x)가 "0"이 되도록, 보조 용량(Cst) 또는 기생 용량(Sgd)이 적절한 값을 가지도록 한다.
구체적으로, 킥백 전압은 다음과 같은 수식으로 나타낼 수 있다.
Figure 112008006086495-pat00001
여기서, Vk는 킥백 전압, Clc는 화소의 액정 용량, Cst는 보조 용량, Cgd는 기생 용량, Von은 게이트 온 전압, Voff는 게이트 오프 전압을 나타낸다.
위의 수학식 1을 통하여 킥백 전압은 보조 용량(Cst) 또는 기생 용량(Cgd)에 의하여 가변됨을 알 수 있다.
따라서, 제1 실시예에서는 액정 패널 전반에 걸쳐서 발생되는 킥백 전압 변화량(△Vk(x)=Vk'(x) -Vk(x))을 보상하도록, 보조 용량(Cst) 또는 기생 용량(Cgd)이 액정 패널상의 위치별로 서로 다른 값을 가지도록 한다.
도 4에 본 발명의 제1 실시예에 따른 보조 용량(Cst) 및 기생 용량(Cgd)의 특성이 도시되어 있다.
위에서 살펴본 바와 같이, 액정 패널의 양측에서 0의 값을 가지고 액정 패널의 소정 부위에서 최대값을 가지는 포물선 형태로 발생되는 킥백 전압차(△Vk)를 보상하기 위하여, 도 4에서와 같이, 보조 용량(Cst)은 액정 패널의 양측에서 동일한 값을 가지고, 액정 패널의 소정 부위(중심 부위)에서 최대값을 가지는 포물선 형태로 설계된다.
또한, 액정 패널의 양측에서 0의 값을 가지고 액정 패널의 소정 부위에서 최대값을 가지는 포물선 형태로 발생되는 킥백 전압차(△Vk)를 보상하기 위하여, 각 화소에서의 TFT와 화소 전극의 오버랩(overlap)에 의하여 발생되는 기생 용량(Cgd)이 도 4에서와 같이, 액정 패널의 양측에서는 동일한 값을 가지고 액정 패널의 소정 부위에서 최소값을 가지는 포물선 형태로 설계할 수 있다.
이러한 보조 용량(Cst) 및 기생 용량(Cgd)의 특성을 수식으로 나타내면 다음과 같다.
Figure 112008006086495-pat00002
Cst(0)=Cst(L) Cst(x), 0 < x < L
여기서, x는 게이트 전압의 입력단에서부터의 거리를 나타내며, Cst(0)는 게이트 전압의 입력단에서 가장 가까운 게이트선상의 지점에서의 보조 용량, Cst(L)은 게이트 전압의 입력단에서 가장 멀리 위치된 게이트선상의 지점에서의 보조 용량을 나타낸다.
Figure 112008006086495-pat00003
Cgd(0)=Cgd(L) > Cst(x), 0 x < L
여기서, Cgd(0)는 게이트 전압의 입력단에서 가장 가까운 게이트선상의 지점에서의 기생 용량, Cgd(L)는 게이트 전압의 입력단에서 가장 멀리 위치된 게이트선 상의 지점에서의 기생 용량을 나타낸다.
이와 같이, 각 화소에서의 보조 용량(Cst) 또는 기생 용량(Cgd)이 위치별로 서로 다른 값을 가지도록 함으로써, 액정 패널에 걸쳐서 비선형적으로 발생되는 킥백 전압이 선형적으로 발생되도록 할 수 있다.
따라서, 액정 패널 전체에 걸쳐서 선형적으로 감소되는 킥백 전압을 제거하기 위하여 킥백 전압 감소에 비례하여 공통 전압을 선형적으로 증가시키면, 액정 패널상의 각 위치마다 서로 다른 값을 가지는 킥백 전압에 의하여 발생되는 플리커발생을 최소화시킬 수 있게 된다.
한편, 액정 패널에 동일한 공통 전압을 인가하는 경우에도 킥백 전압에 의한 플리커 발생을 방지하기 위하여, 보조 용량 및 기생 용량을 설계할 수 있다.
다음에는 공통 전압이 액정 패널 전체에 동일하게 인가되는 경우에도 킥백 전압에 의한 플리커 발생을 억제하기 위한 본 발명의 제2 실시예에 대하여 설명한다.
도 5a 및 도 5b에 본 발명의 제2 실시예에 따른 킥백 전압 보상 개념이 그래프로 도시되어 있다.
첨부한 도 5a에 도시되어 있듯이, 공통 전압을 선형적으로 증가시키지 않고 액정 패널에 전체에 동일하게 인가하는 경우에, 액정 패널에 걸쳐서 킥백 전압이 발생되며, 킥백 전압이 비선형적으로 감소되는 곡선 형태로 발생된다.
따라서, 본 발명의 제2 실시예에서는 이와 같이 액정 패널에 걸쳐서 비선형적으로 감소되는 킥백 전압이 동일하게 발생되도록 한다.
그러나, 본 발명의 제2 실시예에 따라 액정 패널전체에 걸쳐서 동일하게 발생되어야 하는 킥백 전압 Vk'(x)과, 실제 발생되는 킥백 전압 Vk(x)의 차이인 킥백 전압차 △Vk(x)는 도 5b에 도시되어 있듯이, 게이트 전압의 입력단에 가장 가까운 지점 즉, x=0에서는 최소값을 가지고 게이트 전압 입력단에서 가장 먼 게이트선 상의 지점 즉, x=L에서는 최대값을 가지는 곡선 형태를 가진다.
이러한 곡선 형태를 가지는 킥백 전압차 △Vk(x)를 보상하기 위하여, 본 발명의 제2 실시예에서는 위의 수학식 1에 따라 킥백 전압과 반비례 관계에 있는 보조 용량을 다음과 같은 관계를 가지도록 설계한다.
Cst(0) > Cst(x) > Cst(L), 0 x < L
또한, 킥백 전압과 비례적 관계에 있는 기생 용량을 다음과 같은 관계를 가지도록 하여 킥백 전압차(△Vk)를 보상한다.
Figure 112008006086495-pat00004
Cgd(0) Cgd(x) < Cgd(L), 0 < x < L
이러한 수학식 4와 수학식5를 각각 만족하도록 설계되는 본 발명의 제2 실시예에 따른 보조 용량(Cst) 및 기생 용량(Cgd)의 특성이 도 6에 도시되어 있다.
첨부한 도 6에 도시되어 있듯이, 각 화소별 보조 용량(cst)이 게이트 전압의 입력단에 가장 가까운 위치에서는 최대값을 가지고 게이트 전압의 입력단에서 멀어질수록 감소되어, 게이트 전압의 입력단에서 가장 먼 위치에서는 최소값(0)의 값을 가진다.
또한, 각 화소별 기생 용량(cgd)이 게이트 전압의 입력단에서 가장 가까운 위치에서는 최소값(0)을 가지고, 게이트 전압의 입력단에서 멀어질수록 감소되어 게이트 전압의 입력단에서 가장 먼 위치에서는 최대값을 가진다.
따라서, 게이트 전압의 입력단에 가장 가까운 지점에서는 최소값을 가지고 게이트 전압 입력단에서 가장 먼 게이트선 상의 지점에서는 최대값을 가지는 곡선 형태를 가지는 상기 킥백 전압차 △Vk(x)가 보상되어, 액정 패널 전체에 걸쳐서 킥백 전압이 전체적으로 균일하게 발생하게 된다. 그 결과, 모든 화소에서 발생되는 킥백 전압이 동일하게 되어 전 화면에 걸친 킥백 전압에 의한 플리커가 제거된다.
이와 같이, 킥백 전압이 큰 위치에서는 보조 용량을 크게 하거나 기생 용량을 작게 하여 킥백 전압 보상이 이루어지도록 하고, 킥백 전압이 작은 위치에서는 보조 용량을 작게 하거나 기생 용량을 크게 하여, 전체적으로 모든 위치에서의 킥백 전압이 동일해지도록 할 수 있다.
이상에서 본 발명의 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예에 한정되는 것은 아니며, 그 외의 다양한 변형이나 변경이 가능한 것은 물론이다.
도 1은 일반적인 박막 트랜지스터 액정 표시 장치의 화소 등가 회로도이다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 구조도이다.
도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 킥백 전압 보상 개념을 나타낸 그래프이다.
도 4는 본 발명의 제1 실시예에 따른 보조 용량 및 기생 용량 특성을 나타낸 그래프이다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 킥백 전압 보상 개념을 나타낸 그래프이다.
도 6은 본 발명의 제2 실시예에 따른 보조 용량 및 기생 용량 특성을 나타낸 그래프이다.

Claims (5)

  1. 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극 및 보조 전극이 형성되어 있는 제1 기판과;
    상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과;
    상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부와;
    상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부를 포함하며,
    상기 박막 트랜지스터의 게이트 전극과 드레인 전극 사이에 형성되는 기생 용량은 상기 게이트 구동부에서 가장 가까운 제1 지점과 상기 게이트 구동부에서 가장 먼 제2 지점에서 동일한 값을 가지고, 상기 제1 지점과 제2 지점 사이의 제3 지점에서 최소값을 가지는 액정 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    서로 다른 위치의 상기 공통 전극에 서로 다른 공통 전압이 인가되는 것을 특징으로 하는 액정 표시 장치.
  4. 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극 및 보조 전극이 형성되어 있는 제1 기판과;
    상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과;
    상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부와;
    상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부를 포함하며,
    상기 박막 트랜지스터의 게이트 전극과 드레인 전극 사이에 형성되는 기생 용량은
    상기 게이트 구동부에서 가장 가까운 제1 지점에서 최소값을 가지고, 상기 게이트 구동부에서 가장 먼 제2 지점에서 최대값을 가지며,
    서로 다른 위치의 상기 공통 전극에 동일한 공통 전압이 인가되는 액정 표시 장치.
  5. 삭제
KR1020080007610A 2008-01-24 2008-01-24 액정 표시 장치 KR100870021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080007610A KR100870021B1 (ko) 2008-01-24 2008-01-24 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080007610A KR100870021B1 (ko) 2008-01-24 2008-01-24 액정 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010074895A Division KR100840314B1 (ko) 2001-11-29 2001-11-29 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20080018231A KR20080018231A (ko) 2008-02-27
KR100870021B1 true KR100870021B1 (ko) 2008-11-21

Family

ID=39385319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007610A KR100870021B1 (ko) 2008-01-24 2008-01-24 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100870021B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104834123A (zh) * 2015-05-26 2015-08-12 深圳市华星光电技术有限公司 触控显示装置及其控制方法、电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003280A (ko) * 1997-06-25 1999-01-15 윤종용 플리커를 저감시킨 액정 표시 장치용 패널
KR20010030241A (ko) * 1999-09-03 2001-04-16 마츠시타 덴끼 산교 가부시키가이샤 액티브 매트릭스형 액정 표시 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003280A (ko) * 1997-06-25 1999-01-15 윤종용 플리커를 저감시킨 액정 표시 장치용 패널
KR20010030241A (ko) * 1999-09-03 2001-04-16 마츠시타 덴끼 산교 가부시키가이샤 액티브 매트릭스형 액정 표시 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080018231A (ko) 2008-02-27

Similar Documents

Publication Publication Date Title
US8878829B2 (en) Liquid crystal display and common electrode drive circuit thereof
KR100590746B1 (ko) 서로다른공통전압을가지는액정표시장치
JP4931588B2 (ja) アクティブマトリクス基板およびその駆動回路
RU2487425C2 (ru) Устройство отображения и способ управления устройством отображения
US20070085800A1 (en) Liquid crystal display driving device that reduces crosstalk
KR100440360B1 (ko) 액정표시장치및그구동방법
KR100709701B1 (ko) 서로 다른 공통 전압을 가지는 액정 표시 장치
KR100870021B1 (ko) 액정 표시 장치
TWI390498B (zh) 主動矩陣液晶顯示器及液晶顯示面板
KR100840314B1 (ko) 액정 표시 장치
JP3245733B2 (ja) 液晶表示装置およびその駆動方法
KR20020071995A (ko) 킥백 전압을 보상하는 액정 표시 장치
KR101373365B1 (ko) 액정표시장치
KR100783709B1 (ko) 킥백 전압을 보상하는 액정 표시 장치 및 그 구동 방법
KR100483531B1 (ko) 이중게이트신호전압을가지는액정표시장치용구동회로
KR100309924B1 (ko) 액정표시장치및액정표시장치의구동방법
JPH09179098A (ja) 表示装置
KR100741969B1 (ko) 액정표시장치
KR20030056526A (ko) 액정 표시 장치의 구동 방법
KR100922296B1 (ko) 액정표시장치
CN109313877B (zh) 液晶显示装置及液晶显示装置的驱动方法
JPH11281956A (ja) 平面表示装置及びその駆動方法
KR100697377B1 (ko) 액정 표시 장치의 디씨 보정 회로
KR20080050691A (ko) 표시 장치
KR20010047093A (ko) 박막 트랜지스터 액정 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee