KR19990001717A - 리드프레임 - Google Patents

Abstract

본 발명은 내부리드들의 내측부를 타이바 보다 높은 레벨로 업셋(upset)하여 본딩와이어에 의한 타이바에 인접 내부리드의 전기적 단락현상을 방지하도록 한 리드프레임에 관한 것이다.

본 발명의 목적은 리드프레임의 구조를 변경하여 리드프레임의 내부리드들과 반도체칩의 본딩패드들의 위치가 불일치에 따른 와이어본딩공정의 전기적 단락 현상의 발생을 방지하도록 한 리드프레임을 제공하는데 있다.

이와 같은 목적을 달성하기 위한 본 발명에 의한 리드프레임은 내부리드들의 상부면 내측부가 타이바의 다운셋 영역의 외측 수평영역 보다 높은 레벨을 유지하고, 또한 다이패드의 측면에 일체로 연결된, 히트싱크의 역할을 하는 영역의 다운셋 영역의 외측 수평영역보다 높은 레벨을 유지하는 것을 특징으로 한다. 따라서, 본 발명은 본딩와이어가 타이바를 가로 질러 인접한 내부리드와 본딩패드를 와이어본딩하거나, 다이패드의 측면에 일체로 연결된, 히트싱크의 역할을 하는 영역을 가로 질러 인접한 내부리드와 본딩패드를 와이어본딩하여도 전기적 단락 현상이 발생하지 않아 와이어본딩공정의 신뢰성이 확보된다.

Description

리드프레임

본 발명은 리드프레임에 관한 것으로, 더욱 상세하게는 내부리드들의 내측부를 타이바 보다 높은 레벨로 업셋(upset)하여 본딩와이어에 의한 타이바 인접 내부리드의 전기적 단락현상을 방지하도록 한 리드프레임에 관한 것이다.

일반적으로 널리 알려진 바와 같이, 리드프레임은 플라스틱패키지에서 패키지의 골격을 형성하고 반도체칩과 외부와의 전기적 신호 전달을 수행함과 아울러 반도체칩에서 발생하는 열을 외부로 발산시키는 경로의 역할을 담당하고 있다. 또한, 인쇄회로기판에 실장할 때 기판과의 접속 리드의 역할을 담당하고 있다.

그런데, 패키지 조립공정의 하나인 와이어본딩단계에서 리드프레임의 내부리드들과 반도체칩의 본딩패드들의 위치가 각각 매칭(matching)되어 있어야 하고, 반도체칩의 두께가 일정한 경우, 최적의 와이어본딩 품질이 얻어질 수 있는 것이다.

그렇지만, 실제적으로 하나의 리드프레임에 여러 종류의 반도체칩들이 수시로 탑재되고, 동일한 반도체칩이라고 하더라도 제품특성 및 웨이퍼레벨의 제조공정 차이에 따라 반도체칩의 레이아웃(layout) 설계가 변하므로 각 반도체칩의 본딩패드들의 위치가 자주 변한다. 또한, 웨이퍼레벨의 제조공정을 완료한 상태의 웨이퍼에 대해 두께 감소를 위한 백랩핑(back lapping) 공정이 생략되기도 한다.

도 1은 종래 기술에 의한 리드프레임에 반도체칩이 와이어본딩된 상태를 나타낸 개략도이다.

도 1에 도시된 바와 같이, 반도체칩(1)이 접착제(도시 안됨)에 의해 리드프레임의 다이패드(11)에 접착되고, 반도체칩(1)의 본딩패드들(3)이 본딩와이어(20)에 의해 내부리드들(13)에 각각 대응하여 와이어본딩되어 있고, 타이바(15)가 다이패드(11)의 일측 모서리에 일체로 연결되어 있고, 히트싱크(heat sink)의 역할을 하는 영역(17)이 다이패드(11)의 측면에 일체로 연결되어 있다. 여기서, 내부리드들(13)이 타이바(15)의 다운셋 영역(15a)의 외측 수평영역(15b)과 동일한 레벨을 유지하고, 또한 영역(17)의 다운셋 영역(17a)의 외측 수평영역(17b)과 동일한 레벨을 유지하고 있다.

그러나, 이와 같은 구조를 갖는 리드프레임과 반도체칩에 와이어본딩공정을 적용하는 경우, 본딩와이어(20)가 타이바(15)를 가로 질러 타이바(15)에 인접한 내부리드(13)와 본딩패드(3)를 대응하여 와이어본딩하기 때문에 본딩와이어(20)가 타이바(15)의 지점(A)에 접촉하기 쉽다. 또한, 본딩와이어(20)가 영역(17)을 가로 질러 영역(17)에 인접한 내부리드(13)와 본딩패드(3)를 대응하여 와이어본딩하기 때문에 본딩와이어(20)가 영역(17)의 지점(B)에 접촉하기 쉽다. 그리고, 도 2에 도시된 바와 같이, 반도체칩(1)의 본딩패드들(3)이 반도체칩의 설계상의 위치보다 반도체칩(1)의 중앙부로 일정 거리(d)를 둔 위치에 있는 경우, 본딩와이어(20)가 반도체칩(1)의 상부면 가장자리 근처에 접촉하기 쉽다. 이는 내부리드(13)의 와이어본딩 영역이 영역(15b) 또는 영역(17b)과 동일한 레벨을 유지하기 때문이다. 이로 인해, 내부리드들(13)의 전기적 단락과 같은 불량현상이 다발하여 와이어본딩공정의 신뢰성이 확보되지 않았다.

이와 같이, 조립 설계룰을 전혀 고려하지 않음으로 말미암아 와이어본딩공정에서의 양산성이 거의 없는 반도체칩의 설계, 개발이 이루어져 조립공정에서 전혀 대처할 방법이 없었다. 이에 따라, 반도체칩을 다시 설계, 개발하여야 하므로 소요 제품개발의 지연이 불가피하고 이에 추가로 소요되는 시간과 비용의 손실 및 제품출하 시기의 지연에 따른 매출손실이 야기되었다.

따라서, 본 발명의 목적은 리드프레임의 구조를 변경하여 리드프레임의 내부리드들과 반도체칩의 본딩패드들의 위치가 불일치에 따른 와이어본딩공정의 전기적 단락 현상의 발생을 방지하도록 한 리드프레임을 제공하는데 있다.

도 1은 종래 기술에 의한 리드프레임에 반도체칩이 와이어본딩된 상태를 나타낸 개략도.

도 2는 종래 기술에 의한 리드프레임에 반도체칩이 와이어본딩된 상태를 나타낸 개략도.

도 3은 본 발명에 의한 리드프레임에 반도체칩이 와이어본딩된 상태를 나타낸 개략도.

도면의주요부분에대한부호의설명

1: 반도체칩 3: 본딩패드 11: 다이패드 13: 내부리드 15: 타이바 20: 본딩와이어 33: 내부리드

이와 같은 목적을 달성하기 위한 본 발명에 의한 리드프레임은 내부리드들의 상부면 내측부가 타이바의 다운셋 영역의 외측 수평영역 보다 높은 레벨을 유지하고, 또한 다이패드의 측면에 일체로 연결된, 히트싱크의 역할을 하는 영역의 다운셋 영역의 외측 수평영역보다 높은 레벨을 유지하는 것을 특징으로 한다. 따라서, 본 발명은 반도체칩의 본딩패드들과 리드프레임의 내부리드들의 위치가 일치하지 않더라도 타이바를 가로 질러 인접 내부리드와 본딩패드를 대응하여 와이어본딩하거나, 다이패드의 측면에 일체로 연결된, 히트싱크의 역할을 하는 영역을 가로 질러 인접 내부리드와 본딩패드를 대응하여 와이어본딩하면, 본딩와이어에 의한 내부리드의 전기적 단락 현상이 발생하지 않아 와이어본딩공정의 신뢰성이 확보된다.

이하, 본 발명에 의한 리드프레임을 첨부한 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 구조와 동일한 동작을 하는 부분에는 동일한 부호를 부여한다.

도 3은 본 발명에 의한 리드프레임에 반도체칩이 와이어본딩된 상태를 나타낸 개략도이다.

도 3에 도시된 바와 같이, 내부리드들(33)의 상부면 내측부(33a), 즉 와이어본딩할 영역이 업셋(upset)되어 타이바(15)의 다운셋 영역(15a)의 외측 수평영역(15b) 보다 높은 레벨을 유지하고, 또한 다이패드(11)의 측면에 일체로 연결된, 히트싱크의 역할을 하는 영역(17)의 다운셋 영역(17a)의 외측 수평영역(17b) 보다 높은 레벨을 유지하고 있는 것을 제외하면 도 1의 구조와 동일한 구조를 갖고 있다.

이와 같이 구성된 리드프레임과 반도체칩에 와이어본딩공정을 적용하는 경우, 본딩와이어(20)가 타이바(15)를 가로 질러 타이바(15)에 인접한 내부리드(33)와 본딩패드(3)를 대응하여 와이어본딩하거나 영역(17)을 가로 질러 영역(17)에 인접한 내부리드(33)와 본딩패드(3)를 대응하여 와이어본딩하여도 본딩와이어(20)가 타이바(15) 또는 영역(17)에 접촉하지 않는다. 또한, 도 2에 도시된 바와 같이, 반도체칩(1)의 본딩패드들(3)이 반도체칩의 설계상의 위치보다 반도체칩(1)의 중앙부로 일정 거리(d)를 둔 위치에 있더라도 본딩와이어(20)가 반도체칩(1)의 상부면 가장자리 근처에 접촉하지 않는다.

이는 내부리드(33)의 내측부(33a)가 다이패드(11)의 다운셋 방법과 유사한 방법으로 업셋되어 영역(15b) 또는 영역(17b) 보다 높은 레벨을 유지하기 때문이다.

따라서, 본딩와이어(20)에 의한 내부리드들(33)의 전기적 단락과 같은 불량현상이 방지되어 와이어본딩공정의 신뢰성이 확보된다.

이상에서 살펴본 바와 같이, 본 발명에 의한 리드프레임은 내부리드의 와이어본딩할 내측부가 타이바 보다 높게 업셋되어 있어 반도체칩의 본딩패드들과 리드프레임의 내부리드들의 위치가 일치하지 않더라도 와이어본딩공정에서 타이바를 가로 질러 인접 내부리드와 본딩패드들 대응하여 와이어본딩하면, 본딩와이어에 의한 내부리드의 전기적 단락이 방지되어 와이어본딩공정의 신뢰성이 확보된다.

따라서, 본 발명은 조립 설계룰을 전혀 고려하지 않음으로 말미암아 와이어본딩공정에서의 양산성이 거의 없는 반도체칩의 설계, 개발이 이루어지더라도 조립공정에서 대처할 수 있으므로 반도체칩을 다시 설계, 개발하여야 하는 불편을 제거하였다. 결국, 불가피하였던 제품개발의 지연을 방지하여 추가로 소요될 시간과 비용의 손실 및 제품출하 시기의 지연에 따른 매출손실을 방지할 수 있다.

Claims (2)

1. 반도체칩을 탑재할 공간을 확보하기 위한 다이패드와;

   상기 다이패드에 일체로 연결되는 타이바와;

   와이어본딩할 내측부가 상기 타이바의 레벨 보다 높은 레벨로 형성된 내측부를 갖는 내부리드들을 포함하는 리드프레임.
2. 제 1 항에 있어서, 상기 내부리드들의 내측부가 업셋(upset)된 것을 특징으로 하는 리드프레임.