KR19990001666A - Method for manufacturing contact hole of semiconductor device - Google Patents
Method for manufacturing contact hole of semiconductor device Download PDFInfo
- Publication number
- KR19990001666A KR19990001666A KR1019970025059A KR19970025059A KR19990001666A KR 19990001666 A KR19990001666 A KR 19990001666A KR 1019970025059 A KR1019970025059 A KR 1019970025059A KR 19970025059 A KR19970025059 A KR 19970025059A KR 19990001666 A KR19990001666 A KR 19990001666A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- semiconductor device
- mask
- interlayer insulating
- manufacturing
- Prior art date
Links
Abstract
본 발명은 반도체 장치의 콘택홀 제조 방법에 관한 것으로서, 특히 반도체 기판의 활성 영역에 콘택홀이 형성될 부분을 제외한 영역을 오픈 하는 마스크를 사용하여 상기 활성 영역을 식각하고, 이어서 상기 마스크를 제거한 다음에 상기 결과물 상부에 층간 절연막을 형성하고, 이어서 상기 층간 절연막 상부에 콘택홀이 형성될 부분을 오픈 하는 마스크를 사용하여 상기 층간 절연막을 식각하는 것을 특징으로 한다. 따라서, 본 발명은 미세 콘택홀의 구경과 깊이를 정확한 크기로 제조할 수 있기 때문에 상기 미세 콘택홀의 제조 공정을 손쉽게 할 수 있으며 또한 반도체 장치의 신뢰성을 보다 높일 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a contact hole in a semiconductor device, and in particular, etching the active region using a mask that opens an area except a portion where a contact hole is to be formed in the active region of the semiconductor substrate, and then removing the mask. The interlayer insulating film is formed on the resultant, and the interlayer insulating film is etched using a mask that opens a portion where a contact hole is to be formed on the interlayer insulating film. Therefore, the present invention can manufacture the diameter and depth of the fine contact hole with an accurate size, thereby facilitating the manufacturing process of the fine contact hole and increasing the reliability of the semiconductor device.
Description
본 발명은 반도체 장치의 콘택홀 제조 방법에 관한 것으로서, 특히 미세한 콘택홀 제조 공정시 정확한 바닥 면적을 확보할 수 있는 반도체 장치의 콘택홀 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a contact hole in a semiconductor device, and more particularly, to a method for manufacturing a contact hole in a semiconductor device capable of securing an accurate floor area in a fine contact hole manufacturing process.
일반적으로 실리콘에 대한 전기적인 접촉부인 콘택트 형성은 디바이스 공정은 최종 단계로서 반도체 장치가 점점 미세화 됨에 따라 콘택홀 역시 미세화 되어 상기 콘택홀의 깊이도 점점 깊어지고 있다.In general, contact formation, which is an electrical contact to silicon, is a final step in the device process. As semiconductor devices become more and more miniaturized, contact holes are also miniaturized and the depth of the contact holes is also deepened.
도 1a 내지 도 1d 는 통상적인 반도체 장치의 콘택홀 제조 방법을 순서적으로 나타낸 수직 단면도들로서, 통상적인 제조 방법에 의해 상기 반도체 장치의 활성 영역(10)에 층간 절연막(12)을 형성한 후, 상기 층간 절연막(12) 상부에 콘택홀이 형성될 부분을 오픈 하는 마스크(14)를 사용하여 상기 층간 절연막(12)을 식각하고, 이어 상기 마스크(14)를 제거한 후 통상적인 제조 공정에 따라 상기 콘택홀(16)이 형성된 반도체 장치에 금속 전극을 형성한다.1A to 1D are vertical cross-sectional views sequentially showing a method of manufacturing a contact hole of a conventional semiconductor device. After the interlayer insulating film 12 is formed in the active region 10 of the semiconductor device by a conventional manufacturing method, The interlayer insulating layer 12 is etched using a mask 14 that opens a portion where a contact hole is to be formed on the interlayer insulating layer 12, and then the mask 14 is removed, and then the mask layer 14 is removed according to a conventional manufacturing process. A metal electrode is formed in the semiconductor device in which the contact hole 16 is formed.
그러나, 상기 제조 공정의 경우 콘택홀이 미세화됨에 따라 실제 실리콘과 도체가 접하는 콘택홀의 바닥 영역을 충분한 크기로 확보하기 어려운 문제점이 있다.However, in the manufacturing process, as the contact hole is miniaturized, it is difficult to secure a sufficient bottom area of the contact hole where the actual silicon and the conductor contact each other.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 미리 콘택홀의 바닥 영역을 정확한 크기로 미리 정의한 후에 콘택홀을 형성하기 위한 제조 공정을 실시하므로서 식각 공정시 식각되는 콘택홀의 깊이를 줄일 수 있는 반도체 장치의 콘택홀 제조 방법을 제공하는데 있다.An object of the present invention is to reduce the depth of the contact hole to be etched during the etching process by performing a manufacturing process for forming the contact hole after pre-defining the bottom area of the contact hole in advance in order to solve the problems of the prior art as described above. The present invention provides a method for manufacturing a contact hole in a semiconductor device.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판의 활성 영역에 콘택홀이 형성될 부분을 제외한 영역을 오픈 하는 마스크를 사용하여 상기 활성 영역을 식각하는 단계; 상기 마스크를 제거하고 상기 결과물 표면에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상부에 콘택홀이 형성될 부분을 오픈 하는 마스크를 사용하여 상기 층간 절연막을 식각하는 단계로 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention comprises the steps of etching the active region using a mask that opens a region excluding a portion where a contact hole is to be formed in the active region of the semiconductor substrate; Removing the mask and forming an interlayer insulating film on the resultant surface; And etching the interlayer insulating layer using a mask that opens a portion where a contact hole is to be formed on the interlayer insulating layer.
도 1a 내지 도 1d 는 통상적인 반도체 장치의 콘택홀 제조 방법을 순서적으로 나타낸 수직 단면도들.1A to 1D are vertical cross-sectional views sequentially showing a method for manufacturing a contact hole in a conventional semiconductor device.
도 2a 내지 도 2g 는 본 발명에 따른 반도체 장치의 콘택홀 제조 방법을 순서적으로 나타낸 수직 단면도들.2A to 2G are vertical cross-sectional views sequentially illustrating a method for manufacturing a contact hole in a semiconductor device according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
20: 활성 영역22,26: 마스크20: active area 22, 26: mask
24: 층간 절연막28: 콘택홀24: interlayer insulating film 28: contact hole
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2a 내지 도 2g 는 본 발명에 따른 반도체 장치의 콘택홀 제조 방법을 순서적으로 나타낸 수직 단면도들로서, 도 2a 내지 도 2g를 참조할 경우 다음과 같은 제조 방법에 따라 본 발명이 완성된다.2A to 2G are vertical cross-sectional views sequentially illustrating a method for manufacturing a contact hole of a semiconductor device according to the present invention. Referring to FIGS. 2A to 2G, the present invention is completed according to the following manufacturing method.
우선, 도 2a 내지 도 2b 와 같이 반도체 기판(도시되지 않음)의 활성 영역(20)에 콘택홀이 형성될 부분을 제외한 영역을 오픈 하는 마스크(22)를 사용하여 식각 공정에 따라 상기 활성 영역(20)을 식각한다. 상기 식각 공정에 의해 이후 형성될 콘택홀의 바닥 영역(20′)을 미리 확보한다.First, as shown in FIGS. 2A through 2B, the active region 20 may be formed by an etching process using a mask 22 that opens an area except for a portion where a contact hole is to be formed in the active region 20 of a semiconductor substrate (not shown). Etch 20). The bottom region 20 'of the contact hole to be subsequently formed by the etching process is secured in advance.
그 다음 도 2c 내지 도 2d 와 같이 상기 마스크(22)를 제거하고, 상기 결과물 상부에 층간 절연막(24)을 형성한다.2C to 2D, the mask 22 is removed, and an interlayer insulating film 24 is formed on the resultant.
이어서 도 2e 내지 도 2f 와 같이 상기 층간 절연막(24) 상부에 콘택홀이 형성될 부분을 오픈 하는 마스크(26)를 사용하여 통상적인 식각 공정에 따라 상기 층간 절연막(24)을 식각한다. 이로서, 상기 층간 절연막(24)과 활성 영역(20)을 연결하는 콘택홀(28)이 형성된다.Subsequently, as shown in FIGS. 2E to 2F, the interlayer insulating layer 24 is etched according to a conventional etching process by using a mask 26 that opens a portion where a contact hole is to be formed on the interlayer insulating layer 24. As a result, a contact hole 28 connecting the interlayer insulating layer 24 and the active region 20 is formed.
이후, 도 2g 와 같이 상기 마스크(26)를 제거하고, 통상적인 배선 공정을 실시하여 상기 콘택홀(28)이 형성된 반도체 장치에 금속 전극을 형성한다.Thereafter, as shown in FIG. 2G, the mask 26 is removed and a conventional wiring process is performed to form a metal electrode in the semiconductor device in which the contact hole 28 is formed.
상기와 제조 방법에 따라 본 발명은 정확한 면적을 가지는 콘택홀(28)의 바닥 영역(20′)을 미리 형성하므로서 콘택홀 제조 공정시 제거될 상기 층간 절연막(24)의 두께를 줄일 수 있다.According to the above and the manufacturing method, the present invention can reduce the thickness of the interlayer insulating film 24 to be removed during the contact hole manufacturing process by forming the bottom region 20 'of the contact hole 28 having the correct area in advance.
본 발명은 미세 콘택홀의 구경과 깊이를 정확한 크기로 제조할 수 있기 때문에 상기 미세 콘택홀의 제조 공정을 손쉽게 할 수 있으며 또한 반도체 장치의 신뢰성을 보다 높일 수 있는 효과가 있다.According to the present invention, since the diameter and depth of the micro contact hole can be manufactured to an accurate size, the manufacturing process of the micro contact hole can be easily performed and the reliability of the semiconductor device can be further improved.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970025059A KR19990001666A (en) | 1997-06-17 | 1997-06-17 | Method for manufacturing contact hole of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970025059A KR19990001666A (en) | 1997-06-17 | 1997-06-17 | Method for manufacturing contact hole of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990001666A true KR19990001666A (en) | 1999-01-15 |
Family
ID=65986193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970025059A KR19990001666A (en) | 1997-06-17 | 1997-06-17 | Method for manufacturing contact hole of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990001666A (en) |
-
1997
- 1997-06-17 KR KR1019970025059A patent/KR19990001666A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950012918B1 (en) | Contact filling method using secondary deposition of selective tungsten thin film | |
US5490901A (en) | Method for forming a contact hole in a semiconductor device | |
US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
KR19990056800A (en) | Method of manufacturing a gate electrode having a dual gate insulating film | |
KR19990001666A (en) | Method for manufacturing contact hole of semiconductor device | |
US5913133A (en) | Method of forming isolation layer for semiconductor device | |
KR100694996B1 (en) | Method for manufacturing capacitor in semiconductor device | |
JPH098131A (en) | Manufacture of semiconductor device | |
JPH1012868A (en) | Semiconductor and its manufacture | |
KR100425935B1 (en) | Method for forming a contact hole in a semiconductor device | |
KR100351909B1 (en) | Method for fabricating of semiconductor device | |
KR0182176B1 (en) | Method for forming meatal contact hall of semiconductor device | |
KR100338605B1 (en) | Method for forming contact hole of semiconductor | |
KR0140726B1 (en) | Method of manufacture semiconductor device | |
KR100224778B1 (en) | Fabrication method for semiconductor chip | |
KR100395907B1 (en) | Method for forming the line of semiconductor device | |
JPS63102340A (en) | Manufacture of semiconductor device | |
KR100340072B1 (en) | Method for fabricating metal interconnection of semiconductor device | |
KR19990057892A (en) | Contact formation method of semiconductor device | |
JPH05267336A (en) | Forming method for wiring layer using alignment mark | |
KR100456421B1 (en) | Method of manufacturing a semiconductor device | |
KR19980053654A (en) | Via hole formation method of semiconductor device | |
JPH01230252A (en) | Contact-hole forming method | |
KR19990055175A (en) | Metal wiring formation method of semiconductor device | |
JPH04343251A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |