KR19980082909A - 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법 - Google Patents
다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR19980082909A KR19980082909A KR1019970018015A KR19970018015A KR19980082909A KR 19980082909 A KR19980082909 A KR 19980082909A KR 1019970018015 A KR1019970018015 A KR 1019970018015A KR 19970018015 A KR19970018015 A KR 19970018015A KR 19980082909 A KR19980082909 A KR 19980082909A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous dielectric
- dielectric thin
- ferroelectric
- pzt
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 20
- 239000010936 titanium Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조 방법
2. 발명이 해결하고자 하는 기술적 과제
PZT 강유전체 캐패시터 제조 시 PZT 다결정 강유전체 박막으로 인한 누설전류의 증가로 소자의 특성을 저하시키는 단점이 있었음.
3. 발명의 해결 방법의 요지
누설전류를 감소시키기 위하여 PZT 강유전체 캐패시터 제작 시 PZT 다결정 강유전체 박막과 상하부전극 사이에 PZT 비정질 유전체 박막을 삽입하는 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치 제조 공정에 이용됨.
Description
본 발명은 일반적으로 캐패시터 및 그 제조 방법에 관한 것으로 특히, 다층 구조를 이용한 강유전체(ferroelectric substance) 캐패시터의 제조 방법에 관한 것이다.
일반적으로, 비휘발성 특징을 가지는 반도체 메모리 소자는 정보를 반영구적으로 저장하기 위하여 강유전체의 잔류분극 특성을 이용하는데, 이때 강유전체로 Pb(Zrx, Ti1-x)O3이하(PZT) 다결정 강유전체 박막을 주로 이용한다.
도1은 종래의 기술을 설명하는 도면이다. 종래의 PZT 다결정 강유전체 캐패시터 제조 방법은 실리콘기판(11) 위에 소정의 하부층(12)을 형성한 후, 백금(Pt)이나 금속산화물 박막 등의 하부전극(13)을 형성하고 PZT 다결정 강유전체 박막(14)을 증착한 다음 상부전극(15)을 형성하는 과정으로 이루어진다. 이 과정에서 고온 증착이나 열처리 등을 통해 PZT 박막의 결정화 공정을 포함하는데, 다결정 구조하에서 PZT 다결정 강유전체 박막은 높은 유전상수와 잔류분극 등 강유전체로서의 성질을 제대로 나타낼 수가 있기 때문이다. 하지만, 다결정 박막의 결정립 계면은 누설전류의 전도 경로로 이용되기 때문에, 누설전류 및 유전 손실의 증가를 가져옴으로써 강유전체 캐패시터 소자 특성에 열화를 가져오게 된다.
PZT 다결정 강유전체 박막을 사용한 캐패시터의 누설전류를 줄이기 위해서 다양한 전극의 사용, 불순물 첨가 등 여러 방법이 시도되고 있으나 아직 만족할만한 결과를 가져오지 못하고 있다. 다결정의 장점을 살리면서도 누설전류를 줄이기 위해서는 현재와는 다른 강유전체 박막의 제조 공정이 필요하다고 할 수 있다.
강유전체 캐패시터 제조시 사용하는 PZT 다결정 강유전체 박막은 결정성이 높을 때 유전상수는 높아지나, 누설전류는 증가 하는 단점이 있다. 이에 반해 PZT 비정질 유전체 박막은 다결정 구조의 박막에 비해 유전상수가 작아서 강유전체로서의 특성을 나타내지 못하지만 박막 내부에 물질 전달 경로가 형성되지 않기 때문에 누설전류의 감소로 유전 손실이 작다. 누설전류는 전극을 통해서 소자 외부로 빠져나가는 것임으로 PZT 다결정 강유전체 박막과 상하부 전극 사이에 유전상수의 감소 효과가 미미하게 나타날 정도로 PZT 비정질 유전체 박막을 얇게 형성 시키면 누설전류의 이동 경로를 막아 소자의 특성을 향상시키는 효과를 얻을 수 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 PZT 강유전체 캐패시터 제작 시에 PZT 다결정 강유전체 박막과 상하부 전극 사이에 PZT 비정질 유전체 박막 층을 삽입하는 다층 구조를 형성함으로써 PZT 다결정 강유전체 박막을 이용하는 메모리 소자의 누설전류를 감소하여 소자의 신뢰도를 향상시키는 다층구조를 이용한 강유전체 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.
도1은 종래의 강유전체 캐패시터의 단면도.
도2는 본 발명에 따른 다층구조를 이용한 강유전체 캐패시터의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
11, 21: 실리콘 기판 12, 22: 소정의 하부층
13,23: 하부전극
14, 25: PZT 다결정 강유전체 박막
15, 27: 상부전극
24: 제1 PZT 비정질 유전체 박막
26: 제2 PZT 비정질 유전체 박막
상기 목적을 달성하기 위한 본 발명은 소정의 하부층이 기형성된 반도체 기판 상에 형성된 하부전극; 상기의 하부전극 위에 형성된 제1 비정질 유전체 박막;상기 제1 비정질 유전체 박막 상에 형성된 다결정 강유전체 박막; 상기 다결정 강유전체 박막 상에 형성된 제2 비정질 유전체 박막; 및 상기 제2 비정질 유전체 박막 상에 형성된 상부전극을 포함하여 구비된 다층 구조를 이용한 강유전체 캐패시터인 것을 특징으로 한다.
또한, 소정의 하부층이 기형성된 반도체 기판 상에 하부전극을 형성하는 단계; 상기의 하부전극 위에 제1 비정질 유전체 박막을 형성 하는 단계; 상기 제1 비정질 유전체 박막 상에 다결정 강유전체 박막을 형성 하는 단계; 상기 다결정 강유전체 박막 상에 제2 비정질 유전체 박막을 형성하는 단계; 상기 제2 비정질 유전체 박막 상에 상부전극을 형성하는 단계를 포함하는 다층 구조를 이용한 강유전체 캐패시터 제조 방법인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도2는 본 발명의 일실시예에 따른 반도체 장치의 다층 구조를 이용한 강유전체 캐패시터의 구성 단면도이다.
먼저, 실리콘기판(21) 위에 소정의 하부층(22)을 형성하고 백금이나 금속산화물 등으로 하부전극(23)을 증착한다.
상기 하부전극(23) 위에 스퍼터링(sputtering) 등의 물리적 증착법이나 유기금속화학증착법 등의 화학적 방법으로 결정화가 이루어지지 않도록 상온 내지 300 ℃ 온도에서 제 1 PZT 비정질 유전체 박막(24)을 증착한다. 이때 유전상수 감소 효과가 미미하도록 30 nm 내지 50 nm 두께의 얇은 제 1 PZT 비정질 유전체 박막(24)을 형성하며, PZT 조성비율은 납(Pb)과 나머지 이온의 비 즉, 지르코늄(Zr) 및 티타늄(Ti)의 비가 0.9 내지 1.2가 되도록 하며, 지르코늄과 티타늄의 조성비는 PZT의 조성식[(Pb(Zrx, Ti1-x)O3]에서 x값이 0.2 내지 0.8이 되도록 한다.
상기 방법으로 형성된 제 1 PZT 비정질 유전체 박막(24) 위에 상기 PZT와 동일한 조성으로 PZT 다결정 강유전체 박막(25)을 제1 PZT 비정질 유전체 박막(24)보다 두꺼운 50 nm 내지 300 nm의 두께로 형성한다. 박막 제조 방법은 플라즈마화학기상증착(PECVD, Plasma Enhanced Chemical Vapor Deposition)법 등 상대적으로 저온 공정이 가능한 방법을 사용하여, 제 1 PZT 비정질 유전체 박막(24)이 결정화 되지 않도록 한다. 박막을 제조한 후에 결정화를 위한 열처리 공정에서도 급속열처리(RTP, Rapid Thermal Processing) 방식을 이용하여 제1 PZT 비정질 유전체 박막(24)의 결정화를 방지한다.
상기의 PZT 다결정 강유전체 박막(25) 위에 제2 PZT 비정질 유전체 박막(26)을 30 nm 내지 50 nm 두께로 제작한다. 제작 방법은 상기 제1 PZT 비정질 유전체 박막 형성 단계와 동일하되, 추후 고온 공정에서 납(Pb)의 휘발에 대비하여 PZT 물질의 조성은 Pb/(Zr+Ti)의 비율은 1.1 내지 1.4로 하여 납의 조성비를 지르코늄과 티타늄의 합보다 조금 더 크게 해준다.
다음으로, 제2 PZT 비정질 유전체 박막(26) 상에 백금 등으로 상부전극(27)을 증착하고 사진 식각 등의 공정을 통해 패턴을 형성한 다음 열처리를 하여 캐패시터를 안정화시킨다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 소정의 하부층이 기형성된 실리콘 기판 상에 하부전극을 형성한 후 캐패시터를 제조하는데 있어서, 상하부 전극과 PZT 다결정 강유전체 박막 사이에 PZT 비정질 유전체 박막을 삽입하는 다층구조를 이용한 강유전체 및 그 제조 방법을 제공하여 PZT 강유전체 본래의 성질을 유지하며 누설전류와 유전손실을 최소화함으로써 비휘발성 메모리 소자나 DRAM을 위한 정보 저장용 캐패시터의 신뢰성을 향상시킬 수 있다.
Claims (9)
- 소정의 하부층이 기형성된 반도체 기판 상에 형성된 하부전극;상기의 하부전극 위에 형성된 제1 비정질 유전체 박막;상기 제1 비정질 유전체 박막 상에 형성된 다결정 강유전체 박막;상기 다결정 강유전체 박막 상에 형성된 제2 비정질 유전체 박막; 및상기 제2 비정질 유전체 박막 상에 형성된 상부전극을 포함하여 구비되는 다층 구조를 이용한 강유전체 캐패시터.
- 소정의 하부층이 기형성된 반도체 기판 상에 하부전극을 형성하는 단계;상기의 하부전극 위에 제1 비정질 유전체 박막을 형성 하는 단계;상기 제1 비정질 유전체 박막 상에 다결정 강유전체 박막을 형성 하는 단계;상기 다결정 강유전체 박막 상에 제2 비정질 유전체 박막을 형성하는 단계; 및상기 제2 비정질 유전체 박막 상에 상부전극을 형성하는 단계를 포함하는 다층 구조를 이용한 강유전체 캐패시터 제조 방법.
- 제2항에 있어서,상기 다결정 강유전체 박막을 형성하는 단계 후, 급속열처리(RTP, Rapid Thermal Processing)로 결정화하는 단계를 더 포함하는 것을 특징으로 하는 다층 구조를 이용한 강유전체 캐패시터 제조 방법.
- 제2항에 있어서,상기 다결정 강유전체 박막은 플라즈마화학기상증착법(PECVD법)으로 제조하는 것을 특징으로 하는 다층 구조를 이용한 강유전체 캐패시터 제조 방법.
- 제2항에 있어서,상기 제1 비정질 유전체 박막, 다결정 강유전체 박막 및 제2 비정질 유전체 박막은 각각 Pb(Zrx,Ti1-x)O3로형성된 것을 특징으로 하는 다층 구조를 이용한 강유전체 캐패시터 제조 방법.
- 제5항에 있어서,상기 제1 비정질 유전체 박막 및 다결정 강유전체 박막을 이루는 Pb(Zrx,Ti1-x)O3의 조성에 있어서 Pb/(Zr + Ti)의 비율은 0.9 내지 1.2로하고, 지르코늄과 티타늄의 조성비를 결정짓는 x 값은 0.2 내지 0.8 정도의 범위를 갖는 것을 특징으로 하는 다층 구조를 이용한 강유전체 캐패시터 제조 방법.
- 제5항에 있어서,상기 제2 비정질 유전체 박막을 이루는 Pb(Zrx,Ti1-x)O3의 조성에 있어서 Pb/(Zr + Ti)의 비율은 1.1 내지 1.4로하고, 지르코늄과 티타늄의 조성비를 결정짓는 x 값은 0.2 내지 0.8 정도의 범위를 갖는 것을 특징으로 하는 다층 구조를 이용한 강유전체 캐패시터 제조 방법.
- 제6항 또는 제7항에 있어서,상기 제1 비정질 유전체 박막과 제2 비정질 유전체 박막은 상온 내지 300 ℃ 의 온도 범위에서 형성하는 것을 특징으로 하는 다층 구조를 이용한 강유전체 캐패시터 제조 방법.
- 제6항 또는 제7항에 있어서,상기 제1 비정질 유전체 박막과 제2 비정질 유전체 박막은 30 nm 내지 50 nm의 두께로 형성하는 것을 특징으로 하는 다층 구조를 이용한 강유전체 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970018015A KR100247474B1 (ko) | 1997-05-09 | 1997-05-09 | 피지티 강유전체 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970018015A KR100247474B1 (ko) | 1997-05-09 | 1997-05-09 | 피지티 강유전체 캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980082909A true KR19980082909A (ko) | 1998-12-05 |
| KR100247474B1 KR100247474B1 (ko) | 2000-03-15 |
Family
ID=19505398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970018015A KR100247474B1 (ko) | 1997-05-09 | 1997-05-09 | 피지티 강유전체 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247474B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405146B1 (ko) * | 1999-12-28 | 2003-11-10 | 인피니언 테크놀로지스 아게 | 구조화된 금속 산화물 함유 층의 제조 방법 |
| KR20050010650A (ko) * | 2003-07-22 | 2005-01-28 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101187465B1 (ko) | 2011-01-31 | 2012-10-02 | 한국산업기술대학교산학협력단 | 다층 졸겔층을 갖는 압전 세라믹 소자 |
| US12035537B2 (en) | 2021-05-12 | 2024-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interface film to mitigate size effect of memory device |
-
1997
- 1997-05-09 KR KR1019970018015A patent/KR100247474B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405146B1 (ko) * | 1999-12-28 | 2003-11-10 | 인피니언 테크놀로지스 아게 | 구조화된 금속 산화물 함유 층의 제조 방법 |
| KR20050010650A (ko) * | 2003-07-22 | 2005-01-28 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100247474B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825057A (en) | Process for fabricating layered superlattice materials and making electronic devices including same | |
| JP3730122B2 (ja) | 強誘電体集積回路メモリセルおよびその製造方法 | |
| KR100297210B1 (ko) | 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어 | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| KR20020077203A (ko) | 비휘발성 메모리에 사용되는 지르코늄상의 단일 씨-축납게르마늄산화물 박막과 그 제조방법 | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| EP0665981B1 (en) | Process for fabricating layered superlattice materials and electronic devices including same | |
| KR100275121B1 (ko) | 강유전체 캐패시터 제조방법 | |
| KR20010014838A (ko) | 실리콘상의 비결정성 유전체 커패시터 | |
| JPH10313097A (ja) | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 | |
| US6340621B1 (en) | Thin film capacitor and method of manufacture | |
| KR20010040303A (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| EP1149413A1 (en) | Low temperature process for fabricating layered superlattice materials and making electronic devices including same | |
| KR100247474B1 (ko) | 피지티 강유전체 캐패시터 제조 방법 | |
| US6507060B2 (en) | Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same | |
| KR100265846B1 (ko) | 반도체소자의강유전체캐패시터제조방법 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JPH073431A (ja) | 強誘電体薄膜作製方法 | |
| KR100275120B1 (ko) | 캐패시터의강유전체박막형성방법 | |
| KR20010045968A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH05343617A (ja) | 半導体記憶装置 | |
| KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
| JPH04167554A (ja) | 薄膜コンデンサおよびその製造方法 | |
| KR100470834B1 (ko) | 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061122 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |