KR19980081303A - 수지 성형 전자부품 및 그 제조방법 - Google Patents

수지 성형 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR19980081303A
KR19980081303A KR1019980012839A KR19980012839A KR19980081303A KR 19980081303 A KR19980081303 A KR 19980081303A KR 1019980012839 A KR1019980012839 A KR 1019980012839A KR 19980012839 A KR19980012839 A KR 19980012839A KR 19980081303 A KR19980081303 A KR 19980081303A
Authority
KR
South Korea
Prior art keywords
substrate
surface portion
synthetic resin
electronic device
film
Prior art date
Application number
KR1019980012839A
Other languages
English (en)
Other versions
KR100292667B1 (ko
Inventor
하지히로시
Original Assignee
모리시타요이찌
마쓰시타덴키산교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타요이찌, 마쓰시타덴키산교가부시키가이샤 filed Critical 모리시타요이찌
Publication of KR19980081303A publication Critical patent/KR19980081303A/ko
Application granted granted Critical
Publication of KR100292667B1 publication Critical patent/KR100292667B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

경화된 합성수지에 의해 적어도 부분적으로 피복된 전자부품에 있어서 표면부분위의 합성수지를 경화하기 전에 스퍼터링 처리 또는 플라즈마 처리에 의해 표면 부분을 처리함으로써 전자부품의 기판의 표면부분으로부터 합성수지를 쉽고도 확실하게 부분적으로 제거하여 기판위에 소요의 형상의 합성수지를 잔존시키거나 기판의 다른 부분에 합성수지를 확실하게 고정시킨 전자부품 및 그 제조방법을 제공한다.

Description

수지 성형 전자부품 및 그 제조방법
본 발명은 적어도 일부가 합성수지로 피복된 전자부품 및 그 제조방법에 관한 것이다.
미합중국 특허 제5,153,385호 공보에 개시된 바와 같은 종래의 전자부분의 제조방법에서는 기판에 도포된 스퍼터 엣칭(sputter etching)처리 폴리이미드 도포막은 기판에 대한 모울딩(molding)용 화합물 사이의 접착성을 개선하고 있다.
본 발명의 과제는 전자부품의 일부가 합성수지로 피복되어 있고, 이 전자부품의 기판의 일부로부터 합성수지를 쉽고도 확실하게 제거하여 기판위에 소요의 형상의 합성수지를 얻거나 남기고, 또는 기판의 다른 부분에 합성수지를 확실하게 고정시킨 전자부품을 제공함과 아울러 이 전자부품의 제조방법을 제공함에 있다.
도 1은 본 발명에 사용되는 기판의 사시도.
도 2는 기판의 단면도.
도 3은 본 발명의 전자부품의 사시도.
도 4는 기판위에 전자소자 칩을 탑재하기 전의 기판의 단면도.
도 5는 기판위에 전자소자 칩을 탑재한 후의 기판의 단면도.
도 6은 플라즈마 엣칭 장치에서의 기판의 부분 단면도.
도 7은 와이어를 통해 전자소자 칩을 기판의 전극에 전기접속한 후의 기판의 부분 단면도.
도 8은 전자소자 칩을 합성수지로 피복하기 전의 기판의 부분 단면도.
도 9는 합성수지를 경화한 후의 기판의 부분 단면도.
도 10은 경화된 합성수지를 기판으로부터 일부 제거했을 때의 기판의 부분 단면도.
도 11은 인터페이스 전극 보올을 기판에 접착하기 전의 기판의 부분 단면도.
도 12는 인터페이스 전극 보올을 기판에 접착한 후의 기판의 부분 단면도.
도 13은 경화된 합성수지와 기판의 금속면 사이에서의 전단 박리 저항강도와 플라즈마 엣칭 시간과의 관계 및 경화된 합성수지와 기판의 내(耐)엣칭막 사이에서의 전단 박리 저항강도와 플라즈마 엣칭 시간과의 관계를 나타내는 그래프.
도 14는 본 발명의 다른 전자부품의 부분 단면도.
도 15는 본 발명의 또 다른 전자부품의 부분 단면도.
본 발명에 의한 전자부품은 전극을 포함하는 기판, 이 기판위에 배설되어 전극에 접속된 전자소자 칩, 및 전극과 전자소자 칩을 피복하는 합성수지 커버(cover)로 되어 있으며, 이 전자부품에 있어서, 기판은 합성수지 커버가 형성된 제1표면 부분과 합성수지 커버가 형성되지 아니한 제2표면 부분을 가지며, 제2표면 부분은 금속막으로서 스퍼터링 처리(스퍼터 엣칭 포함) 및 플라즈마 처리(예컨대, 플라즈마 엣칭)중의 적어도 한가지 처리에 의해 산화물 및 수산화물중의 적어도 1종이 함유되지 않도록 하여 형성되거나 노출되는 것이다.
합성수지 커버가 형성되지 않는 제2표면 부분은 금속막으로서 합성수지를 경화하기 전에 스퍼터링 처리, 스퍼터 엣칭 처리 및 플라즈마 엣칭 처리중의 적어도 한가지 처리에 의해 산화물 및 수산화물중의 적어도 1종이 함유되지 않도록 하여 형성되거나 노출되기 때문에 제2표면 부분에 접착해 있는 합성수지를 제2표면 부분으로부터 쉽고도 확실하게 제거하여 어떤 형상의 합성수지 커버를 바람직하게 형성할 수 있다.
제2표면 부분은 제1표면 부분과 접해있거나, 제2표면 부분을 포함하고 산화물 및 수산화물중의 적어도 1종이 함유되지 않는 금속막이 합성수지 커버밑의 제1표면 부분의 일부로서 약간 연장되어 있으면, 제2표면 부분의 비교적 얇고/또는 폭이 좁은 합성수지 부분은 제1표면 부분의 비교적 두껍고/또는 폭이 넓은 합성수지 부분으로부터 쉽고도 확실하게 그리고 정확하게 제거되므로 합성수지 커버 형상을 제1표면 부분위에 바람직하게 형성할 수가 있다.
기판에는 제2표면 부분을 형성하기 위한 두께 0.1㎛ 미만, 예컨대 0.03㎛의 금막(gold layer)을 함유할 수 있다.
제2표면 부분을 스퍼터링 처리 및 스퍼터 엣칭 처리 또는 플라즈마 엣칭 처리중의 적어도 한가지 처리에 의해 제2표면 부분으로부터 산화물 및 수산화물중의 적어도 1종을 제거함으로써 제2표면 부분은 산화물 및 수산화물중의 적어도 1종을 함유하지 않게 된다.
제1표면 부분은 스퍼터링 처리와 플라즈마 엣칭 처리중의 적어도 한가지 처리에 의해 합성수지를 처리하여 합성수지막을 국부적으로 분해 또는 제거하거나, 합성수지막의 표면율 활성화하여 형성시킴으로써 제1표면 부분과 합성수지 커버 사이의 접착강도를 증가시킨다.
본 발명에 의한 전자부품 제조방법은 전자소자 칩을 기판위에 탑재하고, 전자소자 칩을 피복하는 기판의 제1표면 부분위의 합성수지 일부 및 합성수지가 제1표면 부분위로 공급되는 기판의 제2표면 부분위의 합성수지의 다른 일부를 경화한 후, 제2표면 부분으로부터 합성수지의 다른 일부를 제거하는 공정단계로 되어 있는데, 이 제조방법에 있어서, 제2표면 부분은 기판위의 합성수지를 경화하기 전에 스퍼터링 처리, 스퍼터 엣칭 처리 및 플라즈마 엣칭 처리중의 한가지 처리에 의해 금속막으로부터 산화물과 수산화물중의 적어도 1종을 제거함으로써 금속막위에 형성시킨 것이다.
제2표면 부분은 기판위의 합성수지를 경화하기 전에 스퍼터링 처리, 스퍼터 엣칭 처리 및 플라즈마 엣칭 처리중의 적어도 한가지 처리에 의해 금속막으로부터 산화물과 수산화물중의 적어도 1종을 제거함으로써 금속막위에 형성된 것이므로 제2표면 부분에 접착해 있는 합성수지를 제2표면 부분으로부터 쉽고도 확실하게 제거할 수 있어 소요의 형상의 합성수지 커버를 바람직하게 형성할 수 있다.
도 1 및 도 2에 나온 바와 같이 기판(1)은 기판 본체(2), 칩 탑재부(3), 앞쪽 전극(4), 뒤쪽 전극(7), 금속막(5), 및 예컨대 칩 탑재부(3), 앞쪽 전극(4), 뒤쪽 전극(8), 금속면(5)을 둘러싼 충전재 함유 에폭시 수지로 된 내(耐)엣칭막(6)을 포함한다. 앞쪽 전극(4)은 내부 도전(導電) 소자(8)에 의해 뒤쪽 전극(7)에 접속되어 있다. 칩 탑재부(3), 앞쪽 전극(4), 뒤쪽 전극(7) 및 금속면(5)은 각각 금막(3c, 4c, 7c 및 5c)위에 형성되어 있고, 금막(3c, 4c, 7c 및 5c)은 각각 니켈막(3b, 4b, 7b 및 5b)위에 형성되어 있으며, 니켈막(3b, 4b, 7b 및 5b)은 각각 구리막(3a, 4a, 7a 및 5a)위에 형성되어 있다. 이들 막과 내부 도전 소자(8)는 도금 및 엣칭 단계를 거쳐 형성된다.
니켈 산화물, 니켈 수산화물 및 구리 산화물중의 적어도 1종의 금속 산화물(K)은 금막 및/또는 니켈막을 통해 니켈과 구리중의 적어도 1종을 확산시킴으로써 칩 탑재부(3), 앞쪽 전극(4), 뒤쪽 전극(7) 및 금속면(5)위에 형성된다. 니켈 산화물, 니켈 수산화물 및 구리 산화물중의 적어도 1종의 금속 산화물(K)은 금속면(5)으로부터 경화된 합성수지를 용이하게 박리할 수 없도록 하는데, 다시 말하자면 합성수지에 강력히 접착되어 있다. 따라서 니켈 산화물, 니켈 수산화물 및 구리 산화물중의 적어도 1종의 금속 산화물(K)은 불필요한 합성수지 부분이 경화되어 있는 금속면(5)으로부터 제거해야 한다.
도 3에 나온 바와 같이, 금속면(5)을 따라 합성수지를 흘려 합성수지를 경화시킴으로써, 예컨대 충전제 함유 에폭시 수지로 된 합성수지 커버(9a)를 기판(1)위에 형성하여 전자부품(10)을 제조한다. 경화된 합성수지의 불필요한 부분은 금속면(5)으로부터 제거된다. 경화된 합성수지는 내엣칭막(6)에 강력히 접착한다.
전자부품 제조방법에 대하여 도 4 내지 도 10을 따라 설명한다. 도 4에 나온 바와 같이 칩 탑재부(3)위에 접착제(11)를 도포한다. 도 5에 나온 바와 같이 칩 전극(13)을 가진 전자소자 칩(12)을 접착제(11)위에 탑재하고 기판(1)을 가열하여 접착제(11)를 경화한다. 기판(1)의 열에 의해 앞쪽 전극(4), 뒤쪽 전극(7) 및 금속면(5)위에 니켈 산화물, 니켈 수산화물 및 구리 산화물중의 적어도 1종의 생성이 촉진된다.
도 6에 나온 바와 같이 기판(1)위의 합성수지를 경화하기 전에, 상부 플라즈0마 전극(22)이 접지 단자(24)에 전기적으로 접지되어 있고, 하부 플라즈마 전극(21)이 고주파 교류 발생기(23)에 의해 전기적으로 접속되어 있으며, 진공 펌프로부터는 진공 파이프(25)를 통해 공기 및/또는 가스를 플라즈마 처리장치(20)속으로 공급하고, 가스 공급기(28)로부터는 파이프(17)를 통해 플라즈마 발생용 가스, 예컨대 아르곤 가스를 플라즈마 처리장치(20)속으로 공급하는 플라즈마 처리장치(20)에서 칩 탑재부(3), 앞쪽 전극(4), 금속막(5) 및 내엣칭막(6)의 표면을 플라즈마 엣칭 처리한다.
플라즈마 처리장치(2)에 있어서 플라즈마 발생용 가스는 상부 및 하부 플라즈마 전극(21, 22)에 의해 들뜬(excited) 전장(電場)에서 플라즈마로 됨으로써 산화물 및/또는 수산화물은 앞쪽 전극(4), 금속막(5) 및 칩 전극(13)의 표면으로부터 플라즈마 발생용 가스의 이온에 의해 제거되고, 내엣칭막(6)의 표면은 활성화된다.
도 7에 나온 바와 같이 칩 전극(13)은 와이어(15)에 의해 앞쪽 전극(4)에 접속되어 있다. 도 8에 나온 바와 같이 와이어(15) 및 전자소자 칩(12)을 가진 기판(1)을 상부 모울드(31)와 하부 모울드(32) 사이에 형성된 캐비티(cavity)(33)내에 삽입한다. 미경화 합성수지 사출구(34)는 금속막(5)에 형성되어 있다. 원통형 구멍(35)속에서 합성수지(9)를 가열하여 생긴 미경화 또는 용융된 합성수지를 플런저(36)에 의해 미경화 합성수지 사출구(34)를 통해 캐비티(33)속으로 공급 또는 가압한다. 캐비티(33)내의 합성수지를 경화하여 합성수지 커버(9)를 형성한 후에 상부 모울드(31) 및 하부 모울드(32)를 각각 분리하여 도 9에 나온 바와 같이 기판(1)과 합성수지 커버(9a)를 탈형한다.
금속막(5)을 따라 연장된 경화된 합성수지(9b)의 불필요한 부분을 도 10에 나온 바와 같이 분리력(separating force)(F)에 의해 합성수지 경화체의 필요한 부분중의 합성수지 커버(9a)로부터 제거한다.
기판(1)을 반전시켜 도 11에 나온 바와 같이 뒤쪽 전극(7)위에 도전성(導電性) 보올(ball)(16)을 탑재한다. 도전성 보올(16)을 가열에 의해 뒤쪽 전극(7)에 결합하여 뒤쪽 전극(7)이 도 12에 나온 바와 같이 각각 돌출 단자(16′)를 가지도록 한다.
도 13에 나온 바와 같이 경화된 합성수지(9b)와 금속막(5)의 표면 사이의 전단박리 저항력(B)은 상기한 바와 같이 플라즈마 엣칭에 의해 감소하고, 경화된 합성수지(9a)와 내엣칭막(6)의 표면 사이의 전단박리 저항력(A)은 상기한 바와 같이 플라즈마 엣칭에 의해 증가한다. 이들 유사한 효과(A 및 B)는 제거용 스퍼터링 처리에 의해 나타나지만, 플라즈마 엣칭이 보다 바람직하다.
경화된 합성수지(9b)와 금속막(5)의 표면 사이의 전단 박리 저항력을 감소시키고 경화된 합성수지(9a)와 내엣칭막(6)의 표면 사이의 전단박리 저항력을 증가시키는 플라즈마 엣칭 처리를 실시한 후에 전자소자 칩(12)을 탑재하거나, 실시하기 전에 칩 전극(13)을 앞쪽 전극(4)에 와이어(15)로 접속하여도 좋다.
전자소자 칩(12) 대신에 도 14에 나온 바와 같이 금, 구리 또는 땜납으로 된 각각의 돌출 단자(114)에 의하여 칩 전극(113)을 앞쪽 전극(4)에 접속한 전자소자 칩(112)으로 대체하여도 좋고, 또는 가열 및 가압 용접에 의해 앞쪽 전극(4)에 고정시킨 각각의 도전성 판(214)으로 칩 전극(213)을 앞쪽 전극(4)에 접속한 전자소자 칩(212)으로 대체하여도 좋다.
이상 설명한 바와 같이 경화된 합성수지에 의해 적어도 부분적으로 피복된 전자부품에 있어서, 표면 부분위의 합성수지를 경화하기 전에 스퍼터링 처리 또는 플라즈마 처리에 의해 표면 부분을 처리함으로써 전자부품의 기판의 표면 부분으로부터 합성수지를 쉽고도 확실하게 부분적으로 제거하여 기판위에 소요의 형상의 합성수지를 잔존시키거나 기판의 다른 부분에 합성수지를 확실하게 고정시킨 전자부품을 제조할 수 있다.

Claims (20)

  1. 전극을 포함하는 기판과, 이 기판위에 설치되어 전극에 접속된 전자소자 칩과, 전극 및 전자소자 칩을 피복하는 합성수지 커버로 되어 있고, 상기 기판은 합성수지 커버가 형성되는 제1표면 부분과, 합성수지 커버가 형성되지 않고 스퍼터 처리와 플라즈마 처리중의 적어도 한가지 처리에 의해 형성되는 금속제의 제2표면 부분을 가진 것인 전자부품.
  2. 제1항에 있어서, 제2표면 부분은 제1표면 부분과 접합하는 전자부품.
  3. 제1항에 있어서, 기판은 두께가 0.1㎛ 미만인 금막을 포함하고, 제2표면 부분은 이 금막위에 형성되는 전자부품.
  4. 제1항에 있어서, 전자소자 칩과 기판 사이에 접착제를 추가로 가지며 전자소자 칩은 이 접착제의 가열에 의해 기판에 고정되는 전자부품.
  5. 제1항에 있어서, 기판은 제2표면 부분을 포함하는 표면막과 이 표면막 아래의 배리어 막(barrier layer)을 가지며, 상기 배리어 막은 니켈을 함유하는 전자부품.
  6. 제1항에 있어서, 제2표면 부분은, 제2표면 부분에 대한 스퍼터링 처리와 플라즈마 처리중의 적어도 한가지 처리에 의해 제2표면 부분으로부터 산화물과 수산화물중의 적어도 1종을 제거함으로써 산화물과 수산화물중의 적어도 1종을 함유하지 아니하는 전자부품.
  7. 제1항에 있어서, 기판은 제1표면 부분을 포함하는 합성수지막을 추가로 가지며, 상기 제1표면 부분은 합성수지막에 대한 스퍼터 처리와 플라즈마 처리중의 적어도 한가지 처리에 의해 합성수지막을 분해시켜 형성되는 전자부품.
  8. 제1항에 있어서, 제2표면 부분은 제2표면 부분위의 합성수지 커버의 일부를 제거함으로써 형성되는 전자부품.
  9. 제1항에 있어서, 제2표면 부분은 니켈 산화물과 니켈 수산화물중의 적어도 1종을 함유하지 아니하는 전자부품.
  10. 제1항에 있어서, 전극 및 전자소자 칩에 접속된 도전성 부재를 추가로 포함하고, 도전성 부재와 전극 사이의 경계에는, 도전성 부재를 전극과 전자소자 칩에 접속하기 전에 전극에 대한 플라즈마 엣칭 처리에 의해 전극으로부터 산화물과 수산화물중의 적어도 1종을 제거함으로써 산화물과 수산화물중의 적어도 1종을 함유하지 아니하도록 한 전자부품.
  11. 전자소자 칩을 기판위에 탑재하는 공정과, 전자소자 칩을 피복하는 기판의 제1표면 부분위의 합성수지 일부와 제1표면 부분속으로 합성수지 일부를 공급하는 기판의 제2표면 부분위의 합성수지의 다른 일부를 경화하는 공정과, 제2표면 부분으로부터 합성수지의 다른 일부를 제거하는 공정을 포함하고, 기판위의 합성수지를 경화하기 전에 스퍼터 처리와 플라즈마 처리중의 적어도 한가지 처리에 의해 금속막위에 제2표면 부분을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  12. 제11항에 있어서, 제2표면 부분은 제1표면 부분과 접합하는 전자부품의 제조방법.
  13. 제11항에 있어서, 금속막은 0.1㎛ 미만의 두께를 가진 금막인 전자부품의 제조방법.
  14. 제11항에 있어서, 전자소자 칩은, 기판위의 합성수지를 경화하기 전에 전자소자 칩과 기판 사이의 접착제를 가열 및 냉각함으로써 기판에 고정되는 전자부품의 제조방법.
  15. 제11항에 있어서, 기판은 금속막 밑의 배리어 막을 가지며, 상기 배리어 막은 니켈을 함유하는 전자부품의 제조방법.
  16. 제11항에 있어서, 제1표면 부분은 기판위의 합성수지를 경화하기 전에 스퍼터 처리와 플라즈마 처리중의 적어도 한가지 처리에 의해 내엣칭막의 표면을 활성화함으로써 내엣칭막위에 형성되는 전자부품의 제조방법.
  17. 제11항에 있어서, 도전성 부재를 전극과 전자소자 칩에 접속하여 전자소자 칩과 전극을 접속하기 전에, 산화물과 수산화물중의 적어도 1종을 플라즈마 엣칭처리에 의해 기판의 전극으로부터 제거하는 전자부품의 제조방법.
  18. 제11항에 있어서, 전자소자 칩을 기판위에 탑재하기 전에 금속막에 대하여 스퍼터 처리와 플라즈마 처리중의 적어도 한가지 처리를 하는 전자부품의 제조방법.
  19. 제11항에 있어서, 전자소자 칩을 기판위에 탑재한 후에 금속막에 대하여 스퍼터 처리와 플라즈마 처리중의 적어도 한가지 처리를 하는 전자부품의 제조방법.
  20. 제11항에 있어서, 금속막의 두께가 약 0.03㎛인 전자부품의 제조방법.
KR1019980012839A 1997-04-11 1998-04-10 수지 성형 전자부품 및 그 제조방법 KR100292667B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-93504 1997-04-11
JP97-093504 1997-04-11
JP9350497 1997-04-11

Publications (2)

Publication Number Publication Date
KR19980081303A true KR19980081303A (ko) 1998-11-25
KR100292667B1 KR100292667B1 (ko) 2001-07-12

Family

ID=14084189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012839A KR100292667B1 (ko) 1997-04-11 1998-04-10 수지 성형 전자부품 및 그 제조방법

Country Status (2)

Country Link
US (1) US6432751B1 (ko)
KR (1) KR100292667B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
US7169345B2 (en) * 2003-08-27 2007-01-30 Texas Instruments Incorporated Method for integrated circuit packaging
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
WO2009048097A1 (ja) * 2007-10-10 2009-04-16 Nec Corporation 半導体装置
US8859342B2 (en) 2011-12-14 2014-10-14 Stats Chippac Ltd. Integrated circuit packaging system with substrate mold gate and method of manufacture thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2670693B1 (fr) * 1990-12-20 1993-04-16 Dutartre Didier Procede pour nettoyer la surface d'un substrat par plasma.
US5153385A (en) 1991-03-18 1992-10-06 Motorola, Inc. Transfer molded semiconductor package with improved adhesion
US5542171A (en) * 1991-10-04 1996-08-06 Motorola, Inc. Method of selectively releasing plastic molding material from a surface
JP2970177B2 (ja) * 1992-02-24 1999-11-02 松下電器産業株式会社 プリント基板
US5635671A (en) * 1994-03-16 1997-06-03 Amkor Electronics, Inc. Mold runner removal from a substrate-based packaged electronic device
JP3332654B2 (ja) * 1995-05-12 2002-10-07 株式会社東芝 半導体装置用基板、半導体装置および半導体装置の製造方法
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
JP3712851B2 (ja) * 1997-04-11 2005-11-02 松下電器産業株式会社 電子部品およびその製造方法
TW345709B (en) * 1997-09-18 1998-11-21 Siliconware Precision Industries Co Ltd Method for encapsulating substrate-based electronic device
US6117708A (en) * 1998-02-05 2000-09-12 Micron Technology, Inc. Use of residual organic compounds to facilitate gate break on a carrier substrate for a semiconductor device
US5969427A (en) * 1998-02-05 1999-10-19 Micron Technology, Inc. Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device

Also Published As

Publication number Publication date
KR100292667B1 (ko) 2001-07-12
US6432751B1 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
US4532152A (en) Fabrication of a printed circuit board with metal-filled channels
US6063647A (en) Method for making circuit elements for a z-axis interconnect
US5909633A (en) Method of manufacturing an electronic component
JPS5986289A (ja) モ−ルド回路基板およびその製造方法
WO1994024693A1 (en) Method and apparatus for making printed circuit boards
US4867839A (en) Process for forming a circuit substrate
WO1998043289A1 (en) Semiconductor device, film carrier tape, and method for manufacturing them
EP0344259A1 (en) Method and means of fabricating a semiconductor device package
KR19980081303A (ko) 수지 성형 전자부품 및 그 제조방법
TW200908833A (en) Metal plugged substrates with no adhesive between metal and polyimide
JP3197540B2 (ja) 基板素片、及びフレキシブル基板
JPH10340977A (ja) 電子部品およびその製造方法
JP3715337B2 (ja) 電気回路の作成方法
US6645606B2 (en) Electrical device having metal pad bonded with metal wiring and manufacturing method thereof
JP2919178B2 (ja) モールドチップ型固体電解コンデンサ
JPH11111738A (ja) Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法
US6777314B2 (en) Method of forming electrolytic contact pads including layers of copper, nickel, and gold
JPH1146061A (ja) プリント配線板の製造方法
JP4296628B2 (ja) フレキシブルプリント配線板の製造方法
FR2480554A1 (fr) Procede pour la fabrication de circuits imprimes devant recevoir des composants electriques et electroniques
KR910007472B1 (ko) 회로기판 및 그 제조방법
JP2002141153A (ja) 電気接続部材の製造方法
JP2001094006A (ja) 半導体素子搭載用基板及び半導体装置
JP4146926B2 (ja) 光および磁気ヘッド用配線付き支持ばね部材およびその製造方法
EP0696055A2 (en) Electronic assemblies and methods of treatment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee