KR19980075834A - 트랜지스터 및 그 제조방법 - Google Patents

Abstract

본 발명은 트랜지스터 및 그 제조방법에 관한 것으로, 반도체기판에 제1도전형의 제1웰과 제2도전형의 제2웰을 각각 형성하는 단계와, 상기 제1웰에 제2도전형의 불순물을 고농도로 하여 선택적으로 주입하여 제1고농도 불순물영역을 형성하는 단계와, 상기 제1 및 제2웰 상에 게이트산화막을 형성함과 동시에 상기 불순물이 주입된 부분에 부분산화막을 형성하는 단계와, 상기 제1 및 제2웰 상에 제1 및 제2게이트전극을 형성하되 상기 제1게이트전극을 상기 제1고농도 불순물영역 사이에 위치하도록 형성하는 단계와, 상기 제1 및 제2게이트전극과 상기 부분산화막을 마스크로하여 제1도전형의 불순물을 저농도로 도핑하여 상기 제2웰에 제1저농도 불순물을 형성함과 동시에 상기 제1웰의 상기 게이트전극과 상기 부분산화막 사이에 제2도전형의 제1저농도 불순물영역을 형성하는 단계와, 상기 제1 및 제2게이트전극의 측면에 측벽을 각각 형성하는 단계와, 상기 제2웰에 상기 게이트전극의 측벽을 마스크로하는 제1도전형의 불순물을 고농도로 도핑하여 제2고농도 불순물영역을 형성하는 단계를 포함하여 제조되며, 국부산화공정을 이용하여 불순물영역을 형성하기 때문에 공정수를 줄이는 이점이 있다.

Description

트랜지스터 및 그 제조방법

본 발명은 트랜지스터 및 그 제조방법에 관한 것으로 특히, 엘디디(LDD)구조의 트랜지스터 제조시, 국부산화공정(local oxidation)을 이용하여 제조공정을 단순화하는 트랜지스터 및 제조방법에 관한 것이다.

도 1은 종래의 기술에 의한 엘디디 구조의 트랜지스터의 제조공정도를 설명하기 위한 도면이다.

도 1A를 참조하면, 통상적인 기술에 의하여 p웰(10)과 n웰(20)이 형성되고, 이들 두 영역을 격리하는 소자격리막(101)이 형성된 반도체기판(100)을 준비한다. p웰(10)은 이후의 공정을 거쳐서 NMOS 트랜지스터 영역이 되고, n웰(20)은 PMOS 트랜지스터 영역이 된다.

이어서, 전면에 통상의 증착 및 식각공정 기술을 사용하여 p웰(10)과 n웰(20) 상에 게이트절연막(12)/(22) 및 게이트전극(13)/(23)을 각각 형성한다.

도 1B를 참조하면, n웰(20)을 덮는 이온주입 마스크용 감광막패턴(PR1)을 형성한 후, 저농도의 n형 이온을 사용하는 이온 도핑 공정을 실시하여 p웰(10)에 저농도 불순물 영역인 n-영역(15)을 형성한다. 이후, 다음 공정을 위해 감광막패턴(101)을 제거한다.

도 1C를 참조하면, p웰(10)을 덮는 이온주입 마스크용 감광막패턴(PR2)을 형성한 후, 저농도의 p형 이온을 사용하는 이온 도핑 공정을 실시하여 n웰(20)에 저농도 불순물 영역인 p-영역(26)을 형성한다. 이후, 다음 공정을 위해 감광막패턴(PR2)을 제거한다.

도 1D를 참조하면, 전면에 산화막을 형성한 후, 이방성 식각작업을 진행하여 각각의 게이트전극(14)/(24)의 양측에 측벽(18)/(28)을 형성한다.

도 1E를 참조하면, n웰(20)을 덮는 감광막패턴(PR3)을 형성한 후, 고농도의 n형 이온을 사용하는 이온 도핑 공정을 실시하여 p웰(10)에 고농도 불순물 영역인 n+영역(17)을 형성한다. 이때, n웰(20) 상의 감광막패턴(PR3) 및 p웰(10) 상의 게이트전극(14)의 측벽(18)이 이온주입 마스크로 작용한다.

도 1F를 참조하면, p웰(10)을 덮는 감광막패턴(PR4)을 형성한 후, 고농도의 p형 이온을 사용하는 이온 도핑 공정을 실시하여 n웰(20)에 고농도 불순물 영역인 p+영역(27)을 형성한다. 이때, p웰(10) 상의 감광막패턴(PR4) 및 n웰(10) 상의 게이트전극(24)의 측벽(28)이 이온주입 마스크로 작용한다.

이와 같이 종래의 기술에서는 엘디디 구조의 모스 트랜지스터를 구현하기 위하여 n-, p-, n+ 및 p+ 도핑을 위한 각각의 사진식각 공정이 수반된다. 그런데 사진식각 공정은 잘 알려진 바와 같이, 마스킹 공정, 감광막 도포 공정, 감광막 노광 및 현상 공정 등의 일련의 작업을 통하여 이루어진다. 이와 같은 종래의 기술에서는 그에 따른 장시간과 정밀한 작업이 요구되는 문제점이 있다. 또한, 이러한 문제는 공정 에러로 인한 소자의 신뢰성 여부에도 영향을 준다.

본 발명의 목적은 국부산화공정을 진행하는 과정 중 잔류되어 있는 불순물을 사용하여 불순물 영역을 형성함으로써, 그에 따른 감광막패턴 형성공정을 줄임으로써 공정 수를 감소시킬 수 있는 트랜지스터의 제조방법을 제공함에 있다.

이를 위하여 본 발명은 반도체기판에 제1도전형의 제1웰과 제2도전형의 제2웰을 각각 형성하는 단계와, 상기 제1웰에 제2도전형의 불순물을 고농도로 하여 선택적으로 주입하여 제1고농도 불순물영역을 형성하는 단계와, 상기 제1 및 제2웰상에 게이트산화막을 형성함과 동시에 상기 불순물이 주입된 부분에 부분산화막을 형성하는 단계와, 상기 제1 및 제2웰상에 제1 및 제2게이트전극을 형성하되 상기 제1게이트전극을 상기 제1고농도 불순물영역 사이에 위치하도록 형성하는 단계와, 상기 제1 및 제2게이트전극과 상기 부분산화막을 마스크로하여 제1도전형의 불순물을 저농도로 도핑하여 상기 제2웰에 제1저농도 불순물을 형성함과 동시에 상기 제1웰의 상기 게이트전극과 상기 부분산화막 사이에 제2도전형의 제1저농도 불순물영역을 형성하는 단계와, 상기 제1 및 제2게이트전극의 측면에 측벽을 각각 형성하는 단계와,

상기 제2웰에 상기 게이트전극의 측벽을 마스크로하는 제1도전형의 불순물을 고농도로 도핑하여 제2고농도 불순물영역을 형성하는 단계를 포함하는 트랜지스터의 제조방법이다.

이때, 제1고농도 불순물 영역은 국부산화공정 중 잔류되어 확산된 불순물로 형성되고, 제1저농도 불순물 영역을 제1고농도 불순물영역의 일부를 반대도전형의 불순물로 카운터 도핑(counter doping)하여 형성된다. 이때, 제1고농도 불순물 영역을 저농도로 전환될 수 있도록 카운터 도핑하는 반대 도전형의 불순물은 적절하게 그 농도를 조절한다.

또한, 본 발명은 단위 트랜지스터를 제조하는데 있어서는 제1도전형의 반도체기판에 제2도전형의 불순물을 고농도로하여 선택적으로 주입하여 고농도 불순물영역을 형성하는 단계와, 상기 반도체기판 상에 게이트산화막을 형성함과 동시에 상기 불순물이 주입된 부분에 부분산화막을 형성하는 단계와, 상기 반도체기판 상에 상기 고농도 불순물영역 사이에 위치하도록 게이트전극을 형성하는 단계와, 상기 게이트전극과 상기 부분산화막을 마스크로하여 상기 게이트전극과 상기 부분산화막 사이에 저농도 불순물영역을 형성하는 단계를 포함하여 제조된다.

도 1은 종래의 기술에 의한 트랜지스터의 제조공정도

도 2는 본 발명에 의한 트랜지스터의 제조공정도

*도면의 주요부분에 대한 부호의 설명*

50. p-웰60. n-웰

55. n+영역66. p-영역

56. n-영역67. p+영역

54, 64. 게이트전극

도 2는 본 발명의 실시예를 나타낸 트랜지스터의 제조공정도이다.

도 2A를 참조하면, 통상적인 기술에 의하여 p웰(50)과 n웰(60)이 형성되고, 이들 두 영역을 격리하는 소자격리막(101)이 형성된 반도체기판(100)을 준비한다. p웰(50)은 이후의 공정을 거쳐서 NMOS 트랜지스터 영역이 되고, n웰(70)은 PMOS 트랜지스터 영역이 된다.

이후, p웰(50)에 국부산화공정에 의하여 형성될 산화막 즉, 부분산화막(이하 국부산화공정에 의하여 형성되는 산화막을 부분산화막이라 한다.)의 위치를 정의하기 위한 감광막패턴(PR1)을 형성한다. 이때, 국부산화 공정 중에 부분산화막의 하단에 잔류될 불순물을 이용하여 불순물 영역을 형성할 것을 고려하여 감광막 패턴(PR1)을 형성해야 한다. 이어서, 감광막패턴(PR1)을 마스크로하여 전면에 n형 이온을 고농도로 도핑하는 작업을 실시한다. 이때, 인 혹은 비소 이온을 1×10¹⁵~1×10¹⁷/cm²의 도우즈로하여 주입할 수 있다. 미설명 도면 부호(51)은 n형 이온이 고농도로 주입된 부분 즉, 부분산화막의 위치를 나타낸다. 이후, 다음 공정을 위하여 감광막패턴(PR1)을 제거한다.

도 2B를 참조하면, 통상의 국부산화 공정을 실시하여 고농도의 n형 이온이 주입된 영역(51)에 부분산화막(53)을 형성한다. 이때, 국부산화 공정 결과, 부분산화막(53) 하단에는 도면에 보인 바와 같이, 고농도의 n형 이온(55)이 잔존하게 되는데, 본 발명에서는 이 부분을 고농도 불순물 영역인 n+영역(55)으로 사용한다.

도 2C를 참조하면, 전면에 절연막과 금속층을 형성한 후, 사진식각공정을 진행하여 게이트절연막(52)/(62)과 게이트전극(54)/(64)을 각각 형성한다. 이때, p웰(50)에 형성되는 게이트전극(54)은 부분산화막(55)과는 소정의 간격을 두도록 형성하여 부분산화막(53)의 양측으로 n+영역(55)이 일부 노출되도록 한다.

도 2D를 참조하면, 전면에 p형 이온을 저농도로 도핑하는 작업을 실시한다. 이때, 브론 이온을 고농도로 주입되는 제1도전형의 불순물은 1×10¹⁴~1×10¹⁵/cm²의 도우즈로하여 주입할 수 있다. 그 결과, p웰(50)의 부분산화막(53)의 외측으로 노출된 n+영역(55)은 저농도 불순물 영역인 n-영역(56)이 형성되고, n웰(60)에는 저농도 불순물 영역인 p-영역(66)이 형성된다. 상술한 바와 같이 p웰(50)에서 진행되는 이온 도핑을 카운터도핑(counter doping)방식이라 하는데, 이와 같이, n형 이온과 p형 이온의 도우즈를 적절하게 조절하여 혼합도핑함으로써, 고농도 불순물 영역을 저농도 불순물 영역으로 전환함으로써, 이온의 농도를 제어할 수 있다.

도 2E를 참조하면, 전면에 산화막을 형성한 후, 이방성 식각작업을 진행하여 각각의 게이트전극(54)/(64)에 측벽(58)/(68)을 각각 형성한다. 이후, p웰(50)을 덮는 감광막패턴(PR2)을 형성한 후, 전면에 p형 이온을 고농도로 도핑하는 작업을 실시하여 n웰(60)에 고농도 불순물 영역인 p+영역(67)을 형성한다.

본 발명의 실시예에서는 n형 이온을 사용하여 부분산화막을 형성하고 이를 이용하여 저농도 불순물 영역인 n-영역을 형성하였지만, n웰에 p형 이온을 사용하여 부분산화막을 형성하고 이를 이용할 경우 p-영역을 형성할 수 있다. 이후의 공정은 p형 이온과 n형 이온을 교환하여 실시하면 된다.

본 발명은 실시예에 보인 바와 같이 부분산화막을 별도로 형성하였지만, 부분산화막을 형성해야 하는 소자의 경우에는 이를 이용하여 본 발명을 이용할 수 있다.

또한, 본 발명은 실시예에서 언급한 바와 같이, P형 트랜지스터와 N형 트랜지스터로 이루어진 상보형 트랜지스터의 제조에서 이용될 수 있지만, 단일 트랜지스터를 LDD 구조로 형성하는데에도 이용될 수 있다. 이 경우에는, 도 2A부터 도 2D까지의 공정만으로도 본 발명의 목적을 이룰 수 있다.

본 발명에서는 불순물 영역을 형성하기 위하여 설명한 바와 같이, 부분산화막을 정의하기 위한 단계와, n웰 영역에 p+이온을 주입하는 단계에서만이 감광막 패턴을 형성한다. 즉, 종래의 기술에 비하여 감광막패턴을 형성하기 위한 공정을 2단계 생략할 수 있다. 또한, 각각의 트랜지스터의 저농도의 불순물영역을 동시에 형성하기 때문에 한단계의 이온 도핑공정을 생략할 수 있다. 이와 같이, 본 발명은 국부산화공정을 이용하여 불순물영역을 형성함으로써, 공정수를 줄이는 이점이 있다.

Claims (4)

1. 반도체기판에 제1도전형의 제1웰과 제2도전형의 제2웰을 각각 형성하는 단계와,

   상기 제1웰에 제2도전형의 불순물을 고농도로 하여 선택적으로 주입하여 제1고농도 불순물영역을 형성하는 단계와,

   상기 제1 및 제2웰상에 게이트산화막을 형성함과 동시에 상기 불순물이 주입된 부분에 부분산화막을 형성하는 단계와,

   상기 제1 및 제2웰상에 제1 및 제2게이트전극을 형성하되 상기 제1게이트전극을 상기 제1고농도 불순물영역 사이에 위치하도록 형성하는 단계와,

   상기 제1 및 제2게이트전극과 상기 부분산화막을 마스크로하여 제1도전형의 불순물을 저농도로 도핑하여 상기 제2웰에 제1저농도 불순물을 형성함과 동시에 상기 제1웰의 상기 게이트전극과 상기 부분산화막 사이에 제2도전형의 제1저농도 불순물영역을 형성하는 단계와,

   상기 제1 및 제2게이트전극의 측면에 측벽을 각각 형성하는 단계와,

   상기 제2웰에 상기 게이트전극의 측벽을 마스크로하는 제1도전형의 불순물을 고농도로 도핑하여 제2고농도 불순물영역을 형성하는 단계를 포함하는 트랜지스터의 제조방법.
2. 청구항 1에 있어서,

   상기 제2도전형의 제1저농도 불순물영역은 상기 제2도전형의 제1고농도 불순물영역의 일부에 상기 제1도전형의 불순물은 저농도로 도핑하는 카운터 도핑에 의하여 형성되는 것이 특징인 트랜지스터의 제조방법.
3. 청구항 1 또는 청구항 2에 있어서,

   상기 고농도로 주입되는 제1도전형의 불순물은 1×10¹⁵~1×10¹⁷/cm²의 도우즈로하고, 상기 저농도로 주입되는 제2도전형의 불순물은 1×10¹⁴~1×10¹⁵/cm²정도의 도우즈로 하는 것이 특징인 트랜지스터의 제조방법.
4. 제1도전형의 반도체기판에 제2도전형의 불순물을 고농도로하여 선택적으로 주입하여 고농도 불순물영역을 형성하는 단계와,

   상기 반도체기판 상에 게이트산화막을 형성함과 동시에 상기 불순물이 주입된 부분에 부분산화막을 형성하는 단계와,

   상기 반도체기판 상에 상기 고농도 불순물영역 사이에 위치하도록 게이트전극을 형성하는 단계와,

   상기 게이트전극과 상기 부분산화막을 마스크로하여 상기 게이트전극과 상기 부분산화막 사이에 저농도 불순물영역을 형성하는 단계를 포함하는 트랜지스터의 제조방법.