KR19980070657A - 화상 처리 장치 및 처리 방법 - Google Patents

화상 처리 장치 및 처리 방법 Download PDF

Info

Publication number
KR19980070657A
KR19980070657A KR1019980001639A KR19980001639A KR19980070657A KR 19980070657 A KR19980070657 A KR 19980070657A KR 1019980001639 A KR1019980001639 A KR 1019980001639A KR 19980001639 A KR19980001639 A KR 19980001639A KR 19980070657 A KR19980070657 A KR 19980070657A
Authority
KR
South Korea
Prior art keywords
interpolation
value
offset value
screen size
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980001639A
Other languages
English (en)
Other versions
KR100528272B1 (ko
Inventor
시라하마아키라
미야자키시니치로
오흐노다케시
우에키노부오
Original Assignee
이데이노부유키
소니(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이노부유키, 소니(주) filed Critical 이데이노부유키
Publication of KR19980070657A publication Critical patent/KR19980070657A/ko
Application granted granted Critical
Publication of KR100528272B1 publication Critical patent/KR100528272B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

선형 보간 처리를 이용하여 화상 사이즈를 변화시킬 때에, 원래 신호의 위치와 보간 신호의 위치가 겹치지 않도록 하여, 화질의 향상을 도모한다.
원래 화상과 변환후의 화면 사이즈로부터 얻어지는 보간 간격(Vdp)이 레지스터(23)에 기억되어, 레지스터(25)로부터 선택기(26)를 통하여, 가산기(24)로 누적 가산된다. 회로(27)로, 소정의 계산이 이루어져, 오프셋 값(q0)이 요구된다. 수직 블랭킹 기간에, 선택기(26)로 값(q0)이 선택됨과 동시에, 레지스터(25)가 초기화된다. 이것에 의해, Vdp의 누적치에 대하여 값(q0)이 부가된 값(δ+nVdp)이 얻어진다. 값(δ+nVdp)에 근거하여, 원래 화상의 판독 어드레스(n)와 선형 보간 계수(q n1, q n2)가 요구된다. 수평방향에 대하여도 같은 처리가 이루어져, 어드레스(m)와 계수(p nl, p n2)가 요구된다. 보간 위치에 대하여 적절한 오프셋 값이 부가되어, 원래 신호와 보간 위치가 겹치지 않고, 화질의 향상을 도모할 수 있다

Description

화상 처리 장치 및 처리 방법
1. 발명의 분야
본 발명은 선형 보간을 이용하여 화상 사이즈를 변환할 때에, 보간 위치를 적절하게 설정하는 것으로 화질을 향상시키는, 화상 처리 장치 및 처리 방법에 관한 것이다.
2. 관련 기술
현재, 예를 들면 텔레비전 수상기에 있어서, 주된 화면에 대하여 예를 들면 임의의 비율로 축소된, 소위, 아이 화면을 동시에 1 내지는 여러개 표시하는 것이 요구되고 있다. 이러한 경우, 종래에서는, 축소 표시를 위해 화소수 변환을 실시할 때에, 보간원점을 고정하여, 변환비에 따른 간격으로 얻어지는 화소 위치로 보간 처리를 하고 있었다.
이러한, 화질의 열화를 방지하면서 임의의 비율로 확대/축소할 때의 보간 처리 방법으로서, 선형 보간으로 일컬어지는 방법이 공지되어 있다. 이 선형 보간이란, 원래 화상을 확대/축소한 변환 화상에서의 임의의 화소의, 원래 화상상에서의 위치를 구하고, 원래 화상에서의, 요청된 위치의 근방 4점의 화소의 농담치(濃淡値)에 근거하여, 변환 화상에서의, 상술의 점인 농담치를 구하는 것이다.
그런데, 이러한 보간 처리에 있어서, 변환비에 의해서는, 원래 신호의 화소 위치와 보간후의 화소 위치가 일치하는 곳이 주기적으로 생긴다. 이 경우, 원래 신호와 동일한 농담치의 화소와, 보간한 화소가 주기적으로 표시되어 버린다. 이들 원래 신호와 동일한 농담치의 화소와 보간한 화소로써는, 화소의 에너지가 다르기 때문에, 화면상에 있어 화상의 번쩍임, 휘도의 불균일함, 또는 화소의 누락등이 되어 관찰되어, 대단히 보기 어렵다고 하는 문제점이 있었다. 이 문제는, 특히 문자 표시에 있어서 영향이 크다.
이것을 방지하기 위해서, 종래에서는, 예를 들면 보간 처리전에 저역 필터에 의한 플레이 필터 처리를 하는 것이 행하여지고 있다. 그러나, 임의의 배율로 화상의 확대/축소를 행하는 경우에는, 적응적으로 필터의 특성을 변화시키지 않으면 안되기 때문에, 알맞은 필터링 처리가 어렵다고 하는 문제점이 있었다. 또한, 처리에 의해서는, 반대로 화상이 불선명하게 되어 버리는 경우도 있었다.
따라서, 본 발명의 목적은, 예를 들면 선형 보간 처리를 이용하여 화상 사이즈를 변화시킬 때에, 원래 신호의 위치와 보간 신호의 위치가 겹치지 않도록 하는 것으로 화질을 향상시키는, 화상 처리 장치 및 처리 방법을 제공하는 것이다.
도 1a 및 도 1b은 본 발명에 의한 화상 처리 장치의 구성의 일례를 도시하는 블럭도.
도 2는 선형 보간을 설명하기 위한 노선도.
도 3은 선형 보간을 설명하기 위한 노선도.
도 4a 및 도 4b는 필드 메모리의 어드레스 매핑의 일례를 도시하는 노선도. 도 5는 수직 보간 어드레스/계수 발생기 구성의 일례를 도시하는 블럭도.
도 6a 및 도 6b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
도 7a 및 도 7b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
도 8a 및 도 8b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
도 9a 및 도 9b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
도 10a 및 도 10b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
도 11a 및 도 11b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
도 12a 및 도 12b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
도 13a 및 도 13b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
도 14a 및 도 14b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
도 15a 및 도 15b는 오프셋 값의 유무에 의한 원래 신호 위치 및 보간 위치와의 관계의 차이를 개략적으로 도시하는 노선도.
*도면의 주요부분에 대한 상세한 설명*
1 : 나눗셈기 5, 6 : 필드 메모리
23 : 레지스터 26 : 선택기
이하, 본 발명의 실시의 한 형태를, 도면을 참조하면서 설명한다. 도 1a 및 도 1b는 본 발명에 의한 화상 처리 장치의 구성의 일례를 도시한다. 이 예에서는, 입력된 화상신호에 대하여 확대/축소율을 설정하여, 소정 화소의 상하좌우 4점의 농담치로써 선형 보간을 실행한다. 그리고, 보간의 위치를 적절하게 선택하는 것으로, 원래 신호와 보간 위치가 겹치지 않도록 하여, 화소의 에너지를 확산시키는 것으로 화질의 향상을 도모한다.
나눗셈기(1)에 대하여, 원래 신호의 1라인내의 유효 샘플수(1라인에서의 화소수)(H active) 및 변환후 신호의 유효 수평 화소수(H size)가 공급된다. 마찬가지로, 나눗셈기(1)에 대하여, 원래 신호의 1필드내 유효 라인수(V active) 및 변환후의 유효 라인수(V size)가 공급된다.
이것들의 값은, 예를 들면 사용자에 의한 설정 및 시스템 설정치에 근거하여, 도시되지 않은 시스템 제어기로부터 공급된다. 또한, 도시하지 않지만, 소정의 수단에 의해서, 입력된 화상 신호에 근거하여, 수평 블랭킹 펄스(H blk), 샘플링 클록(fs), 수직 블랭킹 펄스(V blk), 및 라인 클록(fH) 등이 추출된다.
나눗셈기(1)에 있어서, 공급된 각 값에 근거하여 나눗셈이 행하여진다. 수평 보간간격(Hdp)이 H active/H size에서 요구된다. 마찬가지로, 수직 보간 간격(Vdq)이 V active/V size에서 요구된다. 수평 보간 간격(Hdp)은, 수평 보간 어드레스/계수 발생기(2)에 공급되고, 수직 보간 간격(Vdq)은, 수직 보간 어드레스/계수 발생기(3)에 공급된다.
또한, 1라인내 유효 샘플수(H active)는, 480, 640, 720, 768, 또는 910등이라고 한 디스플레이의 규격에 대응한 값을 취하고, 1필드내 유효 라인수(V active)는, 비디오 신호의 규격에 따른, 525개/60Hz의 시스템에 있어서는 240개, 625개/50Hz의 시스템에 있어서는 286개등으로 된다. 예를 들면, 화상을 종횡비 일정하고 면적비 16/9배로 확대하는 경우에는, H active가 720, V active가 240개의 경우에는, H size가 960, V size가 320개로 된다. 이 경우, 수평 보간 간격(Hdp) 및 수직 보간 간격(Vdq)은, 함께 3/4으로 된다.
수평 어드레스/계수 발생기(2)에서는, 공급된 수평 보간 간격(Hdp), 수평 블랭킹 펄스(H blk), 및 샘플링 클록(fs)에 근거하여, 보간 처리에 이용되는 데이터를 후술하는 필드 메모리(5)로부터 판독할 때의 어드레스로 되는 보간 수평 어드레스(m)와, 수평방향으로 서로 이웃한 화소를 합성하여 보간할 때의 계수로 되는 수평 보간계수(p n1)가 생성된다. 또한, p n1의 1에 대한 보수인 p n2가 생성된다.
마찬가지로, 수직 어드레스/계수 발생기(3)에서는, 공급된 수직 보간 간격(Vdq), 수직 블랭킹 펄스(V blk), 및 라인 클록(fH)에 근거하여, 보간 수직 어드레스(n), 수직 보간계수(q n1) 및 q n1의 1에 대한 보수인 q n2가 생성된다. 이들 수평 어드레스/계수 발생기(2) 및 수직 어드레스/계수 발생기(3)에서 처리의 상세한 것은, 후술한다.
상술한 바와 같이, 상기 실시의 한 형태에 있어서는, 선형 보간에 의해서 화상의 확대/축소를 실행한다. 도 2 및 도 3을 이용하여, 상기 선형 보간을 개략적으로 설명한다. 여기서는, 도 2에 도시된 바와 같이, 원래 화상(100)을 임의의 배율(k)로 확대하여 변환 화상(101)을 형성하는 경우에 관해서 설명한다. 우선, 변환 화상(101)상의 점(Xn)이 원래 화상(100)에 있어서 대응하는 점(xn)을 구한다. 점(xn)의 좌표는, 점(Xn)의 좌표치를 배율(k)로 나누는 것으로 구할 수 있다. 예를 들면, 점(Xn)의 좌표가 X(5, 3)라고 하면 , 점(xn)은, x(5/k, 3/k)로 요구된다.
원래 화상의 좌표상에서는, 이 좌표를 요구된 점(xn)에 대하여, 점(xn)을 둘러싸는 화소가 근방에 4점 존재한다. 이 모양을 도 3에 도시하여, 근방 4점을 각각 Am,n, Am+1,n, Am,n+1, 및 Am+1,n+1로 한다. 이들 4점의 화소의 농담치와, 점(xn)의 위치의 근방 4점에 의해서 둘러싸인 범위 내에서의 내분비에 근거하여, 다음에 도시하는 수식(1)에 의해 점(xn)의 농담치를 구할 수 있다. 내분비는, 수평방향에는, 상술의 수평 보간 계수 및 그 1에 대한 보수인 p n1 및 p n2, 수직방향에는, 상술의 수직 보간 계수 및 그 1에 대한 보수인 q n1 및 q n2가 각각 쓰인다.
xn=qn2(pn2·Am,n+Pn1·Am+1,n)+qn1(pn2·Am,n+1+pn1·Am+1,n+1)
상기 점(xn)의 농담치는 변환좌표에 있어서의 점(Xn)의 농담치와 같다. 따라서, 상기 수식(1)에 의한 계산을 변환 화상상의 모든 화소에 관해서 행하는 것으로 화소의 보간이 이루어져, 변환 화상을 얻을 수 있다. 또한, 이 처리에 있어서, 변환 좌표상의 점에서 원래 화상상의 점으로의 사상에 의해 계산을 행하는 것은, 화소 누락을 방지하기 위해서이다.
단자(4)로부터 화소 신호(As)가 예를 들면 비디오 신호의 주사에 따라서 순차적으로 공급된다. 이 화소 신호(As)는, 예를 들면 휘도 신호(Y), 색차 신호(U/V), 또는 RGB신호에 근거하는 디지털 데이터로 이루어지며, 필요에 따라서, 도시되지 않은 전단에서 필터링되어 공급된다.
화소 신호(As)는, 필드 메모리(5 및 6)에 기입된다. 이 기입은, 이들 필드 메모리(5 및 6)로 라인 어드레스가 1라인 분량 겹치지 않도록 비겨 놓여진다. 도 4a 및 도 4b는, 이 때의 필드 메모리(5 및 6)에 있어서의 어드레스 매핑의 일례를 도시한다. 이 도면에 있어서, 종횡방향은, 각각 수직방향 및 수평방향에 대응하여, 1라인내 유효 샘플수(M) 및 1필드내 유효 라인수(N)에 대하여, 수평방향에 M화소, 수직방향에 N-1라인 분량의 어드레스를 갖는다. 또한, 이들 1라인내 유효 샘플수(M) 및 1필드내 유효 라인수(N)는, 상술의 H active 및 V active에 대응한다.
상기 예에서는, 도 4a에 도시되는 필드 메모리(6)에는 제 1 라인번째로부터 제 N-1라인번째까지의 화소 신호가 기입되며, 도 4b에 도시되는 필드 메모리(5)에는 제 2 라인번째로부터 제 N 라인번째까지의 화소 데이터가 기입된다. 또한, 어느 쪽의 메모리에 대하여도, 수평방향에 관해서는 M화소번째까지가 기입된다. 즉, 같은 어드레스(m, n)에 대하여, 필드 메모리(6)로서는 화소 신호(Am,n)가, 필드 메모리(5)로서는 화소 신호(Am,n+1)가 각각 기입된다.
이들 필드 메모리(5 및 6)의 같은 어드레스로부터 화소 신호가 각각 판독된다. 이 판독은, 수평방향에 대해서는, 상술의 수평 보간 어드레스/계수 발생기(2)로부터 출력된 수평 보간 어드레스(m)에 근거하여 이루어진다. 마찬가지로, 수직방향에 대하여는, 수직 보간 어드레스/계수 발생기(3)로부터 출력된 수직 보간 어드레스(n)에 근거하여 이루어진다.
필드 메모리(5)로부터 판독된 화소 신호는, 도 1b에서의 곱셈기(7a, 7b), 및 덧셈기(7c)로 이루어지는 승·가산 연산기(7)에 있어서의, 곱셈기(7a)의 한 쪽의 입력단에 공급됨과 동시에, 1화소 딜레이(delay)(8)를 통하여 1화소 분량 지연되어, 곱셈기(7b) 한 쪽의 입력단에 공급된다. 예를 들면, 필드 메모리(5)로부터 화소 신호(Am,n+1)가 판독된 경우, 곱셈기(7a)에는 화소 신호(Am, n+1)가 직접적으로 공급되고, 곱셈기(7b)에는 1화소 분량 지연된 화소 신호(A m+2,n+1)가 각각 공급된다.
곱셈기(7a) 다른 쪽의 입력단에는 보간 계수(p n1)가 공급되며, 곱셈기(7b)다른 쪽의 입력단에는 보간 계수(p n2)가 공급된다. 그리고, 이들 곱셈기(7a 및 7b)에서, 이들 보간 계수와 상술의 화소 신호의 곱셈이 각각 행하여지며, 승산 결과가 덧셈기(7c)의 한 쪽 및 다른 쪽의 입력단에 공급된다. 덧셈기(7c)의 가산 결과가 승·가산 연산기(7)의 연산 결과로 된다. 이와 같이, 승·가산 연산기(7)로서는, 상술의 수식(1)에 있어서의 뒤의 괄호내의 연산이 이루어진다. 이 연산 결과는, 같은 구성을 갖는 승·가산 연산기(11)에서의 곱셈기(11a) 한 쪽의 입력단에 공급된다.
필드 메모리(6)로부터 판독된 화소 신호에 대하여도, 같은 처리가 이루어진다. 즉, 메모리(6)로부터 판독된 화소 신호(Am,n)가 승·가산 연산기(9)에 있어서의 곱셈기(9a) 한 쪽의 입력단에 공급됨과 동시에, 1화소 딜레이(10)로 1화소 분량 지연되어 화소 신호(A m-1,n)로 되어 곱셈기(9b) 한 쪽의 입력단에 공급된다. 곱셈기(9a 및 9b)에서, 계수(p n1 및 p n2)의 승산이 각각 이루어져, 승산 결과가 덧셈기(9c)에서 가산된다. 상술과 같이, 승·가산 연산기(9)로, 수식(l)에 있어서의 전의 괄호내의 연산이 이루어져, 그 연산 결과가 승·가산 연산기(11)의 곱셈기(11b)의 한 쪽의 입력단에 공급된다.
승·가산 연산기(11)에 있어서, 곱셈기(11a 및 11b) 다른 쪽의 입력단에 대하여 각각 상술의 보간계수(q n1 및 q n2)가 공급된다. 곱셈기(11a 및 11b)에서, 상술의 승·가산 연산기(7 및 9)의 연산 결과와 이들 보간 계수(q n1 및 q n2)의 사이에서 각각 승산이 행하여지며, 이 승산 결과가 덧셈기(11c)에서 가산된다. 그리고, 가산 결과가 승·가산 연산기(11)의 연산 결과로 되어, 점(xn)의 농담치가 구하여진다. 이 연산 결과는, 출력단(12)에 도출된다.
다음에, 상술의 구성에 있어서의 수평 보간 어드레스/계수 발생기(2) 및 수직 보간 어드레스/계수 발생기(3)에 관해서 설명한다. 이 실시의 한 형태에 있어서는, 이들 발생기(2 및 3)에 의해서, 보간 위치가 적절하게 설정된다. 또한, 이들 발생기(2 및 3)는, 공급되는 신호가 다를 뿐이며 기본 구성으로서는 동일한 것이기 때문에, 이하의 설명에 있어서는, 수직 보간 어드레스/계수 발생기(3)에 대해서만 설명한다.
도 5는, 수직 보간 어드레스/계수 발생기(3) 구성의 일례를 도시한다. 수직 보간 간격(Vdq)이 단자(20)에 공급된다. 또한, 라인 클록(fH) 및 수직 블랭킹 펄스(V blk)가 단자(21 및 22)에 각각 공급된다. 클록(fH)은, 후술하는 레지스터(23 및 25)의 동작 클록으로 된다. 또한, 수직 블랭킹 펄스(V blk)는, 레지스터(23, 25), 및 후술하는 선택기(26)에 공급된다.
단자(20)에 공급된 수직 보간 간격(Vdq)은, 레지스터(23)에 기억된다. 수직 보간 간격(Vdq)은, 덧셈기(24) 한 쪽의 입력단을 통하여 레지스터(25)에 공급된다. 수직 보간 간격(Vdq)은, 이 레지스터(25)로 1클록(fH)분량 지연되어, 선택기(26) 한 쪽의 입력단을 통하여 덧셈기(24) 다른 쪽의 입력단에 공급된다. 즉, 수직 보간 간격(Vdq)은, 이 덧셈기(24)에 있어서 1클록(fH)마다 누적 가산된다.
선택기(26) 다른 쪽의 입력단에는, 오프셋 값(q0)이 공급된다. 이 오프셋 값(q0)은, 수직 보간 간격(Vdq)에 근거하는 보간 위치에 대하여 부가함으로써, 원래 신호의 화소 위치와 보간 위치가 주기적으로 겹치지 않는 값이 선택된다. 즉, 선택기(26)로서는, 수직 블랭킹 펄스(V blk)에 근거하여, 수직 블랭킹 기간에 다른 쪽의 입력단이 선택된다. 또한, 이 수직 블랭킹 기간에, 레지스터(23 및 25)가 클리어된다.
클리어된 레지스터(25)에 대하여 상술의 오프셋 값(q0)이 기억됨과 동시에, 레지스터(23)에 대하여 수직 보간 간격(Vdq)이 다시 기억된다. 그리고, 레지스터(25)에 있어서, 이 오프셋 값을 초기값으로서 초기화가 이루어지며, 수직 보간 간격(Vdq)이 누적 가산된다. 따라서, 유효 라인 구간에서의 레지스터(25)의 출력은, 각 라인에 대하여, q0, q0+2dp, ···, q0+(N-1)dp로 된다.
상기 오프셋 값(q0)의 산출 방법을 설명한다. C는 Cs, Ct의 최대공약수, s, t는 자연수로서, 우선, 수직방향에서 Cs라인을 Ct라인으로 변환하는 경우에 있어서, t가 홀수인 경우에 관해서 설명한다. 예를 들면, 수직방향에서 480라인을 360라인으로 변환하는, 480→360변환(축소)에 관해서 생각해 본다. 이 때 보간 간격(Vdq)은, Vdq=480/360=4/3로 된다.
종래 방법으로서는, 도 6a와 같이, 둥근표시로 나타내는 원래 신호에 관해서, 일치, 또는 1/3(또는 2/3) 및 2/3(또는 1/3) 어긋난 위치에, 삼각표시로 나타내는 보간 신호가 출현한다. 이 때, 보간 개시 위치를 예를 들면 1/6 비켜 놓으면 , 도 6b에 도시된 바와 같이, 항상, 둥근표시로 나타내는 원래 신호의 위치와 삼각표시로 나타내는 보간 신호의 위치가 일치하는 것이 없어진다. 또, 이하의 설명에 있어서, 원래 신호는 도면중에서 둥근표시로, 보간 신호는 도면중에서 삼각표시로 나타난다. 또한, 원래 신호와 보간 신호를 연결선에 부여된 수치는, 해당하는 보간 신호에 대한 원래 신호의 에너지 분배의 비율을 나타낸다.
또한, 480→600변환(확대)에 관해서 생각해 본다. 이 때 보간 간격(Vdq)은, Vdq=480/600=4/5로 된다. 종래 방법으로서는, 도 7a와 같이, 원래 신호에 관해서, 일치, 혹은 4/5(또는 l/5), 3/5(또는 2/5), 2/5(또는 3/5), 및 1/5(또는 4/5) 어긋난 위치에 보간 신호가 출현한다. 이 때, 보간 개시 위치를 예를 들면 1/10 비켜 놓으면, 도 7b에 도시되는 바와 같이, 항상 원래 신호의 위치와 보간 신호의 위치가 일치하는 것이 없어진다.
이것들의 예로부터 판명되는 바와 같이, 변환전 및 변환후의 값을, 양쪽의 최대공약수에서 양쪽의 값을 나눈 값으로 요구되는, 가장 간단한 정수비 s:t로 나타내면 예를 들면 480→360변환으로서는 4:3, 480→600변환으로서는 4:5로 표시된다), 보간 개시 위치에 대하여 오프셋 값이 없는 경우, 보간 신호는, 원래 신호에 대하여 일치, 혹은 k/t(k은 t미만의 자연수) 어긋난 위치에 출현한다. 따라서, 보간 개시 위치를 1/2t 비켜 놓으면, 항상 원래 신호의 위치와 보간 신호의 위치가 일치하는 것이 없어진다. 이 실시의 한 형태에 있어서는, 이렇게하여 얻어진 값을, 오프셋 값(q0)으로서 보간 개시 위치에 대하여 부가한다.
상기 효과에 관해서는, 각 원래 신호에 대하여, 선형 보간에 의한 에너지 전파 분포를 조사하면 이해할 수 있다. 예를 들면, 480→360변환(축소)에 관해서 생각해 본다. 4→3변환(최대공약수 120)이기 때문에, 보간에 의한 에너지는, 3/4으로 균일하게 전파되는 것이 이상적이다. 상술의, 도 6a에 도시되는 종래 방법으로서는, 원래 신호가〔1:(2/3):(2/3):(2/3)〕의 패턴(1, 3)으로 에너지 분배되며, 그 최대변위차(불균일)는, 1/3(=1-2/3)이다.
한편, 도 6b에 도시되는 바와 같이, 상기 실시의 한 형태에 의한 방법을 이용하면, 원래 신호가〔(5/6):(2/3):(2/3):(5/6)〕의 패턴(2, 2)으로 에너지 배분되어, 그 최대변위차(불균일)는, 1/6(=5/6-2/3)로 된다. 이와 같이, 상기 실시의 한 형태에 의한 방법은, 종래 방법과 비교하여, 에너지 분포의 변동 주기가 짧고, 또한 최대변위차가 작게 되며, 보다 평활하게, 이상에 가까운 보간인 것을 말할 수 있다.
마찬가지로, 480→600변환(확대)에 관해서 생각해 본다. 4→5변환이기 때문에, 보간에 의한 에너지 분포는, 5/4로 균일하게 분배되는 것이 이상적이다. 도 7a에 도시되는 종래 방법으로서는, 원래 신호가〔(7/5):(6/5):(6/5):(6/5)〕의 패턴(1, 3)으로 에너지 배분되고, 그 최대변위차(불균일)는, 1/5(=7/5-6/5)이다.
한편, 도 7b에 도시된 바와 같이, 상기 실시의 한 형태에 의한 방법을 이용하면, 원래 신호가〔(13/10):(13/10):(6/5):(6/5)〕의 패턴(2, 2)으로 에너지 배분되며, 그 최대변위차(불균일)는, 1/10(=13/10-6/5)로 된다. 이 경우에도, 상술과 같이 종래 방법과 비교하여, 보다 평활하게 이상에 가까운 보간인 것을 말할 수 있다.
이와 같이, Cs→Ct(C는 Cs, Ct의 최대공약수, s, t는 자연수)변환인 경우, t가 홀수이면, 보간간격(Vdq)=Cs/Ct=s/t, 보간 개시 오프셋 값(q0)=1/2t로 함으로써, 보다 이상적인 선형 보간을 행할 수 있다.
그런데, 이 t가 홀수인 경우로서는, t=2s+1(s는 자연수)로 나타낼 수 있다. 이 경우, k/t(k는 t미만의 자연수)에 대하여 1/2t 비켜 놓는다는 것은, 보간 신호의 위치는, k/t+1/(2t)=(2k+1)/(2(2s+1))이 된다. 따라서, k=s에서, 원래 신호에 대하여 1/2어긋난 위치가 존재한다. 예를 들면, 도 6a 및 도 6b에 도시되는 4→3변환으로서는, 1/3에 대하여, 1/6비켜 놓으면, 1/3+1/6=3/6=1/2(k=1, t=3)로 된다. 또한 예를 들면, 도 7a 및 도 7b에 도시되는 4→5변환으로서는, 2/5에 대하여, 1/10비켜 놓으면, 2/5+1/10=5/10=1/2(k=2, t=5)로 된다. 이와 같이, t가 홀수인 경우, 간단한 정수비로 보간 주기가 충분히 긴 경우의 보간 개시 위치의 오프셋 값은, q0=1/2의 고정치로 문제없다고 된다.
이것에 대하여, t가 짝수인 경우에는, t=2t(t는 자연수)로 나타낼 수 있다. 이 때, s가 홀수인 것은 자명하고, s=2t+1(t는 자연수)로 나타낼 수 있다. 종래의 경우 보간 위치는, k/t=k/(2t)(k는 t미만의 자연수)이기 때문에, k=t=t/2로 원래 신호에 대하여 1/2어긋난 위치가 존재한다. 따라서, 홀수인 경우와 같이, 보간 개시 위치의 오프셋 값을 q0=l/2의 고정치로 하면 , 간단한 정수비의 경우 전혀 효과가 없다.
그래서, 이번은 t가 짝수인 경우, 보간 개시 오프셋이, q0=(s/t-int(s/t))/2로 양호한 것을 증명한다. 이것은,
k/t+1/2t=j/t+(s/t-int(s/t))/2
이러한 수식(2)를 만족시키는 자연수 k, j가 존재하는 것을 나타내면 된다.
상기 수식(2)의 양변에 2t를 덧붙여 정리하면, k=j+p-qs, s=int(s/t)가 된다. 여기서, p, q, s는 전부 정수이기 때문에, 수식 (2)를 만족시키는 k, j의 세트는, 존재한다.
예를 들면, 5→2변환으로서는, j=k일 때, 상술의 수식 (2)의 좌변은,
k/t+1/2t=k/2+1/4
이와 같이 요구되며, 우변은,
j/t+(s/t-int(s/t))/2=k/2+(5/2-int(5/2))/2=k/2+1/4
이와 같이 요구된다. 이들에 의해, 보간 개시 위치의 오프셋 값(q0)은,
q0=(5/2-int(5/2))/2=1/4
이와 같이 요구된다. 도 8a 및 도 8b는, 각각 상기 오프셋 값(q0)을 쓰지 않은 경우와 쓴 경우에 관해서, 원래 신호와 보간 신호의 위치 관계를 나타낸다.
또한 예를 들면, 3→4변환으로서는, j=k-1일 때, 상술의 수식 (2)의 좌변은, k/t+1/(2t)=k/4+1/8
이와 같이 요구되며, 우변은,
j/t+(s/t-int(s/t))/2=(k-1)/4+(3/4-int(3/4))/2=k/4+1/8
이와 같이 요구된다. 이들에 의해, 보간 개시 위치의 오프셋 값(q0)은,
q0=(3/4-int(3/4))/2=3/8
이와 같이 요구된다. 도 9a 및 도 9b는, 각각 이 오프셋 값(q0)을 쓰지 않은 경우와 쓴 경우에 관해서, 원래 신호와 보간 신호의 위치 관계를 나타낸다.
이와 같이, t가 짝수인 경우, 간단한 정수비로 보간 주기가 충분히 긴 경우의 보간 개시 위치의 오프셋 값(q0)은, q0=(s/t-int(s/t))/2로 문제없다고 된다.
또, 상기 실시의 한 형태에 의한 방법은, 대칭형 FIR 프리필터의 조합에 관해서도, 이용하여 호적으로 된다. 예를 들면, 2→1변환에 있어서, 도 10a에 도시되는 종래 방법으로서는, 선형 보간만으로서는〔1:0〕의 패턴으로 단순한 삭제 처리로 되어, 프리필터 처리가 필요하게 된다. 그런데, 도 10b에 도시되는 바와 같이, 상기 실시의 한 형태에 의한 방법으로서는, 선형 보간에서〔(1/2):(1/2)〕(일정)로 되기 때문에, 프리필터 처리는 불필요하게 된다.
또한, 5→2변환에 있어서, 도 11a에 도시되는 종래 방법으로서는, 〔(l/2):(3/8):(3/8):(3/8):(3/8)〕의 패턴(1,4)으로 에너지 배분되어, 그 최대변위차(불균일)는, 1/8(=1/2-3/8)으로 된다. 이것에 대하여, 도 11b에 도시되는 실시의 한 형태에 의한 방법으로서는, 〔(7/16):(3/8):(3/8):(7/16):(3/8)〕의 패턴(1, 2, 1, 1)으로 에너지 배분되어, 그 최대변위차(불균일)는, l/16(=7/16-3/8)이고, 보다 평활한, 이상에 가까운 보간이 이루어진다고 할 수 있다.
상기 오프셋 값의 산출 방법에는, 여러가지 방법이 고려된다. 상기 실시의 한 형태에 있어서는, 수직 보간 간격(Vdq)에 대하여, 상술의 t가 홀수인 경우에는,
q0=abs(Vdq-1)/2
이 수식 (3)에 의해서 요구되며,
또한, t가 짝수인 경우에는,
q0:(Vdq-int(Vdq))/2
이 수식 (4)에 의해서 요구된다.
즉, 수직 보간 간격(Vdq)이 단자(20)로부터 오프셋 값 연산기(27)에 공급된다, 그리고, 이 오프셋 값 연산기(27)에 있어서, 상술의 t가 홀수인 경우에는 수식(3)이 계산되고, t가 짝수인 경우에는 수식(4)가 계산된다. 이와 같이 하여 얻어진 오프셋 값(q0)은, 선택기(26) 다른쪽의 입력단에 공급된다.
오프셋 값 연산기(27)에 있어서의 t가 홀수일지 짝수일지의 판단은, 예를 들면 나눗셈기(1)에 공급된 V active 및 V size에 근거하여 행하는 것이 가능하게 된다. 또한 예를 들면, 미리 수직 보간 간격(Vdq)의 값에 대한 t의 짝수/홀수의 관계를 ROM(Read Only Memory)등의 기억 수단에 테이블로서 구비하여, 수직 보간 간격(Vdq)이 공급되었을 때에 이 테이블을 참조하도록 해도 된다.
또, 이 오프셋 값(q0)을 얻는 방법은, 이것들의 수식(3) 및 수식(4)에 의해 구하는 방법에 한정되지 않는다. 예를 들면, 미리 작성된, 수직 보간 간격(Vdq)에 대한 오프셋 값(q0)의 테이블을 ROM등의 기억 수단에 기억시키고, 설정된 수직 보간 간격(Vdq)에 근거하여 이 테이블을 참조함으로써 오프셋 값(q0)을 얻도록 해도 된다. 이 경우, 변환후의 유효 라인수(V size)는, 단계적으로 설정 가능하게 하면 바람직하다.
이렇게하여, 레지스터(25)로부터, 오프셋 값(q0)이 부가되어 수직 보간 간격(Vdq)이 누적 가산된 출력(δ+Vdq)이 출력된다. 이 출력(δ+tVdq) 중, 정수부는, 수직 보간 어드레스(n)로서 단자(29)에 도출된다. 한편, 레지스터(25)의 출력중 소수부는, 수직 보간 계수(q n1)로서 단자(30)에 도출된다. 또한, 상기 소수부 즉 수직 보간 계수(q n1)는, 감산기(31)에 있어서 1로부터 줄어, 계수(q n2)로 되는 단자(32)에 도출된다.
또한, 수평 보간 어드레스/계수 발생기(2)에 있어서도, 이 수직 보간 어드레스/계수 발생기(3)와 같은 처리가 이루어진다. 즉, 이 수평 보간 어드레스/계수 발생기(2)에 있어서, 공급된 Hdp, 수평 블랭킹 펄스(H blk), 및 샘플링 클록(fs)에 근거하여, 예를 들면 상술의 수식(2)의 q0 및 Vdq을 p0 및 Hd p로 바꾼 식에 의해서 오프셋 값(p0)이 생성된다. 그리고, 1라인마다, 이 오프셋 값(p0)을 초기치로서 수평 보간 간격(Hdp)이 누적 가산되어, 이 누적 가산치에 근거하여 수평 보간 어드레스(m), 수평 보간 계수(p nl, p n2)가 출력된다.
도 12a 및 도 12b 내지 도 15a 및 도 15b는, 같은 방법에 의해서, 수직방향과 같이 수평방향에 대하여도 오프셋 값을 부가한 예를, 오프셋 값을 부가하지 않은 예와 대비시켜 나타낸다.
도 12a 및 도 12b 내지 도 15a 및 도 15b는, 화상의 종횡비를 바꾸지 않고서, 각각 면적비로 4/9, 1/4, 16/9, 및 4배로 한 예이다. 면적비 4/9의 도 12a 및 도 12b에서는, 수직 보간 간격(Vdq) 및 수평 보간 간격(Hdp)이 동시에 3/2으로 되고, 수직방향의 오프셋 값(q0) 및 수평방향의 오프셋 값(p0)이 동시에 1/4로 된다. 이하같이, 도 13a 및 도 13b에서는, Vdq=Hdp=2, q0=p0=1/2, 도 14a 및 도 14b에서는, Vdq=Hdp=3/4, q0=p0=1/8, 도 15a 및 도 15b에서는, Vdq=Hdp=1/2, q0=p0=1/4로 된다.
이것들의 도면으로부터도 판명된 바와 같이, 오프셋 값을 붙이지 않은 예인 도 12a, 도 13a, 도 14a, 및 도 15a에서는, 어느 것이나 주기적으로 원래 신호 위치와 보간 위치가 겹치는 것에 대하여, 오프셋 값을 붙인 예인 도 12b, 도 13b, 도 14b, 및 도 15b에서는, 어느 쪽이라도 원래 신호 위치와 보간 위치가 겹치지 않는다.
이와 같이, 본 발명을 적용함으로써, 원래 신호 위치에 대하여 보간 신호 위치가 겹치는 것이 없기 때문에, 선형 보간에 의해 원래 신호의 각 화소의 에너지가 거의 균등하게 분산된다. 이것에 의해, 예를 들면 보간 처리전에 플레이 필터를 넣을 수 없더라도, 화상의 확대/축소 변환 처리후의「번쩍임」이나 휘도 불균일, 화소 누락등을 억제할 수 있게 된다.
또, 상술의 설명으로서는, 화상의 확대/축소를, 원래 화상의 종횡비를 바꾸지 않고서 행하고 있지만, 이것은 상기 예에 한정되지 않는다. 즉, 원래 화상에 대하여 변환후 화상의 종횡비를 바꾸는 확대/축소를 행하는 경우에 대하여도, 이 발명을 적용할 수가 있다. 따라서, 본 발명은, 예를 들면 NTSC방식으로부터 PAL방식에의 변환이라고 했던 바와 같이, 서로 다른 비디오 신호 형식간의 변환에도 적용할 수가 있다.
또한, 상술에서는, 상하좌우의 4점에 의한 선형 보간의 예에 관해서 설명하였지만, 이것은 상기 예에 한정되는 것이 아니라, 다른 보간 방법에 관해서도 적용 가능한 것이다.
이상 설명한 바와 같이, 본 발명에 의하면, 보간 계수를 구할 때의 보간 간격의 누적이 소정의 방법으로 산출된 오프셋 값을 부가하여 이루어지기 때문에, 원래 신호 위치와 보간 위치가 겹치지 않는다. 그 때문에, 선형 보간에 의한 원래 신호의 각 화소의 에너지가 거의 균등하게 확산되어, 보간 처리후의 화상의「번쩍임」이나 휘도 불균일, 화소 누락등이 억제되며, 화질의 향상을 꾀할 수 있는 효과가 있다.
또한, 그 때문, 보간 처리전에 플레이 필터를 넣을 필요가 없다고 하는 효과가 있다. 또한, 어렵게, 플레이 필터를 넣은 경우라도, 그 구성을 간소화할 수가 있다고 하는 효과가 있다.

Claims (10)

  1. 선형 보간을 이용하여 화상 사이즈를 변환하는 화상 처리 장치에 있어서,
    영상 신호가 입력되는 입력 수단과;
    상기 영상 신호가 기억되는 기억 수단과;
    상기 영상 신호에 근거하는 화면 사이즈와 소정의 화면 사이즈로부터 보간 간격을 구하는 보간 간격 산출 수단과;
    상기 보간 간격에 근거한 보간 위치에 대하여 부가하는 오프셋 값을 출력하는 오프셋 값 출력 수단; 및
    상기 보간 간격에 근거한 보간 위치와 상기 오프셋 값에 따라서, 상기 소정의 화면 사이즈를 위한 보간 처리를 하는 보간 처리 수단을 구비하는 것을 특징으로 하는 화상 처리 장치.
  2. 제 1 항에 있어서, 상기 보간 수단은,
    상기 영상 신호의 1필드마다 상기 오프셋 값에 따라서 초기화되고, 상기 초기화된 상태로부터 상기 보간 간격을 누적 가산하여 누적 가산치를 산출하는 누적 가산 산출 수단을 구비하며,
    상기 누적 가산치의 정수부로 구성되는 어드레스 정보에 따라서 상기 기억 수단으로부터 판독된 영상 신호를, 상기 누적 가산치의 소수부로 구성되는 보간 계수에 따라서 선형 보간하는 것을 특징으로 하는 화상 처리 장치.
  3. 제 1 항에 있어서, 상기 오프셋 값 출력 수단은,
    소정의 상기 보간 간격에 대해 상기 오프셋 값이 미리 기억된 기억 수단으로 구성되는 것을 특징으로 하는 화상 처리 장치.
  4. 제 1 항에 있어서, 상기 오프셋 값 출력 수단은,
    상기 소정의 화면 사이즈의 값을 상기 영상 신호에 근거한 화면 사이즈와 상기 소정의 화면 사이즈 값의 최대공약수로 나눈 값이 홀수인 경우, 상기 보간 간격으로부터 1을 감산하여, 그 결과를 2로 나눈 값의 절대치를 상기 오프셋 값으로서 출력하는 것을 특징으로 하는 화상 처리 장치.
  5. 제 1 항에 있어서, 상기 오프셋 값 출력 수단은,
    상기 소정의 화면 사이즈의 값을 상기 영상 신호에 근거한 화면 사이즈와 상기 소정의 화면 사이즈 값의 최대공약수로 나눈 값이 짝수인 경우, 상기 보간 간격의 소수부를 2로 나눈 값을 상기 오프셋 값으로서 출력하는 것을 특징으로 하는 화상 처리 장치.
  6. 제 2 항에 있어서,
    상기 보간 간격 산출 수단, 상기 오프셋 값 출력 수단, 및 상기 누적 가산 산출 수단은, 수평방향 및 수직방향에 대하여 각각 구비되는 것을 특징으로 하는 화상 처리 장치.
  7. 선형 보간을 이용하여 화상 사이즈를 변환하는 화상 처리 방법에 있어서,
    영상 신호가 입력되는 입력 공정과;
    상기 영상 신호가 기억 수단에 기억되는 기억 공정과;
    상기 영상 신호에 의한 화면 사이즈와 소정의 화면 사이즈로부터 보간 간격을 구하는 보간 간격 산출하는 산출 공정과;
    상기 보간 간격에 근거한 보간 위치에 대하여 부가하는 오프셋 값을 출력하는 오프셋 값 출력 공정과;
    상기 보간 간격에 근거한 보간 위치와 상기 오프셋 값에 따라서, 상기 소정의 화면 사이즈를 위한 보간 처리를 행하는 보간 처리 공정을 구비하는 것을 특징으로 하는 화상 처리 방법.
  8. 제 7 항에 있어서, 상기 보간 처리 공정은,
    상기 영상 신호의 1필드마다 상기 오프셋 값에 따라서 초기화되고, 상기 초기화된 상태로부터 상기 보간 간격을 누적 가산하여 누적 가산치를 산출하는 누적 가산 산출 공정과,
    상기 누적 가산치의 정수부로 구성되는 어드레스 정보에 따라서 상기 기억 수단으로부터 판독된 영상 신호를, 상기 누적 가산치의 소수부로 구성되는 보간 계수에 따라서 선형 보간하는 공정을 구비하는 것을 특징으로 하는 화상 처리 방법.
  9. 제 7 항에 있어서, 상기 오프셋 값 출력 공정은,
    상기 소정의 화면 사이즈의 값을 상기 영상 신호에 근거한 화면 사이즈와 상기 소정의 화면 사이즈 값의 최대공약수로 나눈 값이 홀수인 경우, 상기 보간 간격으로부터 1을 감산하여, 그 결과를 2로 나눈 값의 절대치를 상기 오프셋 값으로서 출력하는 것을 특징으로 하는 화상 처리 방법.
  10. 제 7 항에 있어서, 상기 오프셋 값 출력 공정은,
    상기 소정의 화면 사이즈의 값을 상기 영상 신호에 근거한 화면 사이즈와 상기 소정의 화면 사이즈 값의 최대공약수로 나눈 값이 짝수인 경우, 상기 보간 간격의 소수부를 2로 나눈 값을 상기 오프셋 값으로서 출력하는 것을 특징으로 하는 화상 처리 방법.
KR1019980001639A 1997-01-21 1998-01-21 화상처리장치및처리방법 Expired - Fee Related KR100528272B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00891897A JP4022935B2 (ja) 1997-01-21 1997-01-21 画像処理装置および処理方法
JP97-008918 1997-01-21

Publications (2)

Publication Number Publication Date
KR19980070657A true KR19980070657A (ko) 1998-10-26
KR100528272B1 KR100528272B1 (ko) 2006-03-16

Family

ID=11706048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001639A Expired - Fee Related KR100528272B1 (ko) 1997-01-21 1998-01-21 화상처리장치및처리방법

Country Status (5)

Country Link
US (1) US6067124A (ko)
EP (1) EP0854438A3 (ko)
JP (1) JP4022935B2 (ko)
KR (1) KR100528272B1 (ko)
CN (1) CN1161971C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662219B1 (ko) * 1998-11-13 2007-01-02 소니 가부시끼 가이샤 클록 생성 회로, 화상 표시 장치 및 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734362B2 (ja) * 1998-03-09 2006-01-11 パイオニア株式会社 補間方法
JP2000059735A (ja) * 1998-08-04 2000-02-25 Sony Corp 画像処理装置および方法、並びに提供媒体
JP2002522973A (ja) 1998-08-07 2002-07-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 適応性圧縮
US7068329B1 (en) * 1999-08-31 2006-06-27 Ati International Srl Method and system for providing a video signal
JP3614324B2 (ja) * 1999-08-31 2005-01-26 シャープ株式会社 画像の補間システムおよび画像の補間方法
JP3661584B2 (ja) * 2000-01-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器
DE10066379B4 (de) 2000-05-20 2008-07-10 Trimble Jena Gmbh Verfahren und Einrichtung zur Realisierung eines Informations- und Datenflusses für geodätische Geräte
JP4178455B2 (ja) * 2003-01-21 2008-11-12 ソニー株式会社 フレーム変換方法、フレーム変換回路および電子カメラ
JP4715210B2 (ja) * 2005-01-19 2011-07-06 カシオ計算機株式会社 カメラ装置
JP4708170B2 (ja) * 2005-11-25 2011-06-22 株式会社イクス 輪郭強調回路及び輪郭強調方法
KR101482296B1 (ko) * 2008-09-29 2015-01-13 에이저 시스템즈 엘엘시 위치 오차 판정 시스템, 위치 오차 판정 방법 및 저장 매체
JP5347786B2 (ja) * 2008-11-18 2013-11-20 セイコーエプソン株式会社 画像処理コントローラー、及び、印刷装置
US8117127B1 (en) * 2008-11-25 2012-02-14 Bank Of America Corporation Currency recycler user roles

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2172167B (en) * 1985-03-07 1988-06-15 Sony Corp Video signal processing
GB2244622B (en) * 1990-05-30 1994-06-15 Sony Corp Image signal processing
JP3415883B2 (ja) * 1993-06-23 2003-06-09 株式会社日立製作所 画像拡大圧縮回路
CA2129092C (en) * 1993-10-04 1999-10-19 Leon C. Williams Image interpolation apparatus
EP0677821A3 (en) * 1994-04-14 1996-03-06 Hewlett Packard Co Enlargement of a digital image by slaving.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662219B1 (ko) * 1998-11-13 2007-01-02 소니 가부시끼 가이샤 클록 생성 회로, 화상 표시 장치 및 방법

Also Published As

Publication number Publication date
JP4022935B2 (ja) 2007-12-19
CN1161971C (zh) 2004-08-11
JPH10208030A (ja) 1998-08-07
EP0854438A3 (en) 2000-05-03
CN1198058A (zh) 1998-11-04
EP0854438A2 (en) 1998-07-22
US6067124A (en) 2000-05-23
KR100528272B1 (ko) 2006-03-16

Similar Documents

Publication Publication Date Title
KR960015391B1 (ko) 화상데이타변환처리장치및그를갖는정보처리장치
KR100528272B1 (ko) 화상처리장치및처리방법
EP1067507B1 (en) Image display
US8150198B2 (en) Image processing apparatus and method and image display apparatus
JP3747523B2 (ja) 画像処理装置および処理方法
US6330002B1 (en) Image color blending processor
EP0860080B1 (en) Method and apparatus for de-interlacing video fields to progressive scan video frames
EP0568361A2 (en) A colour generation and mixing device
US6961479B1 (en) Image processing device, image processing method, image-processing program recorded medium
US5646697A (en) Special effects video processor
KR100497556B1 (ko) 화상처리장치및방법
JP3007001B2 (ja) 画像処理装置及び方法
JPH0224073B2 (ko)
JP4268696B2 (ja) 画像処理装置および処理方法
KR100463552B1 (ko) 큐빅 컨벌루션 보간 장치 및 방법
US5396298A (en) Video signal processing apparatus for performing magnification processing
KR0176317B1 (ko) 2화면 표시장치
JP3392624B2 (ja) 垂直ズーム回路
JP4186582B2 (ja) 画像信号の処理装置および処理方法
KR100262547B1 (ko) 복합기의주주사방향확대/축소방법
JP2007017989A (ja) 画素数変換装置及び画素数変換方法
TWI524776B (zh) 倍頻解交錯方法及其控制器
KR100463551B1 (ko) 디지털 영상 스케일링 장치
KR100319845B1 (ko) 와이드스크린영상처리장치의더블스크린모드에서영상수직확대방지장치
JP2000036041A (ja) 画像拡大装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980121

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030120

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19980121

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041130

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050527

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20041130

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20050628

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20050527

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20050830

Appeal identifier: 2005101004170

Request date: 20050628

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20050728

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20050628

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20050128

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20030120

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20050830

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20050818

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee