KR19980068081A - 매엽식 반도체 시스템의 시퀀스 처리방법 - Google Patents

매엽식 반도체 시스템의 시퀀스 처리방법 Download PDF

Info

Publication number
KR19980068081A
KR19980068081A KR1019970004513A KR19970004513A KR19980068081A KR 19980068081 A KR19980068081 A KR 19980068081A KR 1019970004513 A KR1019970004513 A KR 1019970004513A KR 19970004513 A KR19970004513 A KR 19970004513A KR 19980068081 A KR19980068081 A KR 19980068081A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor system
type semiconductor
completed
processing
Prior art date
Application number
KR1019970004513A
Other languages
English (en)
Other versions
KR100251274B1 (ko
Inventor
김형수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970004513A priority Critical patent/KR100251274B1/ko
Publication of KR19980068081A publication Critical patent/KR19980068081A/ko
Application granted granted Critical
Publication of KR100251274B1 publication Critical patent/KR100251274B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명에 의한 매엽식 반도체 시스템의 시퀀스 처리방법은, 임의의 웨이퍼를 로딩하는 단계와, 일련의 프로세스 작업을 종료하는 단계와, 로딩된 상기 임의의 웨이퍼를 복수의 프로세스 챔버에 넣어 주는 단계와, 상기 복수의 프로세스 챔버 내에서 프로세스 처리를 실시하는 단계와, 프로세스 처리가 완료된 상기 임의의 웨이퍼를 언로딩하는 단계로 이루어져, 웨이퍼 언로딩 단계와 웨이퍼 로딩 단계 사이의 웨이퍼 처리시간 및 프로세스 챔버 내에서의 웨이퍼 정체 시간을 최소화할 수 있게 되어, 생산성 향상과 프로세스 처리 결과의 불투명성을 개선할 수 있게 된다.

Description

매엽식 반도체 시스템의 시퀀스 처리방법
본 발명은 매엽식 반도체 시스템의 시퀀스 처리방법에 관한 것으로, 보다 상세하게는 일련의 프로세스 작업이 종료되기 전에 웨이퍼 로딩 작업을 실시하도록 이루어진 매엽식 반도체 시스템의 시퀀스 처리방법에 관한 것이다.
매엽식 반도체 시스템은 싱글 웨이퍼 타입(single wafer type)으로 반도체 소자를 제조할 때 쓰이는 장비로, 화학기상증착(CVD)법이나 스퍼터링(sputtering)법 등을 이용한 반도체막 증착시나 패턴을 형성하기 위한 식각 공정 진행시 주로 사용되고 있다.
도 1에는 이와 같은 용도로 사용되는 일반적인 매엽식 반도체 시스템의 구조를 도시해 놓은 개략도가 제시되어 있다. 상기 개략도를 참조하여 그 구조를 구체적으로 살펴보면 다음과 같다.
즉, 상기 매엽식 반도체 시스템은 중앙부에 듀얼(dual) 트랜스퍼 로벗 암(transfer robert arm)(10)이 구비된 육각형 형태의 트랜스퍼 챔버(transfer chamber)(11)가 구비되어 있고, 상기 트랜스퍼 챔버(11)의 소정 부분에는 복수의 트랜스퍼 챔버(14),(16),(18),(20) 내에 웨이퍼를 정확하게 넣어주기 위하여 자체적으로 웨이퍼의 위치를 정렬시켜주는 얼라이너(aligner)(12)가 연결되어져 있으며, 상기 얼라이너(12)에는 소정 매수(예컨대, 25매 또는 50매)의 웨이퍼가 담겨진 카세트를 상기 트랜스퍼 챔버(11) 내의 듀얼 트랜스퍼 로봇 암(10)과 일직선 상에 위치할 수 있도록 하기 위하여 상기 카세트를 업/다운(up/down)시킴과 동시에 소정 각도 만큼 회전(rotation)시켜주는 제 1 카세트 엘리베이터(13)가 연결되어 있고, 상기 얼라이너(12)와 소정 간격 이격된 지점의 상기 트랜스퍼 챔버(11)의 소정 부분에는 제 1 내지 제 4 프로세스 챔버(14),(16),(18),(20)가 서로 인접되도록 부착되어 있으며, 상기 얼라이너(12)와 제 4 프로세스 챔버(20) 사이의 상기 트랜스퍼 챔버(11) 소정 부분에는 프로세스 처리가 완료되어 복수의 프로세스 챔버(14),(16),(18),(20)로부터 꺼내진 웨이퍼의 열을 식혀주기 위한 쿨러(22)가 부착되어 있고, 상기 쿨러(22)에는 상기 트랜스퍼 챔버(11) 내의 로봇 암(10)과 일직선 상에 위치된 카세트에서 사용자가 웨이퍼를 용이하게 꺼낼 수 있도록 하기 위하여 상기 카세트를 업/다운시킴과 동시에 소정 각도 만큼 회전시켜 주는 제 2 카세트 엘리베이터(24)가 연결된 구조로 이루어져 있다.
이때, 상기 복수의 프로세스 챔버(14),(16),(18),(20)는 상기 트랜스퍼 챔버(11)의 형태가 6각형일때에는 도시된 바와 같이 4개의 프로세스 챔버가 연결되고, 반면 상기 트랜스퍼 챔버(11)의 형태가 8각형일때에는 6개의 프로세스 챔버가 연결된다.
따라서, 상기 매엽식 반도체 시스템은 도 2에 제시된 공정블럭도에서 알 수 있듯이 다음과 같은 5단계를 거쳐 일련의 시퀀스 작업이 진행된다. 이를 보다 구체적으로 살펴보면 다음과 같다.
상기 시퀀스 처리방법에서는 편의상, 트랜스퍼 챔버(11) 내의 로봇 암(10)을 이용하여 제 1 카세트 엘리베이터(13)에 탑재된 카세트로부터 웨이퍼를 꺼내어 얼라이너(12)로 이송한 뒤, 이를 복수의 제 1 내지 제 4 프로세스 챔버(14),(6),(18),(20)로 가져가는 것을 로딩 단계(loading step)라 하고, 상기 복수의 프로세스 챔버(14),(16),(18),(20) 내에서 소정의 프로세스 작업을 실시하는 것을 프로세스 처리 단계라 하며, 프로세스 처리가 완료된 상태에서 로봇 암(10)을 이용하여 상기 복수의 프로세스 챔버(14),(16),(18),(20)로부터 웨이퍼를 꺼내어 쿨러(22)로 보내준 뒤, 이를 제 2 카세트 엘리베이터(22)에 탑재된 카세트 내로 넣어 주는 것을 언로딩 단계(unloading step)라 한다.
1단계(100)로서, 일련의 프로세스 작업이 완료되면, 2단계(102)로서, 제 1 카세트 엘리베이터(13)에 탑재된 카세트에서 임의의 웨이퍼를 꺼내 얼라이너(12)로 이송한 뒤, 상기 제1 내지 제4 프로세스 챔버(14),(16),(18),(20) 내에 웨이퍼를 정확하게 넣어주기 위하여 상기 얼라이너(12)에서 웨이퍼를 얼라인해주는 웨이퍼 로딩 작업을 실시한다.
3단계(104)로서, 얼라인 작업이 완료된 웨이퍼를 상기 트랜스퍼 챔버(11) 내의 로봇 암(10)을 이용하여 상기 제 1 내지 제 4 프로세스 챔버(14),(16),(16),(18),(20) 내에 순차적으로 넣어 준다.
4단계(106)로서, 상기 제 1 내지 제 4 프로세스 챔버(14),(16),(18),(18),(20) 내에서 각각의 웨이퍼 프로세스 처리 작업을 실시한다.
5단계(108)로서, 웨이퍼 프로세스 처리가 완료되면, 상기 트랜스퍼 챔버(11) 내의 로봇 암(10)을 이용하여 복수의 프로세스 챔버 중 제일 먼저 작업이 완료된 챔버로부터 웨이퍼를 꺼내 이를 쿨러(22)로 보내주고, 상기 쿨러(22)에서 웨이퍼 냉각 작업이 완료되면, 로봇 암(10)을 이용하여 상기 쿨러(22)에서 다시 웨이퍼를 꺼내어 제 2 카세트 엘리베이터(24)에 탑재된 카세트에 상기 웨이퍼를 넣어 주는 웨이퍼 언로딩 작업을 실시해줌으로써, 시퀀스 처리 작업을 종료한다.
그러나 이러한 일련의 수순에 의해 매엽식 반도체 시스템의 시퀀스를 처리할 경우 다음과 같은 문제가 야기된다.
첫째, 복수의 프로세스 챔버(14),(16),(18),(20) 내에 웨이퍼를 넣어줄 때 우선적으로 제 1 프로세스 챔버(14)에 1번 웨이퍼를 공급한 후, 순차적으로 2번 내지 4번 웨이퍼를 제 2 내지 제 4 프로세스 챔버(16),(18),(20)에 넣어주게 되므로, 제 1 프로세스 챔버(14) 내에서 먼저 프로세스 처리가 완료되어질 경우, 로봇 암(10)을 이용하여 제 1 프로세스 챔버(14)에서 1번 웨이퍼를 꺼내어 쿨러(22)로 보내준 뒤, 상기 쿨러(22)에서 웨이퍼가 완전히 냉각되면 다시 로봇 암(10)을 이용하여 제 2 카세트 엘리베이터(24)에 탑재된 카세트에 상기 웨이퍼를 넣어주게 된다. 제 2 내지 제 4 프로세스 챔버(16),(18),(20) 내의 웨이퍼들도 이와 동일한 수순에 의해 쿨러(22)에서 냉각된 후, 제 2 카세트 엘리베이터(24)에 탑재된 카세트 내로 주입되어진다.
이때, 언로딩 작업시 쿨러(22)의 아웃풋(output)이 하나이므로 제 1 프로세스 챔버(14)에서 1번 웨이퍼를 꺼내 쿨러(22)에서 식히는 동안 제 2 프로세스 챔버(16)에서 프로세서 처리가 완료되면, 2번 웨이퍼가 상기 제 2 프로세스 챔버(16) 내에서 그대로 머물러 있게 되는 현상이 발생된다. 트랜스퍼 로봇 암(10)이 도 1에서와 같이 듀얼 구조를 가질 경우에는 여분의 암(10)이 제 2 프로세스 챔버(16)에서 2번 웨이퍼를 꺼내와 냉각 작업이 완료될 때까지 트랜스퍼 챔버(11) 내에서 웨이퍼를 대기시킬 수도 있으나, 이 경우 역시 제 3 및 제 4 프로세스 챔버(18),(20)에서 동시에 프로세스 처리가 완료될 경우에는 여분의 암이 없어 상기 챔버들로부터 웨이퍼를 꺼내지 못하게 되므로 상기 복수의 챔버(18),(20) 내에서 웨이퍼가 머물러 있게 되는 현상이 발생하게 된다.
이와 같이, 복수의 챔버 내에서 웨이퍼가 정체되는 시간이 발생하게 되면 상기 시스템을 이용하는 시퀀스 자체가 고온을 요구하는 공정이므로, 이로 인해 지연 시간(또는 정체 시간) 동안 공정 불량이 발생할 가능성이 높아져 명확한 아웃풋을 얻을 수 없게 된다.
이러한 현상은 HSG(hemi-spherical grain)와 같이 막질 성장시 시간이 많이 소요되어지고(예컨대, 웨이퍼 1매 처리시 시간이 약 8분 내지 12 정도 걸림), 프로세스 처리시 고온이 필수적으로 요구되는 공정에서는 더욱 문제시 된다.
둘째, 복수의 프로세스 챔버(14),(16),(18),(20) 내에서 프로세스 처리가 끝난 후에, 로봇 암(10)을 이용하여 제 1 카세트 엘리베이터(13)에 탑재된 카세트로부터 임의의 웨이퍼를 꺼내와 이를 얼라인시켜 주는 웨이퍼 로딩 작업(예컨대, 웨이퍼 이송 및 얼라인 작업)을 실시하므로, 웨이퍼 언로딩 단계와 웨이퍼 로딩 단계 사이의 웨이퍼 처리시간이 길어지게 된다. 이와 같이, 웨이퍼 처리시간이 길어지게 될 경우 생산성이 저하되는 결과가 초래될 뿐 아니라, 챔버 내에서의 웨이퍼 정체 시간이 길어지게 되어 상기에 언급된 바와 같은 프로세스 처리 결과의 불투명성이 야기된다.
이에 본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로, 일련의 프로세스 작업이 종료되기 전에 웨이퍼 로딩 작업을 실시해주므로써, 웨이퍼 언로딩 단계와 웨이퍼 로딩 단계 사이의 웨이퍼 처리시간 및 프로세스 챔버 내에서의 웨이퍼 정체 시간을 최소화할 수 있도록 한 매엽식 반도체 시스템의 시퀀스 처리방법을 제공함에 그 목적이 있다.
도 1은 종래의 일반적인 매엽식 반도체 시스템의 구조를 도시한 개략도,
도 2는 종래 기술에 의한 매엽식 반도체 시스템의 시퀀스 처리방법을 도시한 공정블럭도,
도 3은 본 발명에 의한 매엽식 반도체 스템의 시퀀스 처리방법을 도시한 공정블럭도.
상기와 같은 목적을 달성하기 위하여 본 발명에서는, 매엽식 반도체 시스템의 시퀀스 처리방법에 있어서, 일련의 프로세스 작업이 종료되기 전에 웨이퍼 로딩 작업이 행해지도록 이루어진 것을 특징으로 하는 매엽식 반도체 시스템의 시퀀스 처리방법이 제공된다.
상기와 같은 목적을 달성하기 위하여 본 발명에서는, 매엽식 반도체 시스템의 시퀀스 처리방법에 있어서, 임의의 웨이퍼를 로딩하는 단계와, 일련의 프로세스 작업을 종료하는 단계와, 로딩된 상기 임의의 웨이퍼를 복수의 프로세스 챔버에 넣어 주는 단계와, 상기 복수의 프로세스 챔버 내에서 프로세스 처리를 실시하는 단계와, 프로세스 처리가 완료된 상기 임의의 웨이퍼를 언로딩하는 단계로 이루어진 것을 특징으로 하는 매엽식 반도체 시스템의 시퀀스 처리방법이 제공된다.
이와 같이 상기 시스템의 시퀀스를 처리할 경우, 반도체 소자 제조시 웨이퍼 언로딩 단계와 웨이퍼 로딩 단계 사이의 웨이퍼 처리시간 및 프로세스 챔버 내에서의 웨이퍼 정체 시간을 최소화할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은 매엽식 반도체 시스템을 이용한 시퀀스 처리시, 일련의 프로세스 작업이 종료되기 전에 웨이퍼 로딩 작업을 실시해주므로써, 웨이퍼 언로딩 단계와 웨이퍼 로딩 단계 사이의 웨이퍼 처리시간 및 프로세스 챔버 내에서의 웨이퍼 정체 시간을 최소화하는데 주안점을 둔 기술로서, 이를 도 3에 제시된 공정블럭도를 참조하여 5단계로 구분하여 설명하면 다음과 같다.
본 시퀀스 처리방법에서는 기 언급된 바와 같이 편의상, 트랜스퍼 챔버(11) 내의 로봇 암(10)을 이용하여 제 1 카세트 엘리베이터(13)에 탑재된 카세트로부터 웨이퍼를 꺼내어 얼라이너(12)로 이송한 뒤, 이를 제 1 내지 제 4 프로세스 챔버(14),(6),(18),(20)로 가져가는 것을 로딩 단계라 하고, 상기 복수의 프로세스 챔버(14),(16),(18),(20) 내에서 소정의 프로세스 작업을 실시하는 것을 프로세스 처리 단계라 하며, 프로세스 처리가 완료된 상태에서 로봇 암(10)을 이용하여 상기 복수의 프로세스 챔버(14),(16),(18),(20)로부터 웨이퍼를 꺼내어 쿨러(22)로 보내준 뒤, 이를 제 2 카세트 엘리베이터(22)에 탑재된 카세트 내로 넣어 주는 것을 언로딩 단계라 한다.
1단계(200)로서, 일련의 프로세스 작업이 종료되기 전에, 웨이퍼 로딩 작업을 실시한다. 이때, 상기 웨이퍼 로딩 단계는 크게, 매엽식 반도체 시스템의 제 1 카세트 엘리베이터(13)에 탑재된 카세트로부터 임의의 웨이퍼를 꺼내어 얼라이너로 이송하는 단계와, 이송된 상기 임의의 웨이퍼를 상기 얼라이너(12)에서 얼라인하는 단계로 구분된다.
2단계(202)로서, 일련의 웨이퍼 프로세스 작업을 종료한다.
3단계(204)로서, 상기 얼라이너(12)에서 얼라인된 상기 임의의 웨이퍼를 트랜스퍼 챔버(11) 내의 듀얼 트랜스퍼 로봇 암(10)을 이용하여 복수의 프로세스 챔버(14),(16),(18),(20) 내에 순차적으로 넣어 준다.
4단계(206)로서, 상기 복수의 프로세스 챔버(14),(16),(18),(20) 내에서 웨이퍼 프로세스 처리를 실시한다.
5단계(208)로서, 상기 복수의 프로세스 챔버(14),(16),(18),(20) 내에서 프로세스 처리가 완료되면, 트랜스퍼 챔버(11) 내의 듀얼 트랜스퍼 로봇 암(10)을 이용하여 복수의 프로세스 챔버 중 제일 먼저 작업이 완료된 챔버로부터 웨이퍼를 꺼내 이를 쿨러(22)로 보내주고, 상기 쿨러(22)에서 웨이퍼 냉각 작업이 완료되면, 로봇 암(10)을 이용하여 상기 쿨러(22)에서 다시 웨이퍼를 꺼내어 제 2 카세트 엘리베이터(24)에 탑재된 카세트에 상기 웨이퍼를 넣어 주는 웨이퍼 언로딩 작업을 실시해줌으로써, 시퀀스 처리 작업을 종료한다.
이때, 상기 쿨러(22)에서는 물이나 질소 개스등을 이용하여 상기 웨이퍼를 냉각시켜 준다. 이와 같이 프로세스 처리가 완료된 웨이퍼를 쿨러(22)로 보내주는 것은 상기 시스템을 이용한 공정 자체가 고온을 요구하는 공정이기 때문에 이 과정에서 가열된 웨이퍼를 식혀주기 위함이다.
이와 같이 시퀀스를 처리할 경우, 프로세스 작업 종료후 웨이퍼를 로딩하는 과정에서 소요되는 시간 --- 즉, 로봇 암이 카세트에서 임의의 웨이퍼를 얼라이너로 이송하는데 걸리는 시간(예컨대, 약 20초 가량) 및 얼라이너에 도착한 웨이퍼를 얼라인하는데 걸리는 시간(예컨대, 약 30초 가량)---을 줄일 수 있게 되므로, 기존의 시퀀스 처리방법을 채택한 경우보다 약 50 초 가량의 웨이퍼 처리시간을 줄일 수 있게 된다. 또한, 이로 인해 프로세스 챔버 내에서의 웨이퍼 정체 시간을 감소할 수 있게 되므로, 챔버 내에서의 웨이퍼 대기로 인해 야기되는 프로세스의 불투명성을 개선할 수 있게 된다.
상술한 바와 같이 본 발명에 의하면, 일련의 프로세스 처리가 종료되기 전에 웨이퍼 로딩 작업을 실시해주므로써, 웨이퍼 언로딩 단계와 웨이퍼 로딩 단계 사이의 웨이퍼 처리시간 및 프로세스 챔버 내에서의 웨이퍼 정체 시간을 최소화할 수 있게 되어, 생산성 향상과 프로세스 처리 결과의 불투명성을 개선할 수 있게 된다.

Claims (6)

  1. 매엽식 반도체 시스템의 시퀀스 처리방법에 있어서, 일련의 프로세스 작업이 종료되기 전에 웨이퍼 로딩 작업이 행해지도록 이루어진 것을 특징으로 하는 매엽식 반도체 시스템의 시퀀스 처리방법.
  2. 제 1항에 있어서, 상기 웨이퍼 로딩 작업은 상기 매엽식 반도체 시스템의 카세트 엘리베이터에 탑재된 카세트로부터 임의의 웨이퍼를 꺼내어 얼라이너로 이송하는 단계 및, 이송된 상기 임의의 웨이퍼를 상기 얼라이너에서 얼라인하는 단계로 이루어진 것을 특징으로 하는 매엽식 반도체 시스템의 시퀀스 처리방법.
  3. 매엽식 반도체 시스템의 시퀀스 처리방법에 있어서, 임의의 웨이퍼를 로딩하는 단계와, 일련의 프로세스 작업을 종료하는 단계와, 로딩된 상기 임의의 웨이퍼를 복수의 프로세스 챔버에 넣어 주는 단계와, 상기 복수의 프로세스 챔버 내에서 프로세스 처리를 실시하는 단계와, 프로세스 처리가 완료된 상기 임의의 웨이퍼를 언로딩하는 단계로 이루어진 것을 특징으로 하는 매엽식 반도체 시스템의 시퀀스 처리방법.
  4. 제 3항에 있어서, 상기 임의의 웨이퍼를 로딩하는 단계는, 상기 매엽식 반도체 시스템의 제 1 카세트 엘리베이터에 탑재된 카세트로부터 임의의 웨이퍼를 꺼내어 얼라이너로 이송하는 단계 및, 이송된 상기 임의의 웨이퍼를 상기 얼라이너에서 얼라인하는 단계로 이루어진 것을 특징으로 하는 매엽식 반도체 시스템의 시퀀스 처리방법.
  5. 제 3항에 있어서, 상기 프로세스 처리가 완료된 상기 임의의 웨이퍼를 언로딩하는 단계는, 프로세스 처리가 완료된 상기 임의의 웨이퍼를 쿨러에서 냉각하는 단계 및, 상기 쿨러에서 냉각된 웨이퍼를 상기 매엽식 반도체 시스템의 제 2 카세트 엘리베이터에 탑재된 카세트로 이송하는 단계로 이루어진 것을 특징으로 하는 매엽식 반도체 시스템의 시퀀스 처리방법.
  6. 제 5항에 있어서, 상기 쿨러는 물이나 질소 개스를 이용하여 상기 임의의 웨이퍼를 냉각하는 것을 특징으로 하는 매엽식 반도체 시스템의 시퀀스 처리방법.
KR1019970004513A 1997-02-14 1997-02-14 매엽식반도체시스템의시퀀스처리방법 KR100251274B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004513A KR100251274B1 (ko) 1997-02-14 1997-02-14 매엽식반도체시스템의시퀀스처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004513A KR100251274B1 (ko) 1997-02-14 1997-02-14 매엽식반도체시스템의시퀀스처리방법

Publications (2)

Publication Number Publication Date
KR19980068081A true KR19980068081A (ko) 1998-10-15
KR100251274B1 KR100251274B1 (ko) 2000-04-15

Family

ID=19497070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004513A KR100251274B1 (ko) 1997-02-14 1997-02-14 매엽식반도체시스템의시퀀스처리방법

Country Status (1)

Country Link
KR (1) KR100251274B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385391B1 (ko) * 2001-01-04 2003-05-27 주식회사 아토 웨이퍼의 박막 증착방법
KR100540489B1 (ko) * 1999-10-30 2006-01-10 주식회사 하이닉스반도체 고온공정에서의 사이드 더미 웨이퍼 교환에 따른 자동반송 로봇의 에러방지 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275511A (ja) * 1991-03-01 1993-10-22 Tokyo Electron Ltd 被処理体の移載システム及び処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540489B1 (ko) * 1999-10-30 2006-01-10 주식회사 하이닉스반도체 고온공정에서의 사이드 더미 웨이퍼 교환에 따른 자동반송 로봇의 에러방지 방법
KR100385391B1 (ko) * 2001-01-04 2003-05-27 주식회사 아토 웨이퍼의 박막 증착방법

Also Published As

Publication number Publication date
KR100251274B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
KR100462237B1 (ko) 기판 냉각장치를 가지는 반도체 소자 제조용 클러스터 장비
US20080138176A1 (en) Apparatus for manufacturing semiconductor device
JPH1074818A (ja) 処理装置
JPH04229633A (ja) 真空ウェハ搬送処理装置及び方法
US6852644B2 (en) Atmospheric robot handling equipment
US6451118B1 (en) Cluster tool architecture for sulfur trioxide processing
US5213118A (en) Treatment apparatus
JP2628335B2 (ja) マルチチャンバ型ｃｖｄ装置
JPH0729963A (ja) 半導体製造装置
US20170287746A1 (en) Substrate transfer method and processing system
KR100251274B1 (ko) 매엽식반도체시스템의시퀀스처리방법
JP3869499B2 (ja) 基板処理方法
JP2001250780A (ja) 半導体製造装置におけるダミー基板の運用方法
JP2639424B2 (ja) 搬送方法
KR20040008894A (ko) 멀티 챔버를 구비한 반도체 제조 장비
JP2004080053A (ja) 半導体製造装置
KR100375135B1 (ko) 웨이퍼 프로세스 방법
KR20080072238A (ko) 반도체 소자 제조 시스템
JPH03109727A (ja) 半導体製造装置
JP2005129868A (ja) 搬送制御方法
KR100342298B1 (ko) 웨이퍼 가공을 위한 클러스터 툴
JP2004128383A (ja) 基板処理装置
JP2006502591A (ja) クラスタ方式を含む半導体素子製造用アッシャー装備
JPH10107117A (ja) 基板処理装置
JPH10247679A (ja) 半導体処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee