KR19980065778A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR19980065778A
KR19980065778A KR1019970000906A KR19970000906A KR19980065778A KR 19980065778 A KR19980065778 A KR 19980065778A KR 1019970000906 A KR1019970000906 A KR 1019970000906A KR 19970000906 A KR19970000906 A KR 19970000906A KR 19980065778 A KR19980065778 A KR 19980065778A
Authority
KR
South Korea
Prior art keywords
film
barrier metal
metal film
forming
etching
Prior art date
Application number
KR1019970000906A
Other languages
English (en)
Other versions
KR100234907B1 (ko
Inventor
석종욱
전병구
이승형
박진호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970000906A priority Critical patent/KR100234907B1/ko
Publication of KR19980065778A publication Critical patent/KR19980065778A/ko
Application granted granted Critical
Publication of KR100234907B1 publication Critical patent/KR100234907B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 의한 반도체 소자 제조방법은, 반도체 기판 상의 소자격리영역에 필드산화막을 성장시키는 공정과, 상기 필드산화막 상의 소정 부분에 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 포함한 기판 전면에 층간절연막을 형성하는 공정과, 상기 층간절연막 상에 국부연결(LI)용 장벽금속막을 형성하는 공정 및, 상기 장벽금속막의 소정 부분을 BCl3, Cl2로 이루어진 혼합개스를 이용하여 식각처리하여 장벽금속막 패턴을 형성하는 공정으로 이루어져, 1) 과식각이나 식각부족에 의해 발생되는 액티브 피팅이나 장벽금속막의 스트링거 발생을 제거할 수 있게 되고, 2) 식각 선택비가 높은 식각액을 사용하여 식각공정을 진행할 경우 발생되는 LI용 장벽금속막 패턴의 측면 프로파일(profile) 불량을 방지할 수 있게 되며, 3) 층간절연막으로 HTO 단일막을 사용하므로 콘택 홀의 프로파일 특성을 개선할 수 있을 뿐 아니라 종횡비를 줄일 수 있게 되어 이후 콘택 배선시 소자의 신뢰성을 향상시킬 수 있게 된다.

Description

반도체 소자 제조방법
본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 상세하게는 산화막에 대해 높은 식각선택비(etch selectivity ratio)를 갖는 식각개스를 이용하여 LI(local interconnection)용 장벽금속막 패턴을 형성하므로써, 장벽금속막의 스트링거(stringer) 발생과 산화막의 과식각(over etch) 현상을 방지할 수 있도록 한 반도체 소자 제조방법에 관한 것이다.
반도체 소자를 제조하는 기본 공정 중의 하나인, 콘택 배선 공정에서는 산화막에 대해 낮은 식각 선택비를 갖는 식각액을 사용하여 LI용 장벽금속막을 패터닝할 경우 발생되는 산화막의 손상을 방지하기 위하여, 층간절연막으로서 주로 HTO(high temperature oxide)막과 BPSG(boron phospho silicate glass)막 및 O3TEOS막을 적층하여 사용하고 있다. 도 1에는 이와 관련된 반도체 소자의 구조를 도시한 단면도가 제시되어 있다.
그러나, 이와 같이 층간절연막을 서로 다른 재질의 산화막 적층 구조로 형성하여 식각공정을 진행할 경우 다음과 같은 문제가 발생된다. 즉, 기판(10) 상에 층간절연막으로서, HTO막(12)과 BPSG막(14) 및 O3TEOS막(16)을 증착한 후, 콘택 배선을 형성하기 위하여 이들 산화막(12),(14),(16)의 소정 부분을 케미컬(chemical)을 이용하여 습식식각할 경우, 각 산화막 막질 별로 그 식각률이 달라 콘택 홀 형성시 각 막질의 경계면에 해당하는 부분에서 a와 같은 형태의 식각불량이 발생되어, 콘택 홀의 프로파일(profile)이 나빠지는 현상이 야기된다. 또한, 다층 구조의 산화막을 사용하므로 그만큼 콘택 홀의 종횡비(aspect ratio)가 상승하게 된다. 이로 인해, 이후 상기 콘택 홀에 금속을 증착시켜 콘택 배선을 형성할 경우, 금속막의 필링(filling)특성 저하되어 배선 불량이 발생되므로 소자의 신뢰성이 저하되는 결과가 초래된다.
따라서, 현재는 LI용 장벽금속막 패턴 형성 이후의 콘택 홀 프로파일 특성과 금속막의 필링 특성을 향상시키기 위하여, 층간절연막으로서 단일 산화막 재질의 HTO막을 증착해주고 있다. 도 2에는 이와 관련된 반도체 소자의 구조를 도시한 단면도가 제시되어 있다. 상기 단면도를 참조하여 구체적인 제조방법을 살펴보면 다음과 같다.
즉, 기판(20) 상의 임의의 영역에 열산화공정으로 필드산화막(field oxide)(22)을 성장시켜 소자격리영역과 액티브영역을 구분하고, 상기 필드산화막(22) 상에 다결정실리콘 재질의 게이트 전극(24)을 형성한 다음, 상기 필드산화막(22)과 게이트 전극(24)을 포함한 기판 전면에 소정 두께의 층간절연막 예컨대, HTO막(26)을 증착한다. 이어, 게이트 단자간(또는 필드간)의 전압차를 최소화하기 위하여, 상기 HTO막(26) 상에 LI용 장벽금속막(28) 예컨대, Ti/TiN 적층막을 증착하고, 상기 장벽금속막(28)의 소정 부분을 Cl2, CF4, N2로 이루어진 혼합개스를 이용하여 건식식각하여 장벽금속막 패턴(28)을 형성하는 방식으로 공정을 진행한다.
그러나, 이와 같이 층간절연막을 HTO막으로 형성하여 식각공정을 진행할 경우 다음과 같은 문제가 발생된다. 즉, 장벽금속막 패턴(28)을 형성하는 건식식각 공정 진행시, 필드산화막(22) 및 게이트 전극(24)에 의한 토폴로지(topology) 차이에 의하여, d 부분에서 식각부족(unetch) 현상이 발생되어져 이 부분에서 장벽금속막(28)이 b의 두께에 해당하는 만큼만 식각이 이루어지고 나머지 일부분이 남아 있게 되는 Ti/TiN 스트링거가 발생하게 된다. 이 스트링거를 제거하기 위하여 식각 공정을 더 진행시키게 되면, 이번에는 e부분에서 과식각(over etch)이 발생되어져 HTO막(26)의 일부가 파이게 되는 액티브 피팅(pitting) 현상이 발생된다. 이와 같이 산화막 피팅 현상이 발생되는 것은, 장벽금속막(28) 식각시 산화막에 대해 식각 선택비가 낮은 Cl2, CF4, N2로 이루어진 혼합개스를 식각개스로 사용했기 때문이다.
이에 본 발명은 상기와 같은 문제점들을 개선하기 창안된 것으로, 산화막(예컨대, HTO막)에 대해 높은 식각 선택비를 갖는 BCl3, Cl2, N2로 이루어진 혼합개스를 식각개스로하여 LI용 장벽금속막 패턴을 형성하므로써, Ti/TiN 스트링거 발생과 HTO막의 피팅 현상을 방지할 수 있도록 한 반도체 소자 제조방법을 제공함에 그 목적이 있다.
도 1은 종래 기술로서, 층간절연막으로 HTO막, BPSG막, TEOS막의 적층 구조조를 사용한 경우의 반도체 소자 구조를 도시한 단면도,
도 2는 종래 기술로서, 층간절연막으로 HTO막을 사용한 경우의 반도체 소자 구조를 도시한 단면도,
도 3은 본 발명으로서, 층간절연막으로 HTO막을 사용한 경우의 반도체 소자 구조를 도시한 단면도.
상기와 같은 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상의 소자격리영역에 필드산화막을 성장시키는 공정과, 상기 필드산화막 상의 소정 부분에 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 포함한 기판 전면에 층간절연막을 형성하는 공정과, 상기 층간절연막 상에 LI용 장벽금속막을 형성하는 공정 및, 상기 장벽금속막의 소정 부분을 BCl3, Cl2로 이루어진 혼합개스를 이용하여 식각하여 장벽금속막 패턴을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 소자 제조방법이 제공된다. 이때, 상기 장벽금속막 패턴을 형성하는 공정은 BCl3, Cl2에 N2를 더 포함시킨 혼합개스를 이용하여 실시할 수도 있다.
이와 같이 반도체 소자를 제조한 결과, LI용 장벽금속막 패터닝시 야기되던 Ti/TiN 스트링거 발생과 HTO막의 피팅 현상을 방지할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은 LI용 장벽금속막 패턴을, HTO막에 대해 높은 식각선택성을 갖는 BCl3, Cl2, N2로 이루어진 혼합개스를 이용한 식각공정으로 형성하여, 토폴로지 차이에 의해 발생되는 Ti/TiN 스트링거 및 HTO막의 피팅 현상을 방지하는데 주목적이 있는 기술로서, 이를 도 3에 제시된 단면도를 참조하여 구체적으로 살펴보면 다음과 같다.
먼저, 상기 도면을 참조하여 본 발명에서 제시된 반도체 소자의 제조공정을 4단계로 구분하여 설명한다. 1단계로서, 기판(100) 상의 소자격리영역에 열산화공정으로 필드산화막(102)을 성장시켜 액티브영역을 정의한다.
2단계로서, 상기 필드산화막(102) 상의 소정 부분에 다결정실리콘 재질의 게이트 전극(104)을 형성하고, 상기 필드산화막(102)과 게이트 전극(104)을 포함한 기판 전면에 소정 두께의 층간절연막 예컨대, HTO막(106)을 증착한다.
3단계로서, 게이트 단자간(또는 필드간)의 전압차를 최소화하기 위하여, 상기 HTO막(106) 상에 LI용 장벽금속막(108) 예컨대, Ti/TiN 적층막을 증착하고, 상기 장벽금속막(108) 상에 감광막 패턴(미 도시)을 형성한다.
4단계로서, 감광막 패턴이 형성되어 있는 상기 기판(100)을 고밀도 플라즈마 식각장비 내에 넣고, 상기 장비 내의 공정 조건을 파워(power)가 400W 이하이고, 압력(pressure)이 200mT 이하가 되도록 맞추어 준뒤, 상기 장비 내로 BCl3, Cl2, N2로 구성된 혼합개스를 공급하여, 장벽금속막(108)의 소정 부분을 건식식각하고, 상기 감광막 패턴을 제거한다. 그 결과, 도시된 형태의 장벽금속막 패턴(108)이 형성된다. 여기서, 압력을 200mT 이하로 설정한 것은 식각공정 진행시 야기될 수 있는 플라즈마의 이상방전을 방지하기 위함이다.
이때, 상기 혼합개스는 Cl2대비 BCl3의 개스 유량이 1:1 이상의 값(예컨대, 1:2, 1:3 등)을 가지도록 상기 장비 내로 공급되어지는데, 이는 BCl3가 휘발성이 높아 공정 진행중에 Cl2보다 더 많이 소비되어지기 때문이다.
이와 같이, Cl2대비 BCl3의 개스 유량이 1:1 이상의 값을 가지도록 공급할 경우에는 건식식각 공정 진행중, 이들 개스들과 상기 장벽금속막(108) 상에 형성된 감광막 패턴을 이루는 물질이 반응하여 상기 LI용 장벽금속막(108) 패턴의 측면에 폴리머(polymer) 재질의 측벽(side wall)을 형성하게 되는데, 이러한 현상은 N2개스를 첨가할 경우 보다 뚜렷한 효과를 얻을 수 있게 된다. 본 공정에서 식각개스의 하나로서 N2개스를 첨가하는 것은 바로 이런 이유 때문이다.
통상적으로는 산화막에 대해 높은 식각선택성을 갖는 식각개스를 이용하여 LI용 장벽금속막의 식각공정을 진행할 경우, 상기 장벽금속막의 측면 패턴이 깨끗이 형성되지 못하고, 일부 뜯기어지게 되어 장벽금속막 패턴의 측면 프로파일이 나빠지게 되는데, 본 발명에서는 식각 공정 진행 중에 폴리머 재질의 측벽이 만들어지므로 이러한 뜯김 현상을 방지할 수 있게 되어, LI용 장벽금속막 패턴의 측면 프로파일을 좋게 형성할 수 있게 된다.
또한, 본 공정에서는 층간절연막으로 HTO막(106) 만을 사용하므로 산화막 적층 구조로 층간절연막을 형성할 경우에 비해 콘택 홀의 종횡비를 줄일 수 있게 되고, 이로 인해 이후 상기 콘택 홀에 금속막을 증착하여 콘택 배선을 형성할 경우, 금속막의 필링 특성을 향상시킬 수 있게 되어 배선의 신뢰성을 높일 수 있게 된다.
이와 같이 공정을 진행할 경우, LI용 장벽금속막 패턴(108)을 형성하는 건식식각 공정 진행시, Ti/TiN 스트링거를 제거하기 위한 과식각 공정이 진행되더라도, 본 공정에서 사용되는 식각개스 자체가 HTO막에 대해 높은 식각선택성을 갖는 BCl3, Cl2, N2로 구성된 혼합개스이므로, 산화막인 HTO막의 과식각이 이루어지지 않아 HTO막의 액티브 피팅이 발생하지 않게 된다.
상술한 바와 같이 본 발명에 의하면, 1) HTO막에 대해 높은 식각선택성을 갖는 BCl3, Cl2, N2로 이루어진 혼합개스를 이용하여 LI용 장벽금속막 식각공정을 진행하므로써, ⓛ 과식각이나 식각부족에 의해 발생되는 HTO 피팅이나 Ti/TiN 스트링거 발생을 제거할 수 있게 되고, ② 식각 선택비가 높은 식각액을 사용하여 식각공정을 진행할 경우 발생되는 LI용 장벽금속막의 측면 패턴 불량 현상을 방지할 수 있게 되며, 2) 층간절연막으로 HTO 단일막을 사용하므로 콘택 홀의 프로파일 특성을 개선할 수 있을 뿐 아니라 종횡비를 줄일 수 있게 되어 이후 콘택 배선시 소자의 신뢰성을 향상시킬 수 있게 된다.

Claims (6)

  1. 반도체 기판 상의 소자격리영역에 필드산화막을 성장시키는 공정과, 상기 필드산화막 상의 소정 부분에 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 포함한 기판 전면에 층간절연막을 형성하는 공정과, 상기 층간절연막 상에 국부연결(LI)용 장벽금속막을 형성하는 공정 및, 상기 장벽금속막의 소정 부분을 BCl3, Cl2로 이루어진 혼합개스를 이용하여 식각처리하여 장벽금속막 패턴을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1항에 있어서, 상기 층간절연막은 고온산화막으로 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제 1항에 있어서, 상기 장벽금속막은 Ti/TiN 적층막 구조로 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제 1항에 있어서, 상기 장벽금속막은 파워가 400W 이하이고, 압력이 200mT 이하인 공정 조건을 갖는 고밀도 플라즈마 식각장비 내에서 식각되는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 제 1항에 있어서, 상기 혼합개스는 Cl2대비 BCl3의 개스 유량이 1:1 이상의 값을 가지도록 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
  6. 제 1항에 있어서, 상기 혼합개스는 N2를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
KR1019970000906A 1997-01-14 1997-01-14 반도체 소자 제조방법 KR100234907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970000906A KR100234907B1 (ko) 1997-01-14 1997-01-14 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970000906A KR100234907B1 (ko) 1997-01-14 1997-01-14 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR19980065778A true KR19980065778A (ko) 1998-10-15
KR100234907B1 KR100234907B1 (ko) 1999-12-15

Family

ID=19494664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000906A KR100234907B1 (ko) 1997-01-14 1997-01-14 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100234907B1 (ko)

Also Published As

Publication number Publication date
KR100234907B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US11742241B2 (en) ALD (atomic layer deposition) liner for via profile control and related applications
JPH11204504A (ja) シリコン層のエッチング方法
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
JP2959758B2 (ja) コンタクトホール内の導電性プラグ形成方法
US20050009323A1 (en) Method for forming metal wiring of semiconductor device
JP2720785B2 (ja) 半導体装置の製造方法
JP3191896B2 (ja) 半導体装置の製造方法
KR100234907B1 (ko) 반도체 소자 제조방법
JP3959790B2 (ja) 半導体装置の製造方法
JP2000114244A (ja) 半導体装置の製造方法及び半導体装置
JP2650313B2 (ja) ドライエッチング方法
JP3097338B2 (ja) コンタクトホールの形成方法
JP2906997B2 (ja) 半導体装置の製造方法
JPH09129730A (ja) 半導体装置の製造方法
KR100282416B1 (ko) 반도체소자의제조방법
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
JP2001332510A (ja) 半導体装置およびその製造方法
JPH09116014A (ja) 半導体装置の製造方法
KR100487644B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
JP3833603B2 (ja) 半導体素子の製造方法
KR20000015113A (ko) 반도체 장치의 콘택홀 형성방법
JP3348325B2 (ja) シリコン系材料配線構造およびそのパターニング方法
KR0181959B1 (ko) 반도체 장치의 비아홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070903

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee