KR19980063858A - 높은 종횡비를 갖는 집적 회로 칩 및 그 제조 방법 - Google Patents

높은 종횡비를 갖는 집적 회로 칩 및 그 제조 방법 Download PDF

Info

Publication number
KR19980063858A
KR19980063858A KR1019970066409A KR19970066409A KR19980063858A KR 19980063858 A KR19980063858 A KR 19980063858A KR 1019970066409 A KR1019970066409 A KR 1019970066409A KR 19970066409 A KR19970066409 A KR 19970066409A KR 19980063858 A KR19980063858 A KR 19980063858A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit chip
chip
length
chip package
Prior art date
Application number
KR1019970066409A
Other languages
English (en)
Inventor
주니가에드가알.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980063858A publication Critical patent/KR19980063858A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 높은 종횡비를 갖는 집적 회로 칩(12)을 포함한 집적 회로 칩 패키지(10)를 설명한다. 이 칩(12)은 그 폭(L2)의 3배보다 큰 길이(L1)를 갖는다. 이 칩은 다수의 회로 기능 블록들을 포함하는데, 그 각각은 다수의 집적 회로 구성 소자들과 신호 입출력용 다이 패드(16)를 구비한다. 제1 실시예에서, 회로 기능 블록들(14)은 병렬로 배열되어 회로 기능 블록열을 형성한다.
높은 종횡비를 갖는 집적 회로 칩(12)은 낮은 종횡비를 갖는 칩보다 작은 웨이퍼 면적을 필요로 하므로, 칩당 보다 낮은 단가로 단일 반도체 웨이퍼로부터 보다 많은 칩을 제조할 수 있다. 따라서, 높은 종횡비를 갖는 집적 회로 칩 패키지(10)를 제조하기 위해 설명된 방법은 패키징 공정시 높은 종횡비를 갖는 집적 회로 칩(12)에 균열이 발생할 가능성을 최소화할 수 있다.

Description

높은 종횡비를 갖는 집적 회로 칩 및 그 제조 방법
본 발명은 일반적으로 집적 회로 칩 분야에 관한 것으로서, 특히 고 종횡비(high aspect ratio)를 갖는 집적 회로 및 그 생산 방법에 관한 것이다.
전자 장치에서 흔히 사용되는 형태의 집적 회로 칩은 통상적으로 수개의 회로 기능 블록을 포함하고 있는데, 이들 기능 블록 각자는 많은 전자 부품과 전기 신호 입력과 출력을 위한 적어도 하나의 본드 패드를 갖고 있다. 집적 회로 칩은 통상적으로 리드프레임(leadframe) 상에 실장시키는데, 이 리드프레임은 이로부터 뻗어 나온 다수의 리드선을 갖고 있다. 와이어 본드는 칩 상의 본드 패드 각각을 적어도 하나의 리드선에 연결시킨다.
집적 회로 칩과 리드프레임은 플라스틱으로 싸서 집적 회로 구성 소자들을 외부로부터 전기 및 물리적으로 절연시킨다. 리드선만은 플라스틱 캐이스로부터 노출시켜 집적 회로 칩에 전기 신호를 입출력할 수 있도록 한다.
본드 패드를 리드선에 연결하는 와이어 본드들은 유연성이 있으며, 회로 단락을 방지할 수 있도록 이들이 서로 접촉되지 않도록 해야 한다. 따라서, 와이어 본드는 가능한 짧게 만들어, 플라스틱 캐이스를 입히는 주입 몰딩 공정에서 와이어 본드를 잘못하여 서로 밀어내지 않도록 해야 한다. 마찬가지로, 리드선들도 리드선들 간의 회로 단락을 방지하기 위하여 최소 거리만큼은 서로 간에 분리되어야 한다.
상술한 설계 인자들 외에도, 집적 회로는 전형적으로 정사각형 또는 직사각형으로 설계된다. 직사각형이 이용될 때, 칩 길이에 대한 칩 폭의 비(종횡비라 함)는 통상 3:1 또는 그 이하로 제한된다. 이는 칩 길이가 길면 제조 및 패키징 공정에 칩이 파손되기 쉽다는 일반적인 인식에 따른 것이다.
많은 수의 리드선을 사용할 때, 리드선들 사이 및 와이어 본드들 사이의 거리를 넓히고자 하면 집적 회로 칩의 외주 길이를 증가시켜야 한다. 그러나, 집적 회로 칩의 종횡비가 작아지게 되면 칩의 외주 길이가 상대적으로 짧아지게 된다.
많은 경우에 있어서, 이러한 경합 조건들을 고려한 결과, 많은 경우에 있어서 회로 기능 블록들을 내장하고 있는데 꼭 필요한 크기 이상으로 집적 회로의 크기가 확장되었다. 이 확장된 집적 회로 칩들은 외주 길이가 충분하여 다수의 리드선에 접속시킬 수 있게 된다. 그러나, 반도체 웨이퍼는 단위 면적당 일정한 고정 가격에서만 이용가치가 있으므로, 확장된 집적 회로 칩의 낭비 공간은 집적 회로 칩 패키지의 커다란 가격 상승으로 이어진다.
따라서, 종래 기술의 단점과 결함들을 해소시킬 수 있는 집적 회로 칩과 그 생산 방법이 요구되고 있다.
높은 종횡비를 갖는 집적 회로 칩을 포함하는 집적 회로 칩 패키지에 대해 설명한다. 이 칩은 그 길이가 그 폭의 3배 이상이다. 이 칩은 다수의 회로 기능 블록들을 포함하는데, 블록 각각은 다수의 집적 회로 구성 소자들과 신호 입출력용 본드 패드를 구비한다. 일실시예에서, 회로 기능 블록들은 병렬로 배치되어 회로 기능 블록열을 형성한다.
또한, 높은 종횡비를 갖는 집적 회로 칩을 생산하기 위한 방법이 제공된다. 이 방법은 반도체 웨이퍼 상에 집적 회로를 패턴화하는 단계를 포함한다. 그 다음, 집적 회로를 포함하는 집적 회로 칩은 반도체 웨이퍼로부터 분리된다. 집적 회로 칩은 제1 길이를 갖는 제1 측면 쌍과 제2 길이를 갖는 제2 측면 쌍을 갖는데, 이 제1 길이는 제2 길이보다 3배이상 길다. 집적 회로 칩을 리드프레임의 다이 패드 상에 실장시키고, 집적 회로 칩과 리드프레임의 다이 패드 주위에 밀봉체를 몰딩시킨다.
본 발명의 기술적인 장점은 높은 종횡비를 갖는 집적 회로 칩이 낮은 종횡비를 갖는 칩과 비교할 때 보다 작은 웨이퍼 면적을 필요로 하므로, 칩당 보다 낮은 단가로 단일 반도체 웨이퍼로부터 보다 많은 칩을 생산해 낼 수 있다는 것이다. 다른 기술적인 장점은 높은 종횡비를 갖는 집적 회로 칩을 생산하는 방법이 패키징 공정시 집적 회로 칩의 균열 문제를 최소화할 수 있다는 것이다. 또 다른 기술적 장점은 높은 종횡비를 갖는 집적 회로 칩 상의 회로 기능 블록들을 규칙적인 패턴으로 배열할 수 있게 되므로, 패키징 공정시 소요되는 셋업 시간 및 와이어 본더의 소비를 감소시킬 수 있다는 것이다. 또 다른 기술적인 장점은 본 발명에 따른 높은 종횡비를 갖는 집적 회로 칩 패키지에서는 신호 전파 지연이 감소하고 일정하다는 것이다.
도 1은 본 발명에 따른 높은 종횡비를 갖는 집적 회로 칩 패키지의 상부 평면도.
도 2는 본 발명에 따른 높은 종횡비를 갖는 집적 회로 칩 패키지 제조 방법의 플로우 챠트.
도면의 주요 부분에 대한 부호의 설명
10: 패키지
12: 칩
13: 기판
14: 회로 기능 블록
16: 본드 패드
18: 리드프레임
20: 리드선
21: 지지봉
22: 와이어 본드
이제, 본 발명의 목적과 장점의 보다 완벽한 이해를 위해, 첨부된 도면을 1참조하여 본 발명을 설명할 것이다.
도 1에는 본 발명에 따라 구성된 집적 회로 칩 패키지(10)가 도시되어 있다. 패키지(10)는 기판(13) 상에 패턴화된 다수의 회로 기능 블록(14)을 구비한 집적 회로 칩(12)을 포함한다. 이 회로 기능 블록(14) 각각은 신호 입출력용 본드 패드(16)를 갖는다. 본 실시예에서, 칩(12)은 16비트의 병렬 입력 신호를 수신하여 16비트의 병렬 출력 신호를 발생한다. 각각의 회로 기능 블록(14)은 한 본드 패드(16)로부터 하나의 입력 비트를 수신하고, 수신된 입력 비트와 다른 회로 기능 블록(14)들로부터의 신호에 따라서 계산 및/또는 신호 처리를 수행하며, 제2 본드 패드(16)에서 하나의 출력 비트를 발생시킨다.
칩(12)은 리드프레임(18)의 다이 패드(19) 상에 실장된다. 다이 패드(19)는 직사각형이며 칩(12)보다 약간 큰 크기를 갖는다. 다이 패드(19)는 다이 패드(19)에 대향하는 단에 위치된 두개의 지지봉(tie bars)(21)에 의해서 리드프레임(18)의 외부 구조에 접속된다. 지지봉(21)은 다이 패드(19)의 충분한 안정도를 제공하기 위해서 표준 Y형으로 설계된다.
다이 패드(19)는 칩(12)의 폭(L2)의 3배보다 크지 않는 폭을 갖는 것이 바람직하다. 그렇지 않으면, 다이 패드(19)와 칩(12)의 열 팽창 특성이 서로 달라서 다이 패드(19)와 칩(12)을 밀봉시키는데 사용되는 몰드물과 다이 패드(19) 사이에 갭이 생기게 된다. 박리 현상으로 알려진 이러한 문제점은, 다이 패드(19)가 칩(12)보다 약간만 넓을 때에 최소화될 수 있다.
리드프레임(18)은 다이 패드(19) 쪽으로 연장하는 다수의 리드선(20)들을 갖는다. 리드선(20)들은 인쇄 회로 기판(도시 생략) 상의 여러 위치와 전기적으로 접촉되도록 하는 형태로 만들어 질 수 있다. 예를 들어, 리드선(20)은 표준인 갈매기 날개(gull-wing)형으로 형성될 수 있다. 인접 리드선(20)들은 일정한 분리 거리(d)로 서로 분리된다. 와이어 본드(22)들은 리드선(20)과 각각의 보드 패드(19)를 서로 전기적으로 접속시킨다.
칩(12)은 직사각형이고, 길이(L1)와 폭(L2)을 갖는다. 칩(12)의 종횡비인, L1대 L2의 비는 대략 4:1이다. 이러한 높은 종횡비는 회로 기능 블록(14)들을 콤팩트한 구성으로 나란하게 배치할 수 있어, 칩(12) 상의 표면적을 최소로 이용할 수 있게 된다. 더욱이, 이러한 고 종횡비 구성에 의해서 리드선(20)들은 적정 분리 거리(d)로 서로 분리되어 있으면서, 짧은 와이어 본드(22)들을 이용하여 보드 패드(16)들을 리드선(20)에 접속시킬 수 있다.
양호하게는, 패키지(10)는 종래의 집적 회로 칩 패키지에서 나타나는 신호 전파 지연보다 더 균일하고 더 작은 신호 전파 지연을 나타낸다. 이는 종래 패키지와는 달리, 와이어 본드들(22)이, 리드선(20)들의 경우와 마찬가지로, 거의 동일한 길이를 갖기 때문이다. 회로 기능 블록들(14)의 리드선(20)의 단부와 본드 패드(22) 사이의 신호 전파 거리의 균일성은 결과적으로 신호 전파 지연을 일정하게 한다. 더욱이, 높은 종횡비를 갖도록 하는 패키지(10) 설계에 의하면 리드선(20)과 와이어 본드(22)를 상대적으로 짧게 할 수 있게 되므로, 신호 전파 지연을 감소시키고, 따라서 패키지(10)를 포함하는 모든 회로의 전체 처리 속도를 증가시킨다.
도 2에는 집적 회로 칩 패키지(10)를 제조하는 방법을 설명하는 플로우 챠트가 도시된다. 본 방법은 단계 30에서 시작되어 단계 32로 진행하고, 이 단계에서 집적 회로 제조에 흔히 사용되는 형태의 반도체 기판 웨이퍼를 제조하거나 이러한 웨이퍼의 판매업자로부터 입수한다. 단계 34에서는, 에피택시, 이온 주입법 및 에칭과 같은 적절한 마이크로리소그래픽 기법을 이용하여 동일한 회로들의 배열을 반도체 기판 웨이퍼 상에 패턴화한다. 단계 36에서는, 반도체 기판 웨이퍼를 접착면 상에 위치시키고, 절단 경로를 따라 많은 직사각형의 조각들로 절단하는데, 각각의 조각은 동일하게 패턴화된 회로를 갖게 된다. 집적 회로 칩(12)은 이러한 조각들 중 하나를 포함하게 된다. 절단하는 동안 칩의 균열을 방지하기 위해서, 칩(12)을 먼저 두개의 긴 측면을 따라 절단하고, 다음에 두개의 짧은 측면을 따라 절단하는 것이 바람직하다.
단계 37에서는, 리드프레임(18)의 다이 패드(19) 상에 에폭시를 배치한다. 이 공정은 다이 패드(19)의 길이를 따라 대략 0.05 인치 정도 분리된 에폭시 정제 침들을 이용하여 수행하는 것이 바람직하다. 이는 에폭시를 다이 패드(19) 상에 실장시킬 때, 칩(12)의 길이를 따라 균일하게 분포되도록 한다. 다른 방법으로는, 집적 회로 칩(12)을 다이 패드(19)에 고착시키기 위해서 다른 다이 고정 매체를 사용할 수 있다.
그 다음, 집적 회로 칩(12)을 접착면에서 제거하여 다이 패드(19) 상에 실장시키는데, 이 다이 패드에서 집적 회로 칩(12)은 에폭시에 의해 적소 위치에 고정되게 된다. 접착면으로부터 칩(12)을 제거하는 공정은 칩(12)의 상부면 상에서 하나 이상의 진공 픽업 팁(tip)들을 사용하여 칩(12)을 들어올림과 동시에 이 칩(12)을 적어도 하나의 다이 방출(eject) 침을 이용하여 바닥면으로부터 위로 밀므로써 수행된다. 다이 방출 침(들)은 접착면을 뚫고 칩(12)을 접착제로부터 분리시켜 들어 올린다.
종래에는 낮은 종횡비의 작은 칩을 접착면에서 떼어 내어 들어올리는데 한개의 다이 방출 침만이 필요했지만, 칩(12)의 길이(L1)에 따라서는, 칩(12)을 지지하고 들어올리기 위해서 하나 이상의 다이 방출 침이 칩(12)이 필요하게 된다. 칩(12)을 들어올리기 위해 이용되는 바람직한 다이 방출 침의 수와 이들 침들 사이의 간격을 표 1에 나타내었다. 다이 방출 침들은 칩(12)의 길이와 폭에 따라서 중앙에 위치되는 것이 바람직하다. 높은 종횡비를 갖는 칩에 대해서 단계 37에서 다수의 다이 방출 침들을 사용하면 단계 37 동안 추가 지지대를 제공하고 과도한 스트레스와 균열을 방지할 수 있게 한다.
칩 길이(밀리미터) 침 수 침 간격(밀리미터)
100 1 n/a
100-319 2 80
320-400 3 80
단계 38에서는, 집적 회로 칩(12)과 리드프레임(18)을 포함하는 집적 회로 칩 어셈블리를 경화 오븐 안에 배치하고 약 175℃의 온도로 가열하여 에폭시 용액을 기화시켜 이 에폭시를 화학적으로 경화시킨다.
단계 40에서, 집적 회로 칩 어셈블리를 집적 회로 제조시 통상 사용되는 형태의 와이어 본더 내에 배치한다. 와이어 본더는 집적 회로 칩(12) 상의 본드 패드(16)와 리드프레임(18) 상의 리드선(20) 사이에 와이어 본드(22)를 부착시킨다.
집적 회로 칩의 제조 공정을 시작하기 전에, 와이어 본더는 칩(12) 상의 본드 패드(16)와 리드프레임(18)의 리드선(20)의 위치로 프로그램된다. 종래에는, 회로 기능 블록과 본드 패드 배치 시에 칩 설계들이 서로 달라서 각 제조 공정 수행 전에 와이어 본더의 재프로그램밍이 필요하다.
그러나, 본 발명에 따라서, 칩(12)은 회로 기능 블록(14)과 본드 패드(16)의 규칙적인 선형 배열을 갖는다. 이러한 규칙적인 설계는 동일한 수의 리드선(20)을 필요로하는 어떠한 집적 회로 칩 패키지에도 사용할 수 있다. 따라서, 와이어 본더는 한 생산 공정을 수행하기 전에 프로그램되기만 하면 되므로, 동일한 칩 크기와 동일한 리드선 수에 대해 동일한 프로그램을 다음 공정 수행에 사용할 수 있다. 그 결과, 패키지(10)는 제조 시간과 제조 비용이 적게 들게 된다.
단계 42에서는, 집적 회로 칩 어셈블리를 집적 회로 제조시 통상 사용되는 형태의 주입 몰더 내에 배치한다. 집적 회로 칩(12)과 리드프레임(18)은 얇은 직사각형 몰드로 싸이게 되고, 리드선(20) 만이 몰드의 측면들로부터 돌출되게 된다. 가열된 액체 플라스틱 밀봉체, 즉 몰드물은 몰드 내로 주입되어 집적 회로 칩(12), 다이 패드(19) 및 와이어 본드(22)를 둘러 싼다. 그 다음, 집적 회로 칩 패키지(10)를 주입 몰더로부터 제거한 후에 몰드에 의해서 정해지는 얇은 직사각형이 되도록 이 몰드물을 냉각 및 경화시킨다.
단계 43에서는, 단계 42에서 형성된 몰드 프라스틱 밀봉체를 경화시킨다. 예를 들어, 집적 회로 칩 패키지(10)를 오븐 내에 배치하여 약 4 시간동안 약 175℃로 유지시킨다. 그 다음, 패키지(10)를 오븐으로부터 제거하여 냉각시킨다.
단계 44에서는, 플라스틱 밀봉체에 패키지(10), 칩 제조자 및 다른 식별 정보를 포함한 집적 회로 칩(12)의 특성을 나타내는 기호를 표시한다. 이 표시 단계는 공지의 레이저 에칭 방법이나 잉크를 이용하여 수행한 다음, 경화 오븐에서 경화시킨다.
단계 46에서는, 리드프레임(18)의 리드선(20)을 절단하여 원하는 형태로 만든다. 이 단계 이전에는, 리드선(20)이 많은 동일한 리드프레임을 포함하는 리드프레임 어셈블리의 일부인 리드프레임(18)으로부터 안쪽으로 직선상으로 돌출되어 있다. 자동 프레스 공정으로 수행될 수 있는 단계 46에서는 리드선(20)의 단부와 지지봉(21)들을 리드프레임(18)과 리드프레임 어셈블리로부터 분리시킨다. 만일 리드선(20)이 기계적 지지를 위한 잔여 금속에 의해서 그들 내부단 부근에서 결합된다면, 이 금속들도 단계 46에서 제거된다. 마지막으로, 프레스에 의해서 이미 설명했었던 갈매기 날개형과 같은 소정 형태로 리드선이 형성된다.
단계 48에서는, 패키지(10)를 테스팅 플랫폼 상에 배치시키고, 여기서 리드선(20)을 전기적 접점면에따라 배치시킨다. 전기적 신호를 리드선(20)에 공급하여, 집적 회로 칩(12)의 동작과 와이어 본드(22)에 의해서 형성된 전기 접점을 테스트하게 된다. 단계 50에서는, 패키지(10)를 시각적으로 조사하여 이전 단계들 중 어느 단계에서 에러가 있었는지를 판정한다.
단계 52에서는, 패키지(10)를 건식 열처리(dry-baked)하여 플라스틱 밀봉체의 수분 농도를 0.05% 또는 그 이하로 감소시킨다. 플라스틱 밀봉체 내의 과량의 수분때문에, 리드선(20)을 회로 기판에 납땜할 때와 같이 이후의 고온 공정에서 밀봉체의 균열이 생길 수가 있다. 본 실시예에서, 건식 열처리 단계 52는 패키지(10)를 다른 유사한 패키지들과 함께 선반에 배치하여 시작한다. 선반을 건식 열처리 오븐 내에 배치하고, 패키지(10)를 약 8시간 동안 약 125℃ 온도에서 가열하여 패키지(10)로부터 수분을 제거한다. 그 다음, 패키지(10)를 건식 열처리 오븐으로부터 제거한 후 냉각시킨다.
단계 54에서는, 패키지(10)를 다른 동일 패키지들과 함께 밀폐 배기시킨 밀봉체에 넣어 패키지 구매자에게 공급한다. 단계 56에서, 집적 회로 칩 패키징 공정을 종료한다.
지금까지, 상술된 상세한 바와 같이 본 발명을 상세히 설명하였지만, 본 발명은 본 기술 분야의 통상의 전문가들에 의해서 본 발명의 본질과 범위에 벗어나지 않으면서 그 형태나 세부 사항에 있어서 다양하게 변경될 수 있다는 것을 이해할 수 있을 것이다.
본 발명의 기술적으로 다음과 같은 장점이 있다.
(1) 높은 종횡비를 갖는 집적 회로 칩이 낮은 종횡비를 갖는 칩과 비교할 때 보다 작은 웨이퍼 면적을 필요로 하므로, 칩당 보다 낮은 단가로 보다 많은 칩을 생산해 낼 수 있다.
(2) 높은 종횡비를 갖는 집적 회로 칩을 생산하는 방법이 패키징 공정시 집적 회로 칩의 균열 문제를 최소화할 수 있다.
(3) 높은 종횡비를 갖는 집적 회로 칩 상의 회로 기능 블록들을 규칙적인 패턴으로 배열할 수 있어, 패키징 공정시 소요되는 셋업 시간 및 와이어 본더의 소비를 감소시킬 수 있다.
(4) 높은 종횡비를 갖는 집적 회로 칩 패키지에서는 신호 전파 지연을 감소시킬 수 있다.

Claims (17)

  1. 실질적으로 직사각형태로 되어 있고, 3 대 1보다 큰 종횡비를 갖는 기판; 및
    상기 기판 상에 패턴화된 다수의 회로 구성 소자들
    을 포함하는 집적 회로 칩.
  2. 제1항에 있어서, 상기 기판 상에 병렬로 배치되어 회로 기능 블록 열을 형성하는 다수의 회로 기능 블록들을 더 포함하는 것을 특징으로 하는 집적 회로 칩.
  3. 제2항에 있어서, 상기 회로 기능 블록 각각은,
    다수의 회로 구성 소자들;
    입력 신호를 수신하여 상기 입력 신호가 상기 회로 구성 소자들 중 제1 구성 소자에 전달되도록 작용하는 제1 본드 패드; 및
    상기 회로 구성 소자들 중 제2 구성 소자로부터 출력 신호를 수신하도록 작용하는 제2 본드 패드
    를 포함하는 것을 특징으로 하는 집적 회로 칩.
  4. 다이 패드와 다수의 리드선을 구비한 리드프레임; 및
    리드프레임의 다이 패드 상에 실장된 기판과 상기 기판의 표면 상에 패턴화된 다수의 회로 구성 소자들을 구비하되, 상기 기판이 실질적으로 직사각형태이면서 제1 길이를 갖는 제1 측면 쌍과 제2 길이를 갖는 제2 측면 쌍을 가지며, 상기 제1 길이가 상기 제2 길이보다 3배 이상 큰 집적 회로 칩
    을 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.
  5. 제4항에 있어서, 상기 집적 회로 칩은 상기 기판의 표면 상에 다수의 본드 패드를 더 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.
  6. 제5항에 있어서, 상기 본드 패드들 중 선택된 본드 패드를 상기 리드선들 중 선택된 각각의 리드선에 전기적으로 접속시키도록 작용하는 다수의 와이어 본드를 더 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.
  7. 제4항에 있어서, 상기 기판 상에 병렬로 배치되어 회로 기능 블록 열을 형성하는 다수의 회로 기능 블록들을 더 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.
  8. 제5항에 있어서, 상기 회로 블록들 각각은,
    다수의 회로 구성 소자들;
    입력 신호를 수신하여 상기 입력 신호가 상기 회로 구성 소자들 중 제1 구성 소자에 전달되도록 작용하는 제1 본드 패드; 및
    상기 회로 구성 소자들 중 제2 구성 소자로부터 출력 신호를 수신하도록 작용하는 제2 본드 패드
    를 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.
  9. 제4항에 있어서, 상기 다이 패드와 상기 기판을 둘러싸는 밀봉체를 더 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.
  10. 제4항에 있어서, 상기 리드프레임의 상기 다이 패드는 상기 기판의 제2 길이의 3배보다 크지 않은 폭을 갖는 것을 특징으로 하는 집적 회로 칩 패키지.
  11. 제4항에 있어서, 상기 리드프레임은,
    상기 리드선에 접속된 외부 구조체; 및
    상기 다이 패드를 상기 리드프레임의 외부 구조체에 접속시키는 지지봉
    을 더 포함한 것을 특징으로 하는 집적 회로 칩 패키지.
  12. 제11항에 있어서, 상기 리드프레임의 지지봉은 Y-형 지지봉을 포함한 것을 특징으로 하는 집적 회로 칩 패키지.
  13. 제4항에 있어서, 상기 리드프레임의 상기 다수의 리드선은 다수의 갈매기 날개형(gull-wing shaped) 리드선을 포함한 것을 특징으로 하는 집적 회로 칩 패키지.
  14. 반도체 웨이퍼 상에 집적 회로를 패턴화하는 단계;
    상기 집적 회로, 제1 길이를 갖는 제1 측면 쌍, 및 제2 길이를 갖는 제2 측면 쌍을 포함하며, 상기 제1 길이가 상기 제2 길이보다 3배 이상 더 큰 집적 회로 칩을 상기 반도체 웨이퍼로부터 분리시키는 단계;
    리드프레임의 다이 패드 상에 상기 집적 회로 칩을 실장하는 단계; 및
    상기 집적 회로 칩과 상기 리드프레임의 상기 다이 패드 주위에 밀봉체를 몰딩하는 단계
    를 포함하는 집적 회로 칩 패키지 형성 방법.
  15. 제14항에 있어서, 상기 분리 단계는,
    접착면 상에 반도체 웨이퍼를 배치하는 단계;
    상기 제1 측면 쌍을 따라 상기 집적 회로 칩을 절단하는 단계; 및
    상기 제1 측면 쌍을 따라 상기 집적 회로 칩을 절단하는 단계에 이어서 상기 제2 측면 쌍을 따라 상기 집적 회로 칩을 절단하는 단계
    를 포함하는 것을 특징으로 하는 집적 회로 칩 패키지 형성 방법.
  16. 제15항에 있어서, 상기 실장 단계는,
    상기 리드프레임의 상기 다이 패드 상에 에폭시를 증착하는 단계;
    상기 접착면으로부터 상기 집적 회로 칩을 들어 올리는 단계; 및
    상기 에폭시 상에 상기 집적 회로를 배치하는 단계
    를 포함하는 것을 특징으로 하는 집적 회로 칩 패키지 형성 방법.
  17. 제16항에 있어서, 상기 들어 올리는 단계는 다수의 다이 방출 침들로 상기 접촉면으로부터 상기 집적 회로 칩을 밀어내는 단계를 포함하는 것을 특징으로 하는 집적 회로 칩 패키지 형성 방법.
KR1019970066409A 1996-12-06 1997-12-05 높은 종횡비를 갖는 집적 회로 칩 및 그 제조 방법 KR19980063858A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3252996P 1996-12-06 1996-12-06
US60/032,529 1996-12-12

Publications (1)

Publication Number Publication Date
KR19980063858A true KR19980063858A (ko) 1998-10-07

Family

ID=21865411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066409A KR19980063858A (ko) 1996-12-06 1997-12-05 높은 종횡비를 갖는 집적 회로 칩 및 그 제조 방법

Country Status (5)

Country Link
US (1) US5939777A (ko)
EP (1) EP0851489A3 (ko)
JP (1) JPH10189866A (ko)
KR (1) KR19980063858A (ko)
TW (1) TW369687B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US8084467B2 (en) * 1999-10-18 2011-12-27 University Of Connecticut Pyrazole derivatives as cannabinoid receptor antagonists
DE19959345C1 (de) * 1999-12-09 2001-04-05 Micronas Gmbh Verfahren zum Einkapseln eines Sensors
US7125809B1 (en) 2000-08-31 2006-10-24 Micron Technology, Inc. Method and material for removing etch residue from high aspect ratio contact surfaces
SG112799A1 (en) 2000-10-09 2005-07-28 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
JP2006156479A (ja) * 2004-11-25 2006-06-15 Toyota Motor Corp パワー半導体装置
JPWO2020195808A1 (ko) * 2019-03-26 2020-10-01

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016080A (en) * 1988-10-07 1991-05-14 Exar Corporation Programmable die size continuous array
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
GB9006035D0 (en) * 1990-03-16 1990-05-09 Emhart Deutschland Die eject system for die bonder
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
KR0163366B1 (ko) * 1993-11-26 1999-02-01 오쿠라 고이치 펠레트 본딩장치
JPH08125097A (ja) * 1994-10-27 1996-05-17 Nec Corp リードフレーム

Also Published As

Publication number Publication date
EP0851489A3 (en) 1999-12-15
EP0851489A2 (en) 1998-07-01
JPH10189866A (ja) 1998-07-21
TW369687B (en) 1999-09-11
US5939777A (en) 1999-08-17

Similar Documents

Publication Publication Date Title
US5114880A (en) Method for fabricating multiple electronic devices within a single carrier structure
JP3686287B2 (ja) 半導体装置の製造方法
JP2005502205A (ja) 表面実装可能な光結合素子パッケージ
JP2002009097A (ja) 半導体装置とその製造方法
JPH10284525A (ja) 半導体装置の製造方法
US5837558A (en) Integrated circuit chip packaging method
JPH10233468A (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
KR19980063858A (ko) 높은 종횡비를 갖는 집적 회로 칩 및 그 제조 방법
US8928157B2 (en) Encapsulation techniques for leadless semiconductor packages
JP3660854B2 (ja) 半導体装置の製造方法
JPH05304237A (ja) リードフレーム並びに半導体装置およびその製法
US5036381A (en) Multiple electronic devices within a single carrier structure
US5304738A (en) System for protecting leads of a semiconductor chip package during testing, burn-in and handling
JPH10163237A (ja) 改良した集積回路チップ・パッケージング方法
US6834658B2 (en) PBGA singulated substrate for model melamine cleaning
JP2005277434A (ja) 半導体装置
JP2862585B2 (ja) 樹脂封止型半導体装置とその製造方法
KR100191859B1 (ko) 리드 프레임 및 이 리드 프레임을 이용한 반도체 패키지의 제조방법
KR100307021B1 (ko) 반도체 패키지의 솔더 볼 마운트용 지그
JP2007318175A (ja) 半導体装置の製造方法
JP2000158488A (ja) 金型クリーニング用のダミー・リードフレーム
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
JPH04168759A (ja) 半導体装置及びリードフレームとその製造方法
US9252124B2 (en) Circuit module having a substrate, semiconductor chip, and molding material formed by dicing
KR100198031B1 (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid