KR19980051701A - 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치 - Google Patents

상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치 Download PDF

Info

Publication number
KR19980051701A
KR19980051701A KR1019960070615A KR19960070615A KR19980051701A KR 19980051701 A KR19980051701 A KR 19980051701A KR 1019960070615 A KR1019960070615 A KR 1019960070615A KR 19960070615 A KR19960070615 A KR 19960070615A KR 19980051701 A KR19980051701 A KR 19980051701A
Authority
KR
South Korea
Prior art keywords
signal
microprocessor
clock
output
matching
Prior art date
Application number
KR1019960070615A
Other languages
English (en)
Other versions
KR100197434B1 (ko
Inventor
백강식
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960070615A priority Critical patent/KR100197434B1/ko
Publication of KR19980051701A publication Critical patent/KR19980051701A/ko
Application granted granted Critical
Publication of KR100197434B1 publication Critical patent/KR100197434B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Abstract

본 발명은 마이크로 프로세서가 상이한 클럭주파수를 갖는 디바이스를 제어할 수 있도록 정합처리를 하는 마이크로 프로세서와 디바이스간 정합장치에 관한 것이다. 따라서 본 장치는 디바이스를 제어하기 위하여 마이크로 프로세서로부터 출력하는 제어신호(DATA)를 마이크로 프로세서로부터 출력되는 쓰기모드제어신호에 동기되어 래치하기 위한 래치;래치에서 출력되는 채널정보를 직렬형태로 변환시켜 레지스터로 전송하기 위한 병/직렬변환기; 디바이스에서 사용하고 있는 클럭신호와 쓰기모드 제어신호(WR)를 클럭신호로하여 병/직렬변환기의 로드신호(LD)를 생성하기 위한 로드신호 생성부;로드신호 생성부에서 출력되는 신호를 입력신호로 하고, 디바이스에서 사용하고 있는 클럭신호에 동기되어 레지스터의 칩인에이블 신호(/CE)를 제공하기 위한 칩선택신호 생성부로 이루어진다.

Description

상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치
본 발명은 마이크로 프로세서와 소정 디바이스간 정합장치 에 관한 것으로서, 특히, 상이한 클럭률(Clock rate)을 갖는 마이크로 프로세서와 디바이스간 정합장치에 관한 것이다.
소정의 데이터를 전송하는 디바이스를 마이크로 프로세서가 제어하고자 할 때, 상호간에 사용하는 클럭률이 동일한 경우에는 별다른 문제가 없으나 상호간에 사용하는 클럭률이 상이한 경우에는 마이크로 프로세서가 해당 디바이스를 직접 제어할 수 없는 문제가 발생된다.
예를 들어 음성메시지를 디지탈 PCM신호로 변환하거나 디지탈 PCM신호를 음성메시지로 변환하기 위한 A/D컨버터를 마이크로 프로세서가 특정 채널에서 샘플링하고자 할 때 A/D컨버터와 마이크로 프로세서에서 사용하는 클럭률이 동일한 경우에는 별 무리 없이 제어되나 클럭률이 상이한 경우에는 마이크로 프로세서가 A/D컨버터를 정상적으로 제어할 수 없게 된다.
따라서 본 발명은 마이크로 프로세서가 상이한 클럭주파수를 갖는 디바이스를 제어할 수 있도록 정합처리를 하는 마이크로 프로세서와 디바이스간 정합장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 마이크로 프로세서와 디바이스간 정합장치는, 마이크로 프로세서로부터 제공되는 제어신호를 쓰기 위한 레지스터를 구비한 마이크로 프로세서와 상이한 클럭률을 갖는 디바이스와 마이크로 프로세서간을 정합하기 위한 정합장치에 있어서, 디바이스를 제어하기 위하여 마이크로 프로세서로부터 출력하는 제어신호(DATA)를 마이크로 프로세서로부터 출력되는 쓰기모드제어신호에 동기되어 래치하기 위한 래치;래치에서 출력되는 채널정보를 직렬형태로 변환시켜 레지스터로 전송하기 위한 병/직렬변환기; 디바이스에서 사용하고 있는 클럭신호와 쓰기모드 제어신호(WR)를 클럭신호로하여 병/직렬변환기의 로드신호(LD)를 생성하기 위한 로드신호 생성부;로드신호 생성부에서 출력되는 신호를 입력신호로 하고, 디바이스에서 사용하고 있는 클럭신호에 동기되어 레지스터의 칩인에이블 신호(/CE)를 제공하기 위한 칩선택신호 생성부로 이루어지는 것을 특징으로 한다.
도 1은 본 발명에 따른 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치의 블럭도
도 2는 도 1에 도시된 로드신호 생성부의 상세 회로도
도 3은 도 1에 도시된 블록도의 동작 타이밍도
도면의 주요부분에 대한 부호의 설명
100:마이크로 프로세서110:래치
120:로드신호 생성부130:칩선택신호 생성부
140:병/직렬변환기150:정합수단
160:디바이스 161:레지스터
본 발명의 상술한 목적 및 기타 목적과 여러 가지 장점은 다음의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치의 블록도로서, 마이크로 프로세서(100), 마이크로 프로세서(100)와 상이한 클럭율을 갖는 디바이스(160), 마이크로 프로세서(100)가 디바이스(160)를 제어할 수 있도록 정합처리를 하는 정합수단(150)으로 구성된다.
특히, 디바이스(160)는 마이크로 프로세서(100)로부터 전송되는 제어신호를 쓰기 위한 레지스터(161)를 구비하도록 구성된다.정합수단(150)은 마이크로 프로세서(100)에서 제공되는 쓰기모드제어신호(WR)에 동기되어 마이크로 프로세서(100)로부터 제공되는 디바이스(160) 제어신호(Data[0~7])를 래치하기 위한 래치(110), 마이크로 프로세서(100)로부터 출력되는 쓰기모드제어신호(WR)와 디바이스(160)에서 사용되는 클럭신호(2M)에 의해 로드신호(LD)를 생성하기 위한 로드신호 생성부(120), 클럭신호(2M)에 동기되어 로드신호 생성부(120)로부터 전송되는 로드신호에 의해 상술한 레지스터(161)의 칩인에이블신호(/CE)를 제공하기 위한 칩인에이블신호 생성부(130), 클럭신호(2M)에 동기되어 로드신호 생성부(120)로부터 출력되는 로드신호에 의해 래치(110)로부터 전송되는 제어신호를 로딩한 뒤 직렬형태로 변환하여 상술한 레지스터(161)로 출력하기 위한 직병렬변환기(140)로 구성된다.
이와 같이 구성된 마이크로 프로세서(100)와 디바이스(160)간의 정합장치는 다음과 같이 동작된다.
우선, 디바이스(160)를 통해 소정의 데이터가 전송될 때, 마이크로 프로세서(100)가 상술한 디바이스(160)의 동작을 제어하기 위하여 쓰기모드제어신호(WR)와 제어신호(DATA[0~7])를 출력하면, 정합수단(150)으로 전송된다.
정합수단(150)은 도 3A와 같은 주기로 인가되는 제어신호는 래치(110)로 전송하고, 도 3B와 같은 주기로 인가되는 쓰기모드제어신호(WR)는 래치(110) 및 로드신호 생성부(120)로 전송한다.
래치(110)는 인가되는 쓰기모드제어신호(WR)에 동기되어 도 3 A와 같은 형태로 인가되는 제어신호를 래치하였다가 도 3C와 같은 주기로 출력한다. 출력된 제어신호는 병렬형태로 병/직렬변환기(140)로 전송된다. 도 1에서는 8비트로 구성된 제어신호가 전송되는 경우를 예시하였으므로 래치(110)로는 8비트로 이루어진 제어신호가 인가된다.
한편, 로드신호 생성부(120)는 상술한 마이크로 프로세서(100)로부터 전송되는 도 3B와 같은 주기를 갖는 쓰기모드 제어신호(WR)와 디바이스(160)에서 사용하는 도 3D와 같은 주기로 발생되는 클럭신호(여기서는 2M를 예로 들었다.)를 클럭신호로 이용하여 도 3E 와 같은 주기를 갖는 로드신호를 생성한다.
즉, 로드신호 생성부(120)는 도 2에 도시된 바와 같이 공급전원(Vcc)를 입력단(D)에 접속하고 도 3B와 같은 주기로 마이크로 프로세서(100)로부터 제공되는 쓰기모드 제어신호(WR)를 클럭신호하는 제 1 플립플롭(FF1), 제 1 플립플롭(FF1)으로부터 출력되는 신호를 도 3D 와 같은 주기로 인가되는 디바이스(160)의 클럭신호에 동기되어 전송하기 위한 제 2 플립플롭(FF2), 제 2 플립플롭(FF2)에서 출력되는 신호를 반전시켜 제 1 플립플롭(FF1)의 클리어상태를 제어하는 신호를 제공하기 위한 인버터(IN1), 인버터(IN1)의 출력신호를 입력신호로 하고 디바이스(160)에서 사용하는 클럭신호를 반전한 신호(/2M)를 클럭신호로하여 최종 로드신호를 생성하는 제 3 플립플롭(FF3), 제 3 플립플롭(FF3)에 반전된 클럭신호(/2M)를 전송하기 위한 인버터(IN2)로 구성되어 도 3 E와 같은 주기를 갖는 로드신호를 생성한다. 이 때 사용되는 제 1~3 플립플롭(FF1~FF3)은 D플립플롭으로 이루어진다.
이와 같이 생성된 로드신호는 병/직렬 변환기(140)의 로드제어신호 입력단(STLD)으로 전송된다. 병/직렬변환기(140)는 전송되는 로드신호가 액티브 로우상태가 되면 래치(110)로부터 병렬로 전송되는 8비트의 데이터를 로드한 후, 직렬로 변환시켜 출력한다. 출력된 데이터는 디바이스(160)내에 구비된 레지스터(161)로 전송된다. 레지스터(161)는 상술한 바와 같이 마이크로 프로세서(100)로부터 제공되는 제어신호를 일시적으로 저장한 뒤, 디바이스(160)의 구동을 제어하는 신호로 전송하는 역할을 하는 것이다.
칩선택신호 생성부(130)는 디바이스(160)에서 사용하는 클럭신호에 동기되고, 로드신호 생성부(120)에서 출력되는 로드신호를 입력신호로하여 레지스터(161)의 칩인에이블신호(/CE)를 생성한다. 생성된 칩인에이블신호(/CE)는 도 3F와 같은 주기로 발생되어 레지스터(161)로 전송된다.
레지스터(161)는 도 3F와 같은 주기로 전송되는 칩인에이블신호(/CE)에 의하여 인에이블되는 기간동안 도 3 G와 같은 주기로 I입력단을 통해 인가되는 직렬형태의 데이터를 쓰게 된다.
이상에서 설명한 바와 같이 본 발명은 상이한 클럭률을 갖는 디바이스에 대하여 마이크로 프로세서가 제어할 수 있도록 마이크로 프로세서와 디바이스간을 정합하는 장치를 제공함으로써, 상이한 클럭률을 갖는 디바이스에 대해서도 마이크로 프로세서가 제어할 수 있는 효과가 있다.
본 발명은 상술한 실시예로서 설명되었으나 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의하여 정하여져야 한다.

Claims (2)

  1. 마이크로 프로세서(100)로부터 제공되는 제어신호를 쓰기 위한 레지스터(161)를 구비한 상기 마이크로 프로세서(100)와 상이한 클럭률을 갖는 디바이스(160)와 상기 마이크로 프로세서(100)간을 정합하기 위한 정합장치에 있어서,
    상기 디바이스(160)를 제어하기 위하여 상기 마이크로 프로세서(100)로부터 출력하는 제어신호(DATA)를 상기 마이크로 프로세서(100)로부터 출력되는 쓰기모드제어신호(WR)에 동기되어 래치하기 위한 래치(110);
    상기 래치(110)에서 출력되는 채널정보를 직렬형태로 변환시켜 상기 레지스터(161)로 전송하기 위한 병/직렬변환기(140);
    상기 디바이스(160)에서 사용하고 있는 클럭신호와 상기 쓰기모드 제어신호(WR)를 클럭신호로하여 상기 병/직렬변환기(140)의 로드신호(LD)를 생성하기 위한 로드신호 생성부(120);
    상기 로드신호 생성부(120)에서 출력되는 신호를 입력신호로 하고,상기 디바이스(160)에서 사용하고 있는 클럭신호에 동기되어 상기 레지스터(161)의 칩인에이블 신호(/CE)를 제공하기 위한 칩선택신호 생성부(130)로 이루어지는 것을 특징으로 하는 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치.
  2. 제 1 항에 있어서,
    상기 로드신호 생성부(120)는 상기 쓰기모드 제어신호(WR)를 클럭신호로 하고 공급전원(Vcc)을 입력단에 접속한 제 1 플립플롭(FF1);
    상기 제 1 플립플롭(FF1)에서 출력되는 신호를 입력단에 접속하고 상기 디바이스(160)에서 사용하고 있는 클럭신호를 클럭신호로하여 구동되는 제 2 플립플롭(FF2);
    상기 제 2 플립플롭(FF2)에서 출력되는 신호를 반전시켜 상기 제 1 플립플롭(FF1)을 클리어시키기 위한 인버터(IN1);
    상기 인버터(IN1)에서 출력되는 신호를 입력신호로 하고 상기 디바이스(160)에서 사용하고 있는 클럭신호를 반전한 신호를 클럭신호로하여 구동되는 제 3 플립플롭(FF3)으로 구성되는 것을 특징으로 하는 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치.
KR1019960070615A 1996-12-23 1996-12-23 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치 KR100197434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960070615A KR100197434B1 (ko) 1996-12-23 1996-12-23 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960070615A KR100197434B1 (ko) 1996-12-23 1996-12-23 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치

Publications (2)

Publication Number Publication Date
KR19980051701A true KR19980051701A (ko) 1998-09-25
KR100197434B1 KR100197434B1 (ko) 1999-06-15

Family

ID=19490413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960070615A KR100197434B1 (ko) 1996-12-23 1996-12-23 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치

Country Status (1)

Country Link
KR (1) KR100197434B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613775B1 (ko) * 2004-08-17 2006-08-17 현대모비스 주식회사 차량용 시트벨트의 스토퍼 내장형 텅 어셈블리

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613775B1 (ko) * 2004-08-17 2006-08-17 현대모비스 주식회사 차량용 시트벨트의 스토퍼 내장형 텅 어셈블리

Also Published As

Publication number Publication date
KR100197434B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
TW368656B (en) Semiconductor memory device using asynchronous signal
US6163545A (en) System and method for data transfer across multiple clock domains
KR100853479B1 (ko) 반도체 메모리 장치
AU756039B2 (en) An interface apparatus for connecting devices operating at different clock rates, and a method of operating the interface
KR100197434B1 (ko) 상이한 클럭률을 갖는 마이크로 프로세서와 디바이스간 정합장치
KR100366049B1 (ko) 직렬통신제어기를 이용한 직접메모리접근장치
KR100210815B1 (ko) 안내방송 메시지용 메모리에 대한 읽기 모드 제어신호 발생장치
KR100785286B1 (ko) 동기식전송시스템의 인터페이스용 변환회로
JPS62283741A (ja) 通信装置
JPH1049109A (ja) 液晶表示装置
KR0131551B1 (ko) 무선 기지국의 하향 데이타 변경회로
JPH02162860A (ja) 主局対複数従局間の交信方法
KR970068690A (ko) 루프백 테스트시 데이타수신회로(circuit for receiveing data in the loop-back test)
KR890005053B1 (ko) 컴퓨터 시스템의 16비트 기입 데이타 버퍼 제어회로
KR970000254B1 (ko) 클럭-더블링 장치
KR930007593Y1 (ko) 장치간 데이타 입출력 인터페이스 회로
JPS612085A (ja) アナログｌｓｉテスタ
KR20050020234A (ko) 액정 표시 장치 드라이버의 인터페이스 회로
KR0131448Y1 (ko) 데이타 직, 병렬 변환회로
KR20050107159A (ko) 시스템의 직렬 인터페이스 버스를 위한 버스 컨트롤러
JPH11239193A (ja) クロック同期式通信装置
KR20000056555A (ko) 통신 시스템에서 인터리버 장치
JPH02252046A (ja) データ転送装置
JPH1141315A (ja) シリアルデータ転送装置
JPH035788A (ja) 表示装置駆動用ｌｓｉ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee