KR19980051638A - 신호감시회로 - Google Patents

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야:

시스템간 비변조된 신호를 전송하는 기술

나. 발명이 해결하려고 하는 기술적 과제:

시스템 외부로부터 리바운딩(rebounding)이 심한 입력신호가 들어올 때 동작상태 최초의 시점을 검출하는 신호감시회로를 제공한다.

다. 그 발명의 해결방법의 요지:

본 발명에서는, 입력신호가 리바운딩후 발생한 로우레벨의 값으로 계속 유지하다가 다시 라바운딩하면서 하이로 천이가 있어날때는 클럭에 의한 샘플링레이트를 줄여주므로서 보다 정확한 입력신호값을 입력신호처리블럭으로 제공하여준다.

라. 발명의 중요한 용도:

신호감시회로

Description

신호감시회로

본 발명은 신호감시회로에 관한 것으로, 특히 시스템 외부로부터 리바운딩(rebounding)이 심한 입력신호가 들어올 때 동작상태 최초의 시점을 검출하는 신호감시회로에 관한 것이다.

신호변조를 수행하지 않고 시스템간의 신호전송을 수행하는 기술에서는, 도 1에 도시된 바와 같이 신호 전송시스템인 시스템A 2에서 입력신호를 전송선로 3을 통하여 전송하게 되면 신호수신시스템인 시스템B 4에서는 신호샘플링등의 수행없이 수신되는 상기 입력신호를 내부에 있는 입력신호처리블럭 6으로 바로 인가시킨다.

그런데 입력신호처리블럭 6으로 인가되는 입력신호의 리바운딩(rebounding)이 심함으로 인해 동작상태 최초의 시점을 잘 검출하지 못하여 시스템B 4이 오동작되게하였다. 이러한 오동작은 시스템A 2에 연동하여 동작해야하는 시스템B 4가 연동되지 않게 함으로써 지장을 초래하였다.

도 4에서는 입력신호처리블럭 6으로 인가되는 리바운딩이 심한 입력신호를 보여주고 있다. 도 4를 참조하여 시스템B 4의 오동작 원인을 더욱 상세히 설명한다. 도 4의 비동작구간 t1,t3 즉, 입력신호가 인가되는 않는 구간동안에는 시스템A 2와 시스템B 4간에 연결되어 있는 전송선로 3에는 논리 H(하이)상태를 유지하고 하고 있다. 한편 도 4의 동작구간 t2 즉, 시스템A 2에서 전송선로 3에 입력신호를 인가하면 전송선로 3에서는 논리 H에서 논리L(로우)로 천이하게 된다. 시스템B 4의 입력신호처리블럭 6에서는 상기 천이시점을 동기로 하여 이후의 신호파형에 대해서 시스템A 2에서 출력하는 입력신호로 여기고 신호처리를 수행한다. 그런데 도 4의 동작구간 t1의 초기구간을 보면 신호가 논리 H에서 L로 천이되는 구간 t4가 통상 수십 ㎲정도 시간만큼 존재하는데, 이 천이되는 구간동안에는 리바운딩이 있다. 여기서 리바운딩이라함은 아주 높은 주파수성분이 그 중심주파값을 수시로 달리 하는 상태를 일컫는다. 시스템에서의 동작속도는 수㎱이므로 논리 H에서 L로 천이되는 구간 t4동안의 리바운딩은 시스템을 오동작하게 한다.

따라서 본 발명의 목적은 시스템 외부로부터 리바운딩(rebounding)이 심한 입력신호가 들어올 때 동작상태 최초의 시점을 검출하는 신호감시회로를 제공하는데 있다.

상기한 목적에 따라 본 발명에서는, 입력신호가 리바운딩후 발생한 로우레벨의 값으로 계속 유지하다가 다시 라바운딩하면서 하이로 천이가 있어날때는 클럭에 의한 샘플링레이트를 줄여주므로서 보다 정확한 입력신호값을 입력신호처리블럭으로 제공하여준다.

도 1은 종래기술에 따른 시스템간의 신호전송을 위한 블럭 구성도

도 2는 본 발명의 실시예에 따른 시스템간의 신호전송을 위한 블럭 구성도

도 3은 도 2의 신호감시회로의 구체 회로도

도 4는 리바운딩(rebounding)이 심한 입력신호를 보여주는 도면

이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들중 동일한 구성요소들은 가능한한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다.

도 2는 본 발명의 실시예에 따른 시스템간의 신호전송을 위한 블럭 구성도이다. 도 2를 참조하면, 본 발명의 실시예에서는, 리바운딩이 심한 입력신호로부터 최초의 논리 로우천이가 일어날을 때를 검출하기 위한 신호감시회로 10을 시스템B 4에 추가로 더 구비하고 있다. 상기 신호감시회로 10이 리바운딩되는 구간후에야 입력신호처리블럭 6이 전송선로 3을 통하여 인가되는 입력신호를 처리하게끔 로우천이검출신호 LTDS를 상기 신호처리블럭 6으로 제공하므로 시스템B 4의 오동작을 막는다.

도 3은 도 2의 신호감시회로 10의 구체 회로도로서, 다수개의 게이트들 22∼34, 38∼46과, 두개의 플립플롭 36, 48로 구성한다. 이러한 논리게이트들 중에서 인버터 22와 두개의 낸드게이트 24,26으로 구성된 논리게이트부들은 리바운딩을 감쇄하는 리바운딩감쇄회로부 20이다. 리바운딩을 감쇄한다는 것은 순시적인 주파수가 다른 것을 최대한 일정하게 하는 것을 의미한다. 상기 라비운딩감쇄회로부 20에서 1차적으로 리바운딩감쇄가 이루어진 다음 후단의 논리게이트들 28∼34, 38∼46과 두개의 플립플롭 36, 48에 의해 샘플링(클럭에 의한 샘플링임)이 이루어진 다음 출력신호인 로우천이검출신호 LTDS로 만들어진다.

상기 신호감시회로 10에 인가되는 신호는 시스템A 2에서 제공해주는 입력신호와 클럭신호 CLK, 제어신호 CTS이고, 신호감시회로 10에서 출력되는 신호는 로우천이검출신호 LTDS이다.

도 4의 비동작구간 t1에서 상기 입력신호는 논리 H이고, 상기 제어신호 CTS도 논리 H이다. 또한 피이드백되는 신호도 논리 H이다. 반면 동작구간 t2에서의 입력신호, 제어신호 CTS는 모두 논리 L이다.

도 4 및 도 3을 참조하여 신호감시회로 10의 동작을 설명한다.

비동작구간 t1에서 각 게이트들의 논리상태는 다음과 같다. 비동작구간 t1에서 제어신호 CTS는 H, 오아게이트 42의 출력은 L, 오아게이트 44의 출력은 H, 앤드게이트 44의 출력은 L, 디형 플립플롭 48의 출력은 H이다.

그리고 입력신호는 H, 인버터 22의 출력은 L, 피이드백되어 앤드게이트 24의 일측단에 인가되는 논리상태가 H이므로 상기 앤드게이트 24의 출력은 H, 낸드게이트 26의 출력은 L, 인버퍼 28의 출력은 H, 노아게이트 32의 출력은 L 인버터 40의 출력이 L이므로, 앤드게이트 34의 출력도 L이다. 클럭신호 CLK에 의해 래치동작을 하는 디형 플립플릅 36도 L이므로 로우천이검출신호 LTDS인 인버터 38의 출력은 H이다.

한편 비동작구간 t1에서동작구간 t2으로 바뀌면 제어신호 CTS는 논리 H에서 L로 천이되는데, 그에 의해 t4구간동안 리바운딩이 포함된 입력신호의 모든 변화를 무시하고 로우천이검출신호 LTDS가 논리 L로 변하게 된다.

이렇게 되므로 시스템B 4의 입력신호처리블럭 6은 로우천이검출신호 LTDS의 L에 응답하여 동작하므로 리바운딩이 심한 입력신호로부터 최초의 로우신호를 단한번만 검출한다. 즉, 동작상태를 알리는 신호를 정확하게 검출하므로 시스템 오동작이 방지된다.

상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구의 범위와 특허청구의 범위의 균등한 것에 의해 정해 져야 한다.

상술한 바와 같이 본 발명은 리바운딩(rebounding)이 심한 입력신호가 들어올 때 동작상태 최초의 시점을 검출하는 신호감시회로를 제공하므로 입력신호를 수신하여 처리하는 시스템에서 오동작이 일어나지 않는다.

Claims (1)

1. 제1시스템에서 제2시스템으로 리바운딩이 심한 입력신호가 들어올 때 제2시스템의 동작상태 최초의 시점을 검출하는 신호감시회로에 있어서,

   상기 입력신호의 리바운딩을 감쇄시키는 제1논리게이트부와,

   제1 논리게이트의 출력에서 최초의 로우 천이가 일어날을 때를 검출하여 출력신호를 동작상태 최초의 시점을 검출했슴을 상기 제2시스템으로 알리는 제2논리게이트로 구성함을 특징으로 하는 신호감시회로.