KR19980042226A - 모터 부하 전류 감지 회로 - Google Patents

Abstract

전류 감지 회로는 그의 한 단부에서는 반 브리지, 고-사이드, 저-사이드 트랜지스터 쌍의 접합부에 결합되고, 그의 다른 단부에서는 부하에 결합되어, 저항성 선트(shunt) 양단의 감지된 전압이 부하로 전달되는 전류에 비례하는 저항성 선트와, 감지된 전압의 기준점을 상기 회로내의 저 전위 노드에 트랜스포우즈(transpose)시켜, 피드백 전압이 반 브리지 트랜지스터의 정류(commutation)를 제어하는 데 이용될 수 있는 감지된 전압으로 부터 생성되는 레벨 시프트 회로를 포함한다.

Description

모터 부하 전류 감지 회로

본 발명은 모터 제어기, 인터럽트 불가능한 전원 공급 장치나, 반 브리지 회로를 이용하는 소정의 시스템내에서 전류를 감지하는 회로에 관한 것으로서, 특히 선트(shunt) 전압을 감지하여 그런 정보를 접지 레벨로 전송하므로써 부하 전류를 감지하는 회로에 관한 것이다.

저항성 선트는 소자를 통과하는 전류를 감지하는 값싼 회로 구성요소로서 광범위하게 이용되어 왔다. 이런 선트는 전류가 감지될 수 있는 소자와 직렬로 위치된다. 따라서, 선트 양단의 전압 강하는 선트 및 소자를 통해 흐르는 전류에 비례한다.

도 1은 3상 모터 제어기에 의해 구동된 모터를 통해 전류를 감지하는 저항성 선트를 이용한 통상적인 종래 기술의 회로를 도시한 것이다. 3상 전류 ia, ib 및 ic의 전체 전류는 공동 선트 저항(R) 양단의 전압을 감지함으로써 감지된다. 이런 단일 전압은 그때 모터 제어기내의 각 스위치가 온상태에 있을 시와 같은 정보를 이용한 마이크로프로세서(10)에서 수리적 기술을 이용하여 ia, ib 및 ic의 3개의 모터 전류로 분해(decomposed)된다.

부하 전류를 감지하는 전술된 방법의 결점은 소정의 부하 및 속도 조건하에는 불능이 되어, 양호한 방법이 아니다는 것이다.

부하 전류를 감지하는 다른 방법은 도 2에 도시된 바와 같이 각 위상의 전류 흐름을 감지할 홀 효과 소자를 이용하는 것이다. 이런 방법에서, 각각의 홀 효과 소자(20, 22 및 24)는 각 위상의 모터 전류에 의해 생성된 플럭스(flux)를 측정한다. 홀 효과 소자를 이용하는 결점은 그런 소자가 값이 비싸다는 것이다.

(3상중 하나에 대해 도 3에 도시된) 모터 제어 회로내의 부하 전류를 감지하는 데에 적합하게 될 수 있다는 다른 스킴(scheme)은 저 사이드 스위치 및 접지 사이에 저항(30)을 직렬로 가산하는 것이다. 저항(30) 양단의 전압은 감지되고, 샘플 및 홀드(S/H) 구성 요소(32)는 파형을 재구성하는 데 이용된다.

도 3에 도시된 스킴의 결점은 아래와 같다.

1. 저항(30)은 파형의 각 턴-온 및 턴-오프 순간에 큰 전압 스파이크를 유발시키는 (저항과 직렬로 도시된) 기생 인덕턴스(34)를 가진다(도 3a). 이런 스파이크의 진폭은 신호값의 100배 만큼 높을 수 있다.

2. 파형은 본래 불규칙(choppy)하다.

3. 저형(30)의 인덕턴스(34)에 의해 유발된 전압 스파이크는 고 사이드 스위치상에 단락 회로가 있을 경우에 구동기(36)를 파괴시킬 수 있다.

4. 상기 문제가 저 기생 인덕턴스를 가진 저항(R)을 이용하여 최소화될 수 있지만, 그런 저항은 매우 값이 비싸다.

본 발명은 도 1 내지 3에 도시되고, 전술된 종래 기술의 스킴과 관련된 결점을 해소한 저항성 선트를 채용한 전류 감지 회로를 제공하는 것이다.

도 1은 3상 모터 제어기에 의해 구동된 모터를 통해 흐르는 전류를 감지하도록 단일 저항성 선트를 이용한 종래 기술의 회로도.

도 2는 홀 효과 소자를 이용하여 모터 전류를 감지하는 선택적인 종래 기술의 회로도.

도 3은 모터를 통해 흐르는 전류를 감지하는 제 3 종래 기술의 회로도.

도 3a는 도 3의 회로에 대한 감지된 전압 파형도.

도 4는 본 발명의 회로의 제 1 실시예도.

도 5는 모터 제어기의 저 사이드 스위치가 오프할 시에 바람직하지 않는 전력 소산(dissipation)을 방지하도록 내부 게이팅(gating)을 포함하는 제 1 실시예의 선택적인 회로도.

도 6은 본 발명의 전류 감지 회로를 디지털식으로 구현하는 본 발명의 제 2 실시예도.

종래 기술의 결점을 극복하기 위하여, 본 발명은 전류 감지 회로를 제공하는 데, 상기 전류 감지 회로는 그의 한 단부에서는 반 브리지, 고-사이드, 저-사이드 트랜지스터 쌍의 접합부에 결합되고, 그의 다른 단부에서는 부하에 결합되어, 저항성 선트 양단의 감지된 전압이 부하로 전달되는 전류에 비례하는 저항성 선트와, 감지된 전압의 기준점을 상기 회로내의 저 전위 노드에 트랜스포으즈(transpose)시켜, 피드백 전압이 반 브리지 트랜지스터의 정류(commutation)를 제어하는 데 이용될 수 있는 전압으로 부터 생성되는 레벨 시프트 회로를 포함한다.

이하, 첨부된 도면을 참조로 하여 본원 명세서를 더욱 상세히 설명하기로 한다.

본 발명의 제 1 실시예는 도 4에 도시된다. 여기에 도시된 바와 같이, 선트 저항 Rshunt은 반 브리지 회로내의 고-사이드 및 저-사이드 트랜지스터의 접합부에서 모터등과 같은 부하에 위치된다. 전압 강하 V_s부하를 통해 흐르는 전류(예를 들어, 모터 권성의 단상)를 나타내는 저항 Rshunt 양단에서 생성된다.

종래 기술과 다른 전압 V_s불규칙하지 않지만 (아마 노이지(noisy)하지만) 거의 평활한데, 이는 선트가 부하와 직접 직렬로 이루어져, 두 스위치로 부터 전류를 캐리하기 때문이다. 그러나, 전압 V_s고-사이드 및 저-사이드 스위치의 접합부에 기준을 삼는다. 상기 접합부는 또한 고-사이드 트랜지스터를 턴온하도록 전압을 상당히 높게 제공하는 데 이용되는 고-사이드(또는 고전압) 공급 라인의 기준점이다.

스위치의 정류를 제어할 감지된 전압 V_s활용할 (도시되지 않은) 제어 회로를 위하여, 전압 V_s접지 전위로 기준을 삼아야 한다.

Rshunt 양단의 전압은 신호 조건 회로, 고 전압 레벨 시프트 회로 및 신호 처리 회로를 포함하는 집적 회로(IC)(42)에 의해 전류 감지 신호로 처리된다. 특히, Rshunt 양단의 전압은 오프셋 전압을 신호에 가산하고, 필터하며, 클램프함으로써 신호의 조건을 이루는 IC(42)의 신호 조건 블로(44)으로 먼저 전달된다.

조건 신호는 고전압 아날로그 레벨 시프트 회로(46)에 공급되는 데, 이런 회로(46)는 도 4에 도시된 구성에서 (부트스트랩 캐패시터 C_BS로부터 공급된 전류를 가진) FET를 구동하는 비교기로 이루어진다.

본 분야의 숙련자에게는 명백해 지듯이, 고전압 아날로그 레벨 시프트 회로(46)는 조건 신호 V_s비례하는 전압을 산출하도록 저항 R_p통해 제어된 전류 I_fb를 생성시킨다. 제어된 전류 I_fb는 그때 예정된 파라미터 (예를 들어, 약 2.5V 센터 전압등)를 가진 신호를 발생시킬 처리 블록(48)내에서 포스트(post) 처리되는 전압 V_fb를 생성시키도록 안정값을 가진 저항 R을 통해 직렬로 통과시킨다. 모터내로 흐르는 전류를 나타내는 합성(resultant) 신호는 그때 IC(42)로 부터 출력된다.

도 4에 도시되고, 전술된 회로의 한가지 결점은 레벨 시프터(46)를 통한 소정의 유의(significant) 전류가 IC 칩(42)내에서 초과 전력 소산을 유발시킨다는 것이다. 이는 칩 외부에 R_p를 배치함으로써 해소될 수 있다. 도 4에 도시된 회로의 다른 결점으로서, 전류 I_fb를 공급하는 부트스트랩 캐패시터 C_BS는 전류가 유의 상태에 있을 경우에 매우 빠르게 고갈될 수 있다는 것이다.

도 5에 도시된 선택적인 회로는 전술한 문제를 해소시킨다. 도 5의 회로는 부가적인 WHEN 회로(50) 및 (S/H 또는 not-WHEN) 회로(52)를 제외하고는 도 4의 회로와 유사하다. (이런 기술에 비추어 본 분야의 숙련자에게는 명백해지듯이 어느 다야한 방식으로 구현될 수 있는) WHEN 회로(50)는 모터 제어 회로의 저 사이드 트랜지스터(54)가 온 상태에 있을 시에만 I_fb가 흐르게 한다. (저 사이드 트랜지스터(54)의 상태 (온 및 오프)는 통상적인 방식으로 쉽게 검출될 수 있다).

S/H 또는 not-WHEN 회로(52)는 저항 R 양단의 전압 레벨을 샘플하고, 저-사이드 스위치가 평활 피드백 전압을 안전하게 하도록 오프상태에 있을 시간 동안 레벨이 예를 들어 포스트 처리 회로(48)로 전달됨을 홀드한다.

저 사이드 트랜지스터 스위치(54)가 오프상태에 있을 시에 전류 I_fb의 흐름을 정지시킴으로써, 저항 R_p의 전류 소산을 최소화되고, 부트스트랩 캐패시터 C_BS상의 전하가 유지된다.

도 6은 제 1 실시예를 사실상 디지털식으로 구현한 본 발명의 제 2 실시예의 회로를 도시한 것이다. 제 1 실시예에서와 같이, 저항 Rshunt 양단에서 생성된 전압 강하 V_s는 모터 제어 회로내의 고전압 공급 라인을 통해 모터로 흐르는 전류를 감지하는 데 이용된다.

Rshunt 양단의 음 고전압은 집적 회로(IC)(60)에 의해 전류 감지 신호로 처리되는 데, 상기 회로(60)는 신호 조건 블록(62), 전압 대 시간 변환 블록(64), 레벨 시프트 다운 블록(66), 수신 블록(68) 및 시간 대 전압 재구성 블록(70)을 포함한다. 특히, 제 2 실시예의 회로에서, Rshunt 양단의 전압은 먼저 제 1 실시예에서와 같이 IC(60)의 신호 조건 블록(62)으로 전달된다.

조건 신호는 전압 대 시간 변환 블록(64)에 공급되는 데, 이런 블록(64)은 (예를 들어, 전압 진폭에 따라 펄스 주파수 또는 펄스폭을 변화시키으로써) 조건 고전압 신호를 전압 신호의 진폭을 나타내는 일련의 디지털 펄스로 변환시킨다). 블록(64)에 의해 생성된 펄스는 레벨 시프트 다운 블록(66)으로 전달되는 데, 이런 블록(66)은 부동(floating) 신호 V_s에서 접지 기준 신호로 펄스를 변환시켜, 변환된 펄스를 수신(버퍼) 블록(68)으로 전달한다. 디지털 펄스는 그때 모터로 흐르는 전류를 나타내는 아날로그 신호를 재구성하는 시간 대 전압 재구성 블록(70)으로 순방향(forward)된다.

본 발명이 그의 특정 실시예에 관련하여 기술되었지만, 본 분야의 숙련자는 다른 변형 및 수정과 사용을 명백히 다양하게 할 수 있다. 그래서, 본 발명은 여기서 특정 기술로 제한되지 않고, 첨부된 청구의 범위로 제한된다.

Claims (10)

1. 전류 감지 회로로서,

   그의 한 단부에서는 반 브리지, 고-사이드, 저-사이드 트랜지스터 쌍의 접합부에 결합되고, 그의 다른 단부에서는 부하에 결합되어, 저항성 선트(shunt) 양단의 감지된 전압이 부하로 전달되는 전류에 비례하는 저항성 선트와,

   감지된 전압의 기준점을 상기 회로내의 저 전위 노드에 트랜스포우즈시켜, 피드백 전압이 반 브리지 트랜지스터의 정류를 제어하는 데 이용될 수 있는 감지된 전압으로 부터 생성되는 레벨 시프트 회로를 포함하는 것을 특징으로 하는 전류 감지 회로.
2. 제 1 항에 있어서,

   감지된 전압을 레벨 시프트 회로에 전달하기 전에 오프셋 전압을 필터하고, 클램프하거나 감지된 전압에 가산하는 데 적합한 신호 조건 회로를 더 포함하는 것을 특징으로 하는 전류 감지 회로.
3. 제 1 항에 있어서,

   상기 레벨 시프트 회로는,

   감지된 전압을 피드백 전류를 변환시키는 데 적합한 변환 회로 및,

   제 1 단자 및 제 2 단자를 가진 저항 회로를 포함하는 데, 상기 저항 회로의 제 1 단자는 저 전위 노드에 활동적으로 결합되고, 제 2 단자는 상기 변환 회로에 활동적으로 결합되어, 피드백 전압이 피드백 전류에 응답하여 생성되는 것을 특징으로 하는 전류 감지 회로.
4. 제 1 항에 있어서,

   상기 피드백 전압을 예정된 센터 전압을 가진 전압으로 변환시키는 데 적합한 포스트 처리 회로를 더 포함하는 것을 특징으로 하는 전류 감지 회로.
5. 제 1 항에 있어서,

   상기 레벨 시프트 회로는 저-사이드 트랜지스터가 온상태에 있을 시에만 레벨 시프트 회로가 피드백 전압을 생성시키는 인에이블 회로를 포함하는 것을 특징으로 하는 전류 감지 회로.
6. 제 5 항에 있어서,

   저-사이드 트랜지스터가 온상태에 있을 시에 피드백 전압을 샘플하고, 저-사이드 트랜지스터가 오프상태에 있을 시에 샘플된 피드백 전압과 거의 같은 출력 전압을 생성시키는 데 적합한 샘플 및 홀드 회로를 더 포함하는 것을 특징으로 하는 전류 감지 회로.
7. 제 1 항에 있어서,

   감지된 전압을 수신하고, 감지된 전압의 진폭을 나타내는 일련의 전압 펄스로 이루어진 중간 신호를 발생시키는 데 적합한 전압 대 시간 변환 회로를 더 포함하는 것을 특징으로 하는 전류 감지 회로.
8. 제 7 항에 있어서,

   전압 대 시간 변환 회로는 중간 신호로서 가변 펄스폭 및 가변 주파수 중 최소한 하나를 발생시키는 데 적합한 것을 특징으로 하는 전류 감지 회로.
9. 제 7 항에 있어서,

   피드백 전압을 생성시키도록 감지된 전압의 아날로그 버전(version)을 재구성하는 데 적합한 시간 대 전압 변환 회로를 더 포함하는 것을 특징으로 하는 전류 감지 회로.
10. 제 9 항에 있어서,

    감지된 전압을 전압 대 시간 변환 회로로 전달하기 전에 오프셋 전압을 필터하고, 클램프하거나 감지된 전압에 가산하는 데 적합한 신호 조건 회로를 더 포함하는 것을 특징으로 하는 전류 감지 회로.