JP2007195249A - モータドライブ・電流検知回路 - Google Patents

Abstract

【課題】ローサイド（low side）シャント抵抗を使用してモータ電流を検知すること。
【解決手段】負荷に接続したパワートランジスタ（Ｑ１、Ｑ２）と、そのパワートランジスタにゲートドライブ信号を供給するゲートドライブ部（２０、２２）と、負荷を流れる電流に比例する信号を出力する電流検知デバイス（Ｒｕ）と、ゲートドライブ部によって制御されるサンプルホールド回路（２８）とを備え、負荷をドライブし、負荷電流を検知する。
【選択図】図３

Description

本発明は、負荷回路における電流検知に関し、特にモータ制御ドライブ回路における電流検知に関する。

本願は、２００１年８月２０日に出願し、発明の名称を「MOTOR CURRENT FEEDBACK GATE DRIVER」とする米国仮出願第６０／３１３，０１２号の優先権を主張するものである。

慣用のモータ制御ドライブ回路においては、交流入力パワーが受け取られ、この交流入力パワーが直流パワーに変換され、ついで、この直流パワーがＰＷＭ（pulse width modulation）インバータに供給される。このＰＷＭインバータは、インバータを含むトランジスタへのゲートドライブ信号に応答して、必要なモータドライブ信号を生成する。

電流検知はモータドライブシステムの不可欠な部分である。伝統的には、モータドライブシステムにおいて、電流検知は、独立した機能として、また、ゲートドライブ機能とは別の回路として、インプリメントされている。

具体的には、モータドライブのアプリケーションのための電流検知機能は、伝統的には、磁気ホール効果デバイスか、またはシャント抵抗を備えた光学式絶縁デバイスかのいずれかを使用して、インプリメントされている。これらの伝統的な電流検知デバイスは、物理的に独立したコンポーネントであるが、低レベルの信号出力を供給するため、センサ内部に高電圧絶縁か、またはレベルシフト回路を含む。これらの電流検知デバイスは、普通、ＤＳＰ（digital signal processor）またはマイクロコントローラなどのデジタル制御システムへのアナログ信号をデジタル化するため、アナログ／デジタルコンバータとインタフェースされている。

これら従来技術のデバイスは、モータドライブ制御システムにおいて使用されるとき、次のような制約があり、コストの面でも不利である。

１）集積回路に集積するうえでの制約であって、磁気コンポーネントまたは光学式絶縁デバイスディスクリートに実装するための要件に起因する制約。
２）ＰＷＭスイッチングを電流検知と同期させるためのニーズ
３）過電流保護機能を統合するためのニーズ

本発明の目的は、ローサイド（low side）シャント抵抗を使用してモータ電流を検知することである。これを行ううえでの問題の１つは、波形が完全でなく、複数の鋸歯状パルスを含むことである。そこで、本発明のさらなる目的は、このようなパルスから正弦波を再構成することである。

このような目的を達成するため、本発明は、複数の鋸歯状パルスを受け取るサンプルホールド回路と、サンプルホールド回路の出力において複数の鋸歯状波が正弦波信号に変換されるように、サンプルホールド回路にタイミング信号を供給する手段を含む回路とを提供する。

本発明の他の目的は、電流検知を、パワートランジスタをドライブするために供給されたゲートドライブ信号に同期させることである。

このような目的を達成するため、本発明は、負荷をドライブし、負荷電流を検知する回路を提供し、この回路は、負荷に接続した少なくとも１つのパワートランジスタと、このパワートランジスタをターンオン及びターンオフするトランジスタのゲートに、ゲートドライブ信号を供給するゲートドライブ部と、負荷電流に比例する信号を生成する電流検知デバイスであって負荷に接続した電流検知デバイスとを含み、この信号は複数のパルスを含む。このサンプルホールド回路は、予め定めたタイムにパルスをそれぞれサンプルホールドするために設けられ、このサンプルホールド回路のタイミングは、ゲートドライブ部によって制御される。

この負荷は、複数のパワートランジスタによってドライブされる３相交流モータとするのが好ましい。ゲートドライブ部と、電流検知デバイスと、サンプルホールド回路とは、それぞれ、各相に対応させて設けてある。

本発明の他の特徴および利点は、添付の図面を参照して本発明を説明することにより明らかになる。

図１Ａおよび図１Ｂを説明する。図１Ａは交流モータ（図示せず）の１つの相をドライブするハーフブリッジＰＷＭ（pulse width modulated）回路１０を示し、図１ＢはハーフブリッジＰＷＭ回路１０の３つの異なるロケーションにおける典型的な電流波形を示す。説明上、正弦波電流の整流を想定している。

図の上部に図示した波形ｉａは、モータ相リードｉ_aにおいて通常検知されるモータ相電流を表す。波形ＬＳはローサイドシャント抵抗１２間電圧である。ローサイドＩＧＢＴ（ＩＧＢＴＬ）は、ローサイドフライホイールダイオードＤＬを有し、そのエミッタにローサイドシャント抵抗１２が接続されている。波形ＬＳは鋸歯状波であり、図１Ｂに示すように、不完全である。すなわち、波形ＬＳは鋸歯状の複数のパルスである。波形ＬＳがこのような形状を有するのは、電流がハイサイドＩＧＢＴ（ＩＧＢＴＨ）またはハイサイドフライホイールダイオードＤＨのいずれかを流れたときは、ローサイドシャント抵抗１２に、電流が流れないためである。波形ＬＳは高調波リプルも含み、この高調波リプルの振幅はモータのステータコイルの時定数（インダクタンスおよび抵抗）に依存する。

典型的なモータドライブシステムにおいては、制御がモータ相電流の振幅、周波数、および相角の情報を必要とするから、このモータ相電流は、フィードバック制御システムにおいて普及し望ましい波形を有する。しかし、（図１ＡのＶＭに示すような）モータの相を検知する電流検知デバイスは、典型的には、２ｋＶ／μsecから８ｋＶ／μsecまでの範囲にある高ｄｖ／ｄｔ比で、負と正の直流バス電圧レール間でスイッチングするから、高圧フローティングノードに対して電流検知するため、内部レベルシフタまたは絶縁を必要とする。そうであるから、これらのデバイスは、ローサイドシャント・ベースの電流検知方法を使用しているデバイスより、コストが高く複雑になってしまう。

ハイサイド検知方法に比較して、ローサイドシャント・ベースの電流検知方法は、構成が簡単であり、かつ鋸歯状波の電流波形がＩＧＢＴのスイッチングと同期しているから、ノイズ耐性がある。しかし、鋸歯状波パルスには、所望の正弦波形のうちの部分的な波形しかないので、波形を再構成する必要がある。

本発明によれば、電流再構成回路１４（図１Ａ）は、所望の時点で鋸歯状波を取り込み、電流フィードバック信号ＩＦＢとして出力される基本正弦波の相電流波形を再構成する。サンプルホールド回路のタイミングはゲートドライブ信号によって得られる。

図２は３相ゲート信号と電流波形との関係を示す。図２において、最上部に図示の波形はＰＷＭ搬送波周波数であり、その下に図示の各波形は３相のＰＷＭ信号Ｕ、Ｖ、Ｗであり、さらに下に図示の波形はＵ相のモータ相電流であり、最下部に図示の波形は再構成されていない信号ＬＳである。

図２の例は１つの特定の相電流波形、すなわちＵ相のモータ相電流の波形の一例を示すが、本例の原理は他の相についても適用することができる。ゲート信号Ｕが低いかオフのとき、対応する電流波形はシャント抵抗間に現われる。ゲート信号Ｕが低くなると、同時に、ローサイドＩＧＢＴがオン（図１ＡのＩＧＢＴＬ）になる。すると、ノードＶＭの電圧は、本質的にシャント抵抗の一方にバイアスされ、モータ相リードと負直流バスの間が短絡される。したがって、モータ電流は、電流の方向に関係なく、ローサイドＩＧＢＴまたはローサイドフライホイールダイオードＤＬのいずれかを流れる。信号のグランドが負の直流バス電圧電位にバイアスされるという状況下において、仮にモータ相電流が（図示しない）モータからＶＭへ流れる（すなわち、モータから流れ出る）場合には、正の電圧がローサイドシャント抵抗１２間に生じ、電流波形が正の鋸歯状波になる（図２）。

仮にモータ相電流がＶＭからモータへ流れる（すなわち、モータへ流れ込む）場合には、負の電圧が生じる。

再構成回路１４が、このゲート信号のオフ期間の中央点で、鋸歯状波の電流をサンプルホールドする、のが望ましい。これにより、フィルタリングをしなくても、本質的に高調波リプル電流の平均値が得られる。これを、図２において直線１６で示す。

ゲートドライブ機能を、ローサイドシャント抵抗ベースの電流検知機能と組み合わせると、これにより、モータ相電流を再構成することができ、しかもゲートドライブ機能を同一回路内にインプリメントすることができる。

図３は１つのモータ相、すなわちＵ相のゲートドライブ機能を有する電流検知回路を示すブロック図である。Ｕ＿ＩＮは、Ｕ相の論理入力であって、デッドタイム挿入部１８に入力されるものであり、このデッドタイム挿入部１８は、信号を、レベルシフタ２４を介してハイサイドプリドライブ装置２０に供給するとともに、ローサイドドライブ装置２２に供給する。ハイサイドプリドライブ装置２０の出力ＨＯは、ハイサイドＩＧＢＴ、Ｑ₁のゲートに供給される。ハイサイドＩＧＢＴ、Ｑ₁のドレイン・ソース間にフライホイールダイオードＤ１が接続してある。ローサイドプリドライブ装置２２の出力は、ローサイドＩＧＢＴ、Ｑ₂のゲートに供給される。ローサイドＩＧＢＴ、Ｑ₂のドレイン・ソース間にフライホイールダイオードＤ２が接続してある。ＶＢはハイサイドフローティング電源であり、ＶＳは高電圧フローティング電源リターン（return）である。ＬＳは、ローサイドリターンであり、また、電流ｉ_ruが流れたときのシャント抵抗Ｒ_ru間電圧を表す。ＶＣＣはローサイド・論理固定電源であり、ＶＳＳは論理グランドである。

本発明に従って、上述の慣用のコンポーネントに加えて、自動的にタイミングを発生する自動サンプリングパルス発生回路２６と、電流再構成回路２８とを設けた。電流再構成回路２８はサンプルホールド回路３２を備えるのが便利であるが、電流再構成回路２８には、ローサイドシャント抵抗Ｒ_ru間電圧ＬＳがオフセットバイアス部３０においてオフセットバイアスされてバイポーラ信号からユニポーラ信号に変換されてから入力される。そして、電流再構成回路２８においては、この入力された信号がサンプルホールド回路３２に供給され、ついで出力調整バッファ３４に供給され、その結果、完全に再構成された正弦波の相電流情報である最終的なアナログ出力が得られる。このサンプルホールド回路３２のタイミングは、内部ゲート信号により生成される。

図４は図３の回路の詳細図であり、図５は回路の各有効点におけるタイミング波形図を示す。

図４を説明する。自動サンプリングパルス発生回路２６は、基本的に、内部ゲート信号を使用して、サンプルホールド信号を生成する。このサンプルホールド信号により、高調波電流リップルが除去される。自動サンプリングパルス発生回路２６は、定電流源回路３６を有するが、この定電流源回路３６には、トランジスタ３８と、コンデンサ４０と、定電流源４２と、バッファＢ１とを備えており、このバッファＢ１は、反転された内部ゲート信号Ｕ＿ＩＮによってドライブされる。自動サンプリングパルス発生回路２６の出力は、図４および図５に示すリニアに比例するランプ信号（１）である。そして、この信号は、バッファＢ２を通過した後、コンデンサＣ１に前もって保持されていた信号（２）と、コンパレータ４６によって比較される。信号（２）は時間的に前のＰＷＭオフタイムランプ信号の半分である。初期状態において、ＳＷ１はオープンであるとする。仮にランピング（ramping）する信号（１）が、前もって保持されていた信号（２）の値より小さい場合には、ＳＷ１はオープンのままである。信号（１）が信号（２）より大きくなると、ＳＷ１はクローズされ、コンデンサＣ１は、バッファＢ１のドライブ電圧と一致するようにディスチャージを開始し、ＰＷＭのオフ期間（Ｕ＿ＩＮオフ期間）の終了まで、ランプ信号に追従する。ＡＮＤ論理ゲート４８も設けてあるが、このＡＮＤ論理ゲート４８は、コンパレータ４６の出力すなわち信号（３）と、反転された入力ゲート信号Ｕ＿ＩＮとを、ゲーティングするものである。ＡＮＤ論理ゲート４８によりＡＮＤ演算されて得られた論理出力が、ランピング（ramping）の開始タイムと一致するＵ＿ＩＮオフ期間の開始から、ハイに移行する。

信号（１）と信号（２）とが一致すると、この一致した時点で、ＡＮＤゲート４８のＡＮＤ論理出力が、ローに移行する。そして、信号（４）はサンプルホールド回路において使用される。信号４がハイである間、サンプルホールド回路３２内のＳＷ２はクローズされており、これにより、ホールドコンデンサＣ２は、入力信号（５）、すなわち増幅器５０による増幅後の入力信号ＬＳを、トラッキングすることができる。信号（４）がハイからローに遷移すると、ＳＷ２はオープンになり、サンプリングされた電圧がホールドコンデンサＣ２にホールドされる。この遷移は、本質的にＰＷＭオフ期間（Ｕ＿ＩＮオフ期間）の中央点において、生じる。したがって、高調波リプル電流効果も最小に抑えられる。

自動サンプリングパルス発生回路２６には、無効化処理回路５２も含まれており、この無効化処理回路５２は、サンプルホールド回路３２がいつ電流波形をキャプチャできないかを示すものである。このキャプチャに関する制限は、ゲート信号Ｕ＿ＩＮが非常に狭いパルス幅を有するときに生じる。実際には、ゲート信号のオフ期間パルス幅が約１μsec未満になると、サンプルホールド回路３２は電流波形をサンプリングできない。Ｖｒｅｆ１は、オフ期間値の半値に比べて最小のパルス幅に対応する電圧である。仮にゲート信号のオフ期間パルス幅がＶｒｅｆ１より小さくなった場合には、ＩＦＢ＿ＶＡＬＩＤ信号はハイ状態になり、これにより、再構成された信号がインタフェースデジタルマイクロプロセッサに対して無効であることが、示される。

本回路によって過電流保護も行われるが、この過電流保護は、鋸歯状の電流波形と、外部から抵抗５４（図６）を介して供給できる閾値とを比較するコンパレータを追加することにより、行うことができる。

望むなら、このゲートドライブ信号と同期をとるのに代えて、外部同期信号を選択することができ、この選択は、信号をＳＥＬリードに供給し、外部信号を、ＳＹＮＣリードを介して、入力することにより、行うことができる。

３相モノリシック電流検知ゲートドライバは、図５に示す回路を三重化することによって構築することができる。

図６は、モータ相電流の再構成と組み合わされた３相ゲートドライバであるモノリシック集積回路５６において、ローサイドシャント抵抗検知に基づいて実現した例を示す。

図７は図６の内部ブロック図を示す。図７において、３相ゲートドライブ回路５８はInternational Rectifier製のＩＲ２１３６ゲートドライブ回路と同様のものであり、自動サンプリングパルス生成・確認・電流フィードバックサンプリング部６０は、３つの相に適合するため三重化された図３および図４に示す自動サンプリングパルス発生回路２６および電流再構成回路２８と本質的に同一のものである。ＩＦＢ＿ＶＡＬＩＤ１、２、３は３つの相に対応する確認信号であり、ＩＦＢ１、２、３は３相に対応する電流フィードバック信号であり、ＴＲＩＰＬＶＬは電流保護信号であり、ＶＳＳは論理グランドである。

上述したことから理解できることであるが、このゲートドライブ機能をリニアなモータ電流検知能力と組み合わせた新しい電流検知ゲートドライブモノリシックＩＣが開発されている。この電流検知機能はレベルシフト回路を必要としないが、これは、このレベルシフト回路が、ローサイドシャント抵抗を介してモータ電流を検知し再構成するからである。このゲートドライブ・電流検知機能と、電流検知機能とを組み合わせることにより、双方の機能をモノリシック集積回路に実装することができる。

以上、本発明の特定の実施形態に関連して説明したが、他の多くの変形例および修正例と、その他の用途とは、当業者にとって明らかになるものである。したがって、本発明は、本明細書における特定の開示によって限定されるものではなく、専ら特許請求の範囲によって限定されるものである。

交流モータの１相をドライブするハーフブリッジＰＷＭ回路を示す図である。 図１ＢのハーフブリッジＰＷＭ回路の３つの異なる点における典型的な電流波形を示す図である。 図１Ａの回路における３相ゲート信号と電流波形との関係を示す図である。 本発明の特定の特徴に係る３相システムの単一の相の電流検知回路のブロック図である。 図３の回路をより詳細に示す図である。 図４の回路の有効点におけるタイミング波形を示す図である。 モノリシック集積回路に実施される本発明に係る電流センサを組み込んだ３相電流検知ゲートドライバを示す図である。 図６の回路の内部ブロック図である。

Claims (10)

1. 負荷をドライブし負荷電流を検知する回路であって、
   前記負荷に接続した少なくとも１つのパワートランジスタと、
   該パワートランジスタをターンオンおよびターンオフするため、前記パワートランジスタのゲートにゲートドライブ信号を供給するゲートドライブ部と、
   前記負荷に接続した電流検知デバイスであって、該負荷を流れる電流に比例する信号を生成する電流検知デバイスであり、前記信号が複数のパルスを備える電流検知デバイスと、
   予め定めたタイムで前記パルスをサンプルホールドするサンプルホールド回路であって、該サンプルホールド回路のタイミングが前記ゲートドライブ部によって制御されるサンプルホールド回路と
   を備えたことを特徴とする回路。
2. 請求項１において、前記信号の各パルスは、鋸歯状波であることを特徴とする回路。
3. 請求項２において、前記ゲートドライブ部は、前記信号の備える前記パルスが前記ゲート信号のオフ期間の中央点でサンプルホールドされるように前記サンプルホールド回路のタイミングを制御することを特徴とする回路。
4. 請求項３において、前記負荷は、モータであることを特徴とする回路。
5. ３相交流モータ負荷をドライブしモータ電流を検知する回路であって、
   前記３相交流モータの各相に接続した複数のパワートランジスタと、
   該複数のパワートランジスタを選択的にターンオン及びターンオフするため、該複数のパワートランジスタのゲートにゲートドライブ信号を供給するゲートドライブ部と、
   前記３相交流モータの各相に接続した電流検知デバイスであり、各相を流れる電流に比例する信号であって複数のパルスを含む信号を生成する電流検知デバイスと、
   予め定めたタイムに、各相に対応する前記電流検知デバイスによって生成されるパルスを、それぞれサンプルホールドする各相に対応するサンプルホールド回路であって、前記サンプルホールド回路のタイミングが前記ゲートドライブ部によって制御されるサンプルホールド回路と
   を備えたことを特徴とする回路。
6. 請求項５において、前記信号の各パルスは、鋸歯状波であることを特徴とする回路。
7. 請求項６において、前記ゲートドライブ部は、前記サンプルホールド回路を制御するため、タイミングパルスを生成するサンプルパルスジェネレータを含むことを特徴とする回路。
8. 請求項７において、前記サンプルパルスジェネレータは、
   前記ゲートドライブ信号に応答して第１のランプ信号を生成する手段と、
   時間的に前のランプ信号に比例する信号を含む第１のコンデンサと、
   前記第１のランプ信号の値を前記時間的に前の信号の値と比較するコンパレータと、
   前記コンパレータに応答して前記サンプルホールド回路を制御するため制御信号を生成する手段と
   を備えたことを特徴とする回路。
9. 請求項８において、前記コンパレータは、前記第１のランプ信号の値が前記時間的に前の信号の値より大きくなったとき、前記第１のコンデンサのディスチャージを行い、前記コンデンサの電圧値が前記第１のランプ信号の値と一致したとき、前記制御信号を出力することを特徴とする回路。
10. 請求項９において、前記サンプルホールド回路は、第２のコンデンサを含み、前記コンパレータからの前記制御信号は、オン期間およびオフ期間を有し、前記コンデンサは、前記オン期間においてチャージされ、電荷は、前記オフ期間においてホールドされることを特徴とする回路。

Images