KR19980039620A - 반도체 디바이스의 소자 분리방법 - Google Patents
반도체 디바이스의 소자 분리방법 Download PDFInfo
- Publication number
- KR19980039620A KR19980039620A KR1019960058678A KR19960058678A KR19980039620A KR 19980039620 A KR19980039620 A KR 19980039620A KR 1019960058678 A KR1019960058678 A KR 1019960058678A KR 19960058678 A KR19960058678 A KR 19960058678A KR 19980039620 A KR19980039620 A KR 19980039620A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- semiconductor substrate
- polysilicon
- pad oxide
- Prior art date
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 디바이스의 소자 분리 방법에 관한 것으로, 패드 산화막, 폴리실리콘막 및 질화막이 순차적으로 형성된 반도체 기판을 제공하는 단계; 사진 식각 공정에 의해 필드 산화막 예정 영역의 질화막, 폴리실리콘막 및 패드 산화막을 식각하는 단계; 폴리실리콘막의 측부 및 패드 산화막을 순차적으로 습식 식각하는 단계; 반도체 기판 상에 산화막을 형성하는 단계; 상기 패드 산화막, 폴리실리콘막 및 질화막으로 이루어진 적층막의 양측벽에 스페이서를 형성하는 단계; 스페이서 사이의 반도체 기판 영역에 불순물을 이온 주입하는 단계; 어닐링 공정을 수행하여 노출된 반도체 기판 영역에 필드 산화막을 형성하는 단계; 및 스페이서, 질화막 및 폴리실리콘막을 제거하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 디바이스의 소자 분리 방법에 관한 것으로, 보다 상세하게는, 트랜치를 이용하여 토폴로지(Topology)의 악화가 없는 필드 산화막을 형성하는 반도체 디바이스의 소자 분리 방법에 관한 것이다.
일반적으로, 반도체 디바이스의 제조 공정에 있어서, 소자와 소자 사이를 분리하기 위한 방법으로써, 로코스(LOCOS : LOCal Oxidation of Silicon) 기술에 의한 필드 산화막 형성 방법이 널리 공지되어 있다. 이러한 로코스의 기술에 의한 반도체 디바이스의 소자 분리 방법은, 반도체 기판 상에 패드 산화막 및 질화막을 형성한 후, 필드 산화막 예정 영역의 반도체 기판 영역이 노출되도록 선택적 식각 공정에 의하여 패드 산화막 및 질화막의 일정 부분을 제거한 상태에서, 열산화 공정을 실시하여 소자 사이를 분리할 수 있는 필드 산화막을 형성하는 방법이다.
그러나, 로코스 기술에 따른 반도체 디바이스의 소자 분리 방법은 질화막 하부로 산화 영역이 침투되는“ 버드 빅(bird's beak)”으로 인하여 활성 영역이 감소되는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위한 종래의 또 다른 방법으로써, PB 로코스(Poly Buffered LOCOS) 기술이 이용되고 있으며, 이러한 PB 로코스 기술은 패드 산화막과 질화막 사이에 폴리실리콘막을 형성시킴으로써,“ 버드 빅”에 의한 활성 영역의 감소를 방지할 수 있는 방법이다.
도 1A 내지 도 1C 는 PB 로코스 기술에 의한 반도체 디바이스의 소자 분리 방법을 설명하기 위한 단면도로써, 도 1A 를 참조하면, 반도체 기판(1)상에 패드 산화막(2), 폴리실리콘막(3) 및 질화막(4)이 순차적으로 형성되고, 선택적 식각 공정에 의하여 필드 산화막 예정 영역의 질화막(4) 및 폴리실리콘막(3)이 제거된다.
도 1B를 참조하면, 잔류된 질화막(4)을 마스크로 하여 열산화 공정이 진행되고, 이 결과, 소자들 사이를 분리시킬 수 있는 필드 산화막(5)이 형성된다.
도 1C를 참조하면, 질화막(4) 및 폴리실리콘막(3)은 통상의 식각 공정에 의하여 순차적으로 제거된다.
그러나, 상기와 같은 PB 로코스 기술에 의한 반도체 디바이스의 소자 분리 방법은 로코스 기술에 의한 소자 분리방법 보다“ 버드 빅”에 의한 활성 영역의 감소 현상은 저하시킬 수 있지만, 필드산화막이 반도체 기판의 위쪽으로 성장되는 것으로 인하여 토폴로지가 악화되는 문제점이 있었다. 또한, 필드 산화막을 산화 공정으로 형성함으로 공정 시간이 길어지는 단점이 있었다.
따라서, 본 발명은 폴리실리콘막 및 패드 산화막의 습식 식각과 스페이서를 이용하여 활성 영역의 감소를 막고, 레이저를 이용한 어닐링 공정을 이용함으로써 토폴로지의 악화를 막고, 공정 시간을 단축할 수 있는 반도체 디바이스의 소자 분리 방법을 제공하는 것을 목적으로 한다.
도1A 내지 도 1C는 종래 기술에 따른 반도체 디바이스의 소자 분리 방법을 설명하기 위한 일련의 공정 단면도.
도2A 내지 도2F는 본 발명에 따른 반도체 디바이스의 소자 분리 방법을 설명하기 위한 일련의 공정 단면도.
도면의 주요 부분에 대한 부호의 설명
11 : 반도체 기판 12 : 패드 산화막
13 : 폴리실리콘막 14 : 질화막
15 : 스페이서 16 : 미세 트랜치
17 : 필드 산화막
상기와 같은 목적은, 패드 산화막, 폴리실리콘막 및 질화막이 순차적으로 형성된 반도체 기판을 제공하는 단계; 사진 식각 공정에 의해 필드 산화막 예정 영역의 질화막, 폴리실리콘막 및 패드 산화막을 식각하는 단계; 폴리실리콘막의 측부 및 패드 산화막을 순차적으로 습식 식각하는 단계; 반도체 기판 상에 산화막을 형성하는 단계; 상기 패드 산화막, 폴리실리콘막 및 질화막으로 이루어진 적층막의 양측벽에 스페이서를 형성하는 단계; 스페이서 사이의 반도체 기판 영역에 불순물을 이온 주입하는 단계; 어닐링 공정을 수행하여 노출된 반도체 기판 영역에 필드 산화막을 형성하는 단계; 및 스페이서, 질화막 및 폴리실리콘막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 소자 분리방법에 의하여 달성된다.
본 발명에 따르면, 스페이서 및 레이저를 이용한 어닐링 공정으로 활성 영역의 감소 및 토폴로지의 악화가 없는 필드 산화막을 형성할 수 있다.
[실시예]
이하, 도 2A 내지 도 3G를 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 2A를 참조하면, 반도체 기판(11)상에 패드 산화막(12), 폴리실리콘막(13) 및 질화막(14)을 순차적으로 형성되고, 선택적 식각 공정에 의하여 필드 산화막 예정 영역의 질화막(14), 폴리실리콘막(13) 및 패드 산화막(12)이 제거된다. 이때, 패드산화막(12)은 이후의 공정에서 반도체 기판(11)을 보호하기 위하여 소정 두께가 남도록 식각된다.
도 2B를 참조하면, 폴리실리콘막(13)의 측부 및 패드 산화막(12)이 순차적으로 습식 식각된다.
도 2C를 참조하면, 반도체 기판(11)을 보호하기 위하여 노출된 반도체 기판(11)상에 소정 두께의 산화막(15)이 재산화 공정에 의해 형성된다.
도 2D를 참조하면, 통상적인 방법에 의해 패드 산화막(12), 폴리실리콘막(13) 및 질화막(14)으로 이루어진 적층막의 양측벽에 질화막 스페이서(16)가 형성된다. 이때, 스페이서(16)로 인하여, 이후의 공정에서“ 버드 빅”이 감소된 필드 산화막을 형성할 수 있다. 그리고 나서, 필드 스탑 영역(17)이 형성되도록 노출된 반도체 기판(11)으로 채널 스탑용 불순물이 이온 주입되고, 이어서, O2이온(18)이 주입된다.
도 2E를 참조하면, 필드 산화막(19)을 형성하기 위하여, 노출된 반도체 기판(11)에 레이저를 이용한 어닐링 공정이 실시된다. 이때, 레이저는 반도체 기판(11)에 수직 방향으로 조사된다. 어닐링 공정시 반도체 기판(11)에 이온 주입된 O2이온(18)은 필드 산화막(19) 형성시 필드 산화막(19)을 기판의 아래 방향으로 성장시켜 필드 산화막(19)의 토폴로지의 악화를 방지하는 역할을 한다.
도 2F를 참조하면, 통상적인 식각 방법으로 질화막 스페이서(16), 질화막(14) 및 폴리실리콘막(13)이 제거되고, 토폴로지의 악화가 없는 하부에 채널 스탑 영역(17)이 형성된 고품질의 필드 산화막(18)이 얻어진다.
이상에서와 같이, 본 발명의 반도체 디바이스의 소자 분리 방법은 폴리실리콘막 및 패드 산화막의 습식 식각과 질화막 스페이서를 이용하여 활성 영역의 감소를 막고, O2이온 주입 및 레이저를 이용한 어닐링 공정을 이용함으로써 토폴로지의 악화를 막을 수 있는 반도체 디바이스를 제조할 수 있다.
여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (5)
- 패드 산화막, 폴리실리콘막 및 질화막이 순차적으로 형성된 반도체 기판을 제공하는 단계; 사진 식각 공정에 의해 필드 산화막 예정 영역의 질화막, 폴리실리콘막 및 패드 산화막을 식각하는 단계; 폴리실리콘막의 측부 및 패드 산화막을 순차적으로 습식 식각하는 단계; 반도체 기판 상에 산화막을 형성하는 단계; 상기 패드 산화막, 폴리실리콘막 및 질화막으로 이루어진 적층막의 양측벽에 스페이서를 형성하는 단계; 상기 스페이서 사이의 반도체 기판 영역에 불순물을 이온 주입하는 단계; 어닐링 공정을 수행하여 노출된 반도체 기판 영역에 필드 산화막을 형성하는 단계; 및 스페이서, 질화막 및 폴리실리콘막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 소자 분리 방법.
- 제 1 항에 있어서, 상기 스페이서는 질화막으로 형성하는 것을 특징으로 하는 반도체 디바이스의 소자 분리 방법.
- 제 1 항에 있어서, 상기 분순물은 O2인 것을 특징으로 하는 반도체 디바이스의 소자 분리 방법.
- 제 1 항에 있어서, 상기 필드 산화막은 레이저에 의한 어닐링 공정으로 형성하는 것을 특징으로 하는 반도체 디바이스의 소자 분리 방법.
- 제 4 항에 있어서, 상기 레이저는 수직 방향으로만 조사하는 것을 특징으로 하는 반도체 디바이스의 소자 분리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058678A KR19980039620A (ko) | 1996-11-28 | 1996-11-28 | 반도체 디바이스의 소자 분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058678A KR19980039620A (ko) | 1996-11-28 | 1996-11-28 | 반도체 디바이스의 소자 분리방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980039620A true KR19980039620A (ko) | 1998-08-17 |
Family
ID=66483494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960058678A KR19980039620A (ko) | 1996-11-28 | 1996-11-28 | 반도체 디바이스의 소자 분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980039620A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058339A (ko) * | 1999-12-27 | 2001-07-05 | 박종섭 | 반도체 소자의 소자분리막 형성방법 |
-
1996
- 1996-11-28 KR KR1019960058678A patent/KR19980039620A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058339A (ko) * | 1999-12-27 | 2001-07-05 | 박종섭 | 반도체 소자의 소자분리막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100468785B1 (ko) | 포켓영역을 구비하는 모스 전계효과 트랜지스터의 제조방법 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| KR930000197B1 (ko) | 필드산화막 형성방법 | |
| KR19980039620A (ko) | 반도체 디바이스의 소자 분리방법 | |
| JP2629615B2 (ja) | 半導体装置の製造方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| KR100297169B1 (ko) | 반도체소자의소자분리방법 | |
| KR100390237B1 (ko) | 반도체소자의 제조방법 | |
| US6214674B1 (en) | Method of fabricating high voltage device suitable for low voltage device | |
| KR100642420B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH04137730A (ja) | 半導体装置の製造方法 | |
| KR100255151B1 (ko) | 플래쉬 이이피롬 셀 제조 방법 | |
| KR0125313B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100256228B1 (ko) | 반도체 소자의 분리막 형성방법 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| KR100699819B1 (ko) | 모스 트랜지스터의 형성방법 | |
| KR100359162B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100425063B1 (ko) | 반도체소자의제조방법 | |
| KR0143709B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0151226B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100268867B1 (ko) | 반도체소자및그의제조방법 | |
| JPH0621047A (ja) | 半導体装置及びその製造方法 | |
| KR0171981B1 (ko) | 반도체 소자의 아이솔레이션 방법 | |
| KR930008645B1 (ko) | 반도체 소자 격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |