KR19980038845A - Metal contact method of semiconductor device - Google Patents

Metal contact method of semiconductor device Download PDF

Info

Publication number
KR19980038845A
KR19980038845A KR1019960057774A KR19960057774A KR19980038845A KR 19980038845 A KR19980038845 A KR 19980038845A KR 1019960057774 A KR1019960057774 A KR 1019960057774A KR 19960057774 A KR19960057774 A KR 19960057774A KR 19980038845 A KR19980038845 A KR 19980038845A
Authority
KR
South Korea
Prior art keywords
contact hole
film
semiconductor device
forming
metal
Prior art date
Application number
KR1019960057774A
Other languages
Korean (ko)
Inventor
이정석
임태정
김동현
남기원
김광철
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960057774A priority Critical patent/KR19980038845A/en
Publication of KR19980038845A publication Critical patent/KR19980038845A/en

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 장치 제조방법Semiconductor device manufacturing method

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

콘택홀 식각시 발생한 콘택홀의 첨점 부위와 자연 산화막 제거를 위한 BOE 세정 공정에서 절연막의 일부가 돌출하여 턱이 짐으로 인하여 이후의 알루미늄막 증착시 보이드가 발생하는 문제점이 있었음.In the BOE cleaning process for removing the contact point and the natural oxide film generated during the contact hole etching, a part of the insulating film protrudes due to the jaw, which causes voids in the subsequent deposition of the aluminum film.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

콘택홀 식각 후 CF4/O2/Ar 플라즈마를 사용하여 건식 세정함으로써 콘택홀의 첨점을 둥글게 하고, 자연 산화막을 효과적으로 제거하는 금속 콘택방법을 제공하고자 함.The purpose of the present invention is to provide a metal contact method that rounds the peaks of contact holes and effectively removes natural oxide films by dry cleaning using CF 4 / O 2 / Ar plasma after contact hole etching.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치의 금속 콘택 형성에 이용됨Used to form metal contacts in semiconductor devices

Description

반도체 장치의 금속 콘택방법Metal contact method of semiconductor device

본 발명은 반도체 장치의 금속 콘택 방법에 관한 것으로, 특히 금속막의 단차 피복성을 개선한 반도체 장치의 금속 콘택 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal contact method of a semiconductor device, and more particularly to a metal contact method of a semiconductor device having improved step coverage of a metal film.

일반적으로, 반도체 장치의 금속 콘택은 알루미늄을 사용하여 스퍼터링(sputtering)하는 방법을 사용하여 왔다. 그러나, 반도체 장치의 고집적화에 따라 금속 콘택홀의 크기가 점점 감소하게 되고, 이에 따라 알루미늄막 증착시 공정 여유도가 점점 작아져 콘택 내에 오버-행(over-hang) 현상이 발생하여 알루미늄막의 단차 피복성을 확보하기가 힘들게 되었다. 이러한 문제점을 해결하기 위하여 알루미늄막 증착 온도를 높여 단차 피복성을 높이려 하지만, 알루미늄막 식각시 금속 잔유물(residue)를 유발하는 등 또 다른 문제점을 안고 있다.In general, metal contacts of semiconductor devices have used a method of sputtering using aluminum. However, as the semiconductor device is highly integrated, the size of the metal contact hole gradually decreases, and thus, the process margin is gradually reduced when the aluminum film is deposited, resulting in an over-hang phenomenon in the contact, thereby covering the step coverage of the aluminum film. It became difficult to secure. In order to solve this problem, the aluminum film deposition temperature is increased to increase the step coverage, but there is another problem such as causing a metal residue when etching the aluminum film.

이에 덧붙여, 알루미늄막을 콘택홀에 매립하기 전에 자연 산화막 제거를 위하여 BOE(Buffered Oxide Etchant) 용액 세정 공정을 수행하는데, 이 단계에서 절연막 간의 식각 속도차에 의하여 식각 속도가 상대적으로 느린 절연막의 일부가 콘택홀 내부로 돌출함으로써 알루미늄 매립시 보이드를 유발한다.In addition, a buffered oxide etch (BOE) solution cleaning process is performed to remove the natural oxide layer before the aluminum layer is buried in the contact hole. In this step, a portion of the insulating layer whose etching rate is relatively slow due to the etching rate difference between the insulating layers is contacted. Protruding into the hole causes voids in the aluminum filling.

그리고, 콘택 식각시의 건식 식각 단계에서 기판 상에 오염 및 손상이 발생하여 반도체 장치의 신뢰도를 저하시키는 요인이 되기 때문에 별도의 후처리 단계를 필요로 한다.In addition, since the contamination and damage occurs on the substrate in the dry etching step at the time of contact etching, the reliability of the semiconductor device is deteriorated, thus requiring a separate post-processing step.

또한, 일반적인 와인 글래스(wine glass)형 콘택홀의 경우 발생하는 콘택홀의 첨점 부위 역시 이후의 알루미늄 매립시 단차 피복성을 악화시키는 요인이 된다.In addition, in the case of a general wine glass type contact hole, the peak point of the contact hole also causes deterioration of the step coverage in the subsequent aluminum filling.

이하, 첨부된 도면 도 1a 내지 도 1d를 참조하여 종래의 금속 콘택 방법과 그 문제점을 상술한다.Hereinafter, a conventional metal contact method and its problems will be described with reference to the accompanying drawings, FIGS. 1A to 1D.

먼저, 도 1a는 실리콘 기판(10) 상에 층간 절연막인 BPSG(BoroPhosphoric Silicate Glass)막(11a), IPO(InterPoly Oxide)(12), BPSG막(11b)이 차례로 적층된 전체구조 상부에 포토레지스트를 도포한 다음, 금속 콘택을 위한 포토레지스트 패턴(13)을 형성한 상태를 나타낸 것이다.First, FIG. 1A illustrates a photoresist on an entire structure in which a BPSG (BoroPhosphoric Silicate Glass) film 11a, an IPO (InterPoly Oxide) 12, and a BPSG film 11b are sequentially stacked on a silicon substrate 10. After coating, the photoresist pattern 13 for metal contact is formed.

다음으로, 도 1b에 도시된 바와 같이 습식 식각 및 건식 식각을 차례로 실시함으로써 와인 글래스형 금속 콘택홀을 형성한다. 여기서, 첨점 부위(A)가 발생한다. 이러한 첨점 부위(A)는 이후의 알루미늄막 증착시 보이드 유발의 원인이 되어 금속막의 단차 피복성을 악화시킨다. 즉, 알루미늄막이 콘택홀 표면을 따라 흘러내리다가 첨점 부위(A)에서 그 흐름이 멈추게 되어 콘택홀을 효과적으로 매립할 수 없게 된다.Next, as shown in FIG. 1B, the wet glass and the dry etching are sequentially performed to form a wine glass metal contact hole. Here, a cusp site A occurs. This pointed portion (A) is a cause of voids during the subsequent deposition of the aluminum film to deteriorate the step coverage of the metal film. That is, the aluminum film flows down along the contact hole surface, and the flow stops at the peak portion A so that the contact hole cannot be effectively buried.

이어서, 도 1c에 도시된 바와 같이 포토레지스트 패턴(13)을 제거한 다음, BOE 용액을 사용하여 세정 공정을 수행한다. 이 공정을 수행하여 실리콘 기판(10) 상에 형성된 자연 산화막을 제거하게 되는데, 이때 층간 절연막인 BPSG막(11a), IPO(12), BPSG막(11b)의 일부가 식각된다. 그런데, IPO(12), BPSG막(11a,11b)의 BOE 용액에 대한 식각 속도가 다르기 때문에 즉, 도핑되지 않은 산화막인 IPO(12)에 비하여 B와 P가 도핑된 BPSG막(11a,11b)의 식각 속도가 빠르기 때문에 상대적으로 식각 속도가 느린 IPO(12)가 돌출하게 되는 것이다.Subsequently, the photoresist pattern 13 is removed as shown in FIG. 1C, and then a cleaning process is performed using a BOE solution. This process is performed to remove the natural oxide film formed on the silicon substrate 10. At this time, a portion of the interlayer insulating film BPSG film 11a, IPO 12, BPSG film 11b is etched. However, since the etching rates for the BOE solutions of the IPO 12 and the BPSG films 11a and 11b are different, that is, the BPSG films 11a and 11b doped with B and P as compared to the IPO 12 which is an undoped oxide film. Because of the fast etching speed of the relatively slow etching speed IPO (12) is to protrude.

끝으로, 도 1d에 도시된 바와 같이 전체구조 상부에 장벽 금속인 Ti/TiN막(14)을 증착하고, 그 상부에 알루미늄막(15)을 증착한다. 이때, Ti/TiN막(14)은 돌출된 IPO(12)에 의하여 끊어지고, 알루미늄막(15)은 1차적으로 첨점 부위(A)에서, 2차적으로 돌출된 IPO막(12)에 의하여 그 증착을 멈추게 되어 오버-행 현상이 발생한다. 즉, 알루미늄막이 콘택홀 벽을 따라 흘러내리다가 첨점 부위(A) 및 턱진 부위에서 그 흐름이 중단되어 보이드(void)를 유발하게 되는 것이다. 이러한 보이드는 단선 등의 문제를 유발하게 되어 반도체 장치의 신뢰도를 떨어뜨리는 결과를 초래한다.Finally, as shown in FIG. 1D, a Ti / TiN film 14, which is a barrier metal, is deposited on top of the entire structure, and an aluminum film 15 is deposited on it. At this time, the Ti / TiN film 14 is cut off by the protruding IPO 12, and the aluminum film 15 is primarily formed by the IPO film 12 protruding secondly from the peak portion A. Deposition stops and an over-hang phenomenon occurs. That is, the aluminum film flows down along the contact hole wall, and the flow is stopped at the peak portion A and the jaw portion, causing voids. Such voids cause problems such as disconnection, resulting in a decrease in reliability of the semiconductor device.

본 발명은 콘택홀 식각 후 CF4/O2/Ar 플라즈마를 사용하여 건식 세정함으로써 콘택홀의 첨점을 둥글게 하고, 자연 산화막을 효과적으로 제거하는 금속 콘택방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a metal contact method for rounding the peaks of contact holes and effectively removing the native oxide layer by dry cleaning using CF 4 / O 2 / Ar plasma after contact hole etching.

도 1a 내지 도 1c는 종래 기술에 따라 형성된 반도체 장치의 금속 콘택 공정도,1A to 1C are process diagrams of metal contact of a semiconductor device formed according to the prior art;

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 장치의 금속 콘택 공정도.2A to 2D are metal contact process diagrams of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10, 20 : 실리콘 기판 11a, 11b, 21a, 21b : BPSG막10, 20: silicon substrate 11a, 11b, 21a, 21b: BPSG film

12, 22 : IPO 13, 23 : 포토레지스트 패턴12, 22: IPO 13, 23: photoresist pattern

14, 24 : Ti/TiN막 15, 25 : 알루미늄막14, 24: Ti / TiN film 15, 25: aluminum film

A : 첨점 부위A: cusp area

상기와 같은 목적을 달성하기 위하여 본 발명은 반도체 장치의 제조방법에 있어서, 반도체 기판 상에 기형성된 소정의 층간 절연막 상부에 금속 콘택홀 형성을 위한 포토레지스트 패턴 형성하는 단계, 상기 포토레지스트 패턴을 식각 장벽으로하여 습식 및 건식 식각을 차례로 실시함으로써 상기 소정의 층간 절연막을 관통하는 금속 콘택홀을 형성하는 단계, 상기 포토레지스트 패턴 및 반도체 기판 상에 형성된 자연 산화막을 제거하고, 콘택홀 식각시 발생한 첨점 부위를 둥글게 하기 위하여 CF4가스, O2가스 및 Ar 가스를 포함하는 플라즈마를 사용하여 건식 세정하는 단계 및 전체구조 상부에 금속막을 형성하여 상기 콘택홀을 매립하는 단계를 포함하여 이루어진다.In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device, the method comprising: forming a photoresist pattern for forming a metal contact hole on a predetermined interlayer insulating layer formed on a semiconductor substrate, and etching the photoresist pattern Forming a metal contact hole that penetrates the predetermined interlayer insulating film by performing wet and dry etching sequentially as a barrier, removing the photoresist pattern and the natural oxide film formed on the semiconductor substrate, and removing the peaks generated during the contact hole etching. Dry cleaning using a plasma containing CF 4 gas, O 2 gas and Ar gas to round the surface, and filling the contact hole by forming a metal film on the entire structure.

이하, 첨부된 도면 도 2a 내지 도 2d를 참조하여 본 발명의 일실시예를 상술한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings, FIGS. 2A to 2D.

먼저, 도 2a는 실리콘 기판(20) 상에 BPSG막(21a), IPO(22), BPSG막(21b)이 차례로 적층된 구조에서, 전체구조 상부에 포토레지스트를 도포한 다음, 금속 콘택을 위한 포토레지스트 패턴(23)을 형성한 상태를 나타낸 것이다.First, in FIG. 2A, a photoresist is applied over an entire structure in a structure in which a BPSG film 21a, an IPO 22, and a BPSG film 21b are sequentially stacked on a silicon substrate 20. The state in which the photoresist pattern 23 is formed is shown.

다음으로, 도 2b에 도시된 바와 같이 습식 식각 및 건식 식각을 수행함으로써 와인 글래스형 금속 콘택홀을 형성한다. 여기서, 첨점 부위(A)가 발생한다.Next, as shown in FIG. 2B, wet etching and dry etching are performed to form a wine glass metal contact hole. Here, a cusp site A occurs.

이어서, 도 1c에 도시된 바와 같이 CF4/O2/Ar 플라즈마를 사용하여 건식 세정을 실시한다. 이때, 노출된 실리콘 기판(20) 상에 형성된 자연 산화막 및 콘택홀 내의 첨점 부위(A)가 제거된다. 여기서, Ar 가스는 불활성 가스로서 스스로 안정하기 때문에 화학 반응은 일으키지 않고, 물리적인 작용만을 수행한다. O2가스는 콘택홀 건식 식각시 발생한 실리콘 기판(20) 상의 손상 부위를 산화시켜 제거되도록 하는 역할과 포토레지스트 패턴(23)을 제거하는 역할을 한다.Subsequently, dry cleaning is performed using a CF 4 / O 2 / Ar plasma as shown in FIG. 1C. At this time, the peak portion A in the native oxide film and the contact hole formed on the exposed silicon substrate 20 is removed. Here, since Ar gas is self-stable as an inert gas, no chemical reaction occurs and only a physical action is performed. The O 2 gas serves to oxidize and remove the damaged part on the silicon substrate 20 generated during the contact hole dry etching and to remove the photoresist pattern 23.

끝으로, 도 2d에 도시된 바와 같이 전체구조 상부에 장벽 금속인 Ti/TiN막(24)을 증착한 다음, 알루미늄막(25)을 증착하여 콘택홀을 매립한다.Finally, as shown in FIG. 2D, the Ti / TiN film 24, which is a barrier metal, is deposited on the entire structure, and then the aluminum film 25 is deposited to fill the contact holes.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 본 발명은 콘택홀 식각 후 소정의 건식 세정 공정을 실시함으로써 콘택홀 내의 첨점 부위를 등글게 하고, 자연 산화막 제거를 위한 종래의 BOE 세정 공정 절연막의 일부가 돌출하여 턱이 지는 현상을 방지하며, 이로 인하여 이후의 알루미늄 매립 공정에서 보이드 없이 콘택홀을 매립할 수 있게 됨으로써 반도체 장치의 신뢰도를 향상시키고, 반도체 장치 제조 공정상의 수율을 향상시키는 효과가 있다.As described above, the present invention performs a predetermined dry cleaning process after etching the contact hole, to sharpen the spots in the contact hole, and to prevent the bulging of a part of the conventional BOE cleaning process insulating film for removing the natural oxide film. In this way, the contact hole can be buried without voids in the subsequent aluminum filling process, thereby improving the reliability of the semiconductor device and improving the yield in the semiconductor device manufacturing process.

Claims (2)

반도체 장치의 제조방법에 있어서, 반도체 기판 상에 기형성된 소정의 층간 절연막 상부에 금속 콘택홀 형성을 위한 포토레지스트 패턴 형성하는 단계, 상기 포토레지스트 패턴을 식각 장벽으로하여 습식 및 건식 식각을 차례로 실시함으로써 상기 소정의 층간 절연막을 관통하는 금속 콘택홀을 형성하는 단계, 상기 포토레지스트 패턴 및 반도체 기판 상에 형성된 자연 산화막을 제거하고, 콘택홀 식각시 발생한 첨점 부위를 둥글게 하기 위하여 CF4가스, O2가스 및 Ar 가스를 포함하는 플라즈마를 사용하여 건식 세정하는 단계 및 전체구조 상부에 금속막을 형성하여 상기 콘택홀을 매립하는 단계를 포함하여 이루어진 반도체 장치의 금속 콘택방법.A method of manufacturing a semiconductor device, comprising: forming a photoresist pattern for forming a metal contact hole on a predetermined interlayer insulating film formed on a semiconductor substrate, and performing wet and dry etching sequentially by using the photoresist pattern as an etch barrier. forming a metal contact hole penetrating the predetermined inter-layer insulating film, the photoresist pattern, and CF 4 gas to remove the natural oxide film formed on a semiconductor substrate, and to round the cusp region occurred at the contact hole etching, O 2 gas And dry cleaning using a plasma including Ar gas, and filling the contact hole by forming a metal film on the entire structure. 제1항에 있어서, 상기 건식 세정하는 단계 이후에 전체구조 상부에 장벽 금속막을 형성하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 금속 콘택방법.The method of claim 1, further comprising forming a barrier metal film on the entire structure after the dry cleaning.
KR1019960057774A 1996-11-26 1996-11-26 Metal contact method of semiconductor device KR19980038845A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960057774A KR19980038845A (en) 1996-11-26 1996-11-26 Metal contact method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057774A KR19980038845A (en) 1996-11-26 1996-11-26 Metal contact method of semiconductor device

Publications (1)

Publication Number Publication Date
KR19980038845A true KR19980038845A (en) 1998-08-17

Family

ID=66482223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057774A KR19980038845A (en) 1996-11-26 1996-11-26 Metal contact method of semiconductor device

Country Status (1)

Country Link
KR (1) KR19980038845A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701779B1 (en) * 2005-12-27 2007-03-30 동부일렉트로닉스 주식회사 Method for fabricating contact of semiconductor device
US9472583B2 (en) 2013-11-28 2016-10-18 Samsung Display Co., Ltd. Method of manufacturing display apparatus using etching buffer layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701779B1 (en) * 2005-12-27 2007-03-30 동부일렉트로닉스 주식회사 Method for fabricating contact of semiconductor device
US9472583B2 (en) 2013-11-28 2016-10-18 Samsung Display Co., Ltd. Method of manufacturing display apparatus using etching buffer layer

Similar Documents

Publication Publication Date Title
KR100462884B1 (en) Dual Damascene Interconnection Formation Method in Semiconductor Device using Sacrificial Filling Material
KR100505450B1 (en) Method for fabricating semiconductor device using damascene process
KR20030073261A (en) Semiconductor device prevented ring defect and method for manufacturing the same
KR19980038845A (en) Metal contact method of semiconductor device
JPH10116904A (en) Manufacture of semiconductor device
KR20100026189A (en) Method for fabricating capasitor of semiconductor device
KR100399906B1 (en) Method for forming contact hole of semiconductor device
KR100367403B1 (en) Method for forming contact of a semiconductor device
KR100597090B1 (en) Method for fabricating gate electrode of semiconductor device
KR100300869B1 (en) A method for forming interlayer dielectric layer in semiconductor device
KR100291190B1 (en) Method of manufacturing semiconductor memory device
KR100879745B1 (en) Method of forming contact for semiconductor device
KR100243279B1 (en) Forming method fo inter-dielectric layer in metal process
KR100329072B1 (en) Capacitor Manufacturing Method for Semiconductor Devices
KR20000003920A (en) Method for manufacturing semiconductor devices
KR100458078B1 (en) Method for forming metal interconnection of semiconductor device to reduce em phenomenon and leakage current
KR19990046930A (en) Semiconductor device and manufacturing method thereof
KR100248799B1 (en) A method for forming metal contact in semiconductor device
KR19980038846A (en) Metal contact method of semiconductor device
KR100265828B1 (en) A method for fabricating semiconductor device
KR100439027B1 (en) Method for Forming Self-Align Contact
KR100256801B1 (en) Method for forming contact hole in semiconductor device
KR100393970B1 (en) method for forming metal contact semiconductor device
KR100304967B1 (en) Metal line of semiconductor device and method for fabricating the same
KR20040043931A (en) Method of forming interlayer dielectric layer in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Submission of document of abandonment before or after decision of registration