KR100329072B1

KR100329072B1 - Capacitor Manufacturing Method for Semiconductor Devices

Info

Publication number: KR100329072B1
Application number: KR1019980024873A
Authority: KR
Inventors: 박병준; 김명필; 신현상
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-06-29
Filing date: 1998-06-29
Publication date: 2002-08-21
Also published as: KR20000003613A

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 고유전물질인 Ta₂O₅막를 유전막으로 사용하는 경우 금속성 물질인 TiN과 비금속성 물질인 다결정실리콘층의 이중구조를 갖는 상부전극을 형성하는데 상기 상부전극을 형성하기 위한 식각공정에서 발생된 금속성 폴리머와 비금속성 폴리머를 각각 하이드록실아민을 포함하는 용액과 불산을 포함하는 용액을 사용하여 제거함으로써 캐패시터의 정전용량을 증대시키고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and when using a Ta ₂ O ₅ film, which is a high dielectric material, as a dielectric film, to form an upper electrode having a double structure of TiN, a metallic material, and a polysilicon layer, a nonmetallic material. The capacitance of the capacitor is increased by removing the metallic polymer and the non-metallic polymer generated in the etching process for forming the upper electrode using a solution containing hydroxylamine and a solution containing hydrofluoric acid, respectively. It is a technology that enables high integration.

Description

Capacitor Manufacturing Method of Semiconductor Device

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 고유전율의 특성을 갖는 Ta₂O₅막을 유전막으로 사용하는 반도체소자에서 다결정실리콘층/TiN의 이중구조의 상부전극 패터닝시 발생하는 금속성 및 비금속성 폴리머를 제거하여 캐패시터의 전기적 특성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device. In particular, in a semiconductor device using a Ta ₂ O ₅ film having high dielectric constant as a dielectric film, metallic and nonmetals generated during patterning of the upper electrode of a double structure of polycrystalline silicon layer / TiN. The present invention relates to a technology capable of improving the characteristics and reliability of semiconductor devices by removing the polymer and improving the electrical characteristics of the capacitor.

반도체소자가 고집적화됨에 따라 소자의 동작에 필요한 최소한의 저장전극의 용량은 줄어드는데 한계가 있다. 이에 작은 면적에 최소한의 저장전극 용량(C)을 확보하기 위하여 많은 노력을 기울이고 있다. 저장전극 용량은 유전율(ε)과 저장전극 표면적(A)에 비례하고 유전막 두께(d)에 반비례하므로 저장전극의 용량을 증가시키는 방법으로는 여러가지가 있을 수 있지만 그 중에서 유전율이 큰 물질을 이용하여 저장전극 용량을 증가시키는 방법이 현재 많이 연구되고 있다. 또한 탄탈륨산화막(Ta₂O₅)의 경우 현재 사용되는 유전물질인 실리콘 질화막보다 3배 이상의 유전율을 갖고 있기 때문에 이를 반도체소자에 적용하기 위해 연구되고 있다.As semiconductor devices are highly integrated, the capacity of the minimum storage electrode required for the operation of the device is limited. In order to secure a minimum storage electrode capacity (C) in a small area has been put a lot of effort. Since the storage electrode capacity is proportional to the dielectric constant (ε) and the storage electrode surface area (A) and inversely proportional to the dielectric film thickness (d), there are various ways to increase the capacity of the storage electrode. Many methods for increasing storage electrode capacity have been studied. In addition, the tantalum oxide film (Ta ₂ O ₅ ) has a dielectric constant more than three times that of the silicon nitride film, which is currently used dielectric material, and has been studied to apply it to semiconductor devices.

그러나, 상기와 같이 종래기술에 따른 반도체소자의 캐패시터 제조방법은, 유전막으로 탄탈륨산화막을 사용하기 위해 TiN/다결정실리콘층의 구조를 갖는 접지전극과 함께 사용되고, 후속 패터닝공정후 금속성물질인 Ta, Ti와 비금속물질인 Si와 혼합된 복잡한 형태의 폴리머(polymer)가 형성되고, 상기 폴리머는 감광막 제거 공정후 습식 세정공정에서도 제거되지 않기 때문에 전하저장전극으로서의 전기적 특성이 열화되는 문제점이 있다.However, as described above, the capacitor manufacturing method of the semiconductor device according to the prior art is used with a ground electrode having a structure of TiN / polycrystalline silicon layer to use a tantalum oxide film as a dielectric film, and a metallic material Ta, Ti after a subsequent patterning process. And a complex polymer mixed with Si, which is a nonmetallic material, are formed, and since the polymer is not removed even in the wet cleaning process after the photoresist removal process, the electrical characteristics of the charge storage electrode are deteriorated.

본 발명은 상기한 문제점을 해결하기 위하여, Ta₂O₅막을 유전체막으로 사용하는 반도체소자에서 다결정실리콘막/TiN의 이중구조의 상부전극 식각후 발생한 금속성 폴리머는 하이드록실아민(hydroxylamine)을 포함하는 용액으로 제거하고, 비금속성 폴리머는 불산이 함유된 BOE(bufferde oxide etchant)용액으로 제거함으로써 캐패시터의 전기적 특성을 향상시키는 반도체소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.In order to solve the above problems, in the semiconductor device using a Ta ₂ O ₅ film as the dielectric film, the metallic polymer generated after etching the upper electrode of the double structure of the polycrystalline silicon film / TiN includes hydroxylamine (hydroxylamine). The purpose of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device, which is removed by a solution and the non-metallic polymer is removed by a buffer oxide etchant (BOE) solution containing hydrofluoric acid.

도 1 내지 도 4 는 본 발명에 따른 반도체소자의 캐패시터 제조방법에 의해 형성된 캐패시터의 단면도.1 to 4 are cross-sectional views of capacitors formed by a method for manufacturing a capacitor of a semiconductor device according to the present invention.

◈ 도면의 주요부분에 대한 부호의 설명◈◈ Explanation of symbols for the main parts of the drawing

10 : 반도체기판 20 : 층간절연막10 semiconductor substrate 20 interlayer insulating film

30 : 하부전극 40 : 유전막30: lower electrode 40: dielectric film

50 : 확산방지막 60 : 상부전극용 다결정실리콘층50: diffusion barrier 60: polysilicon layer for the upper electrode

70 : 감광막 패턴 80 : 금속성 폴리머70 photosensitive film pattern 80 metallic polymer

90 : 비금속성 폴리머90 nonmetallic polymer

상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 제조방법은,Capacitor manufacturing method of a semiconductor device according to the present invention to achieve the above object,

Ta₂O₅막을 유전막으로 사용하는 반도체소자의 캐패시터 제조방법에 있어서,In the method of manufacturing a capacitor of a semiconductor device using a Ta ₂ O ₅ film as a dielectric film,

상기 Ta₂O₅막 상부에 확산방지막 및 상부전극용 다결정실리콘층을 형성하는 공정과,Forming a diffusion barrier layer and a polysilicon layer for an upper electrode on the Ta ₂ O ₅ layer;

상기 상부전극용 다결정실리콘층 상부에 상부전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,Forming a photoresist pattern on the upper polycrystalline silicon layer to protect a portion intended as an upper electrode;

상기 감광막 패턴을 식각마스크로 사용하여 상기 상부전극용 다결정실리콘층, 확산방지막 및 Ta₂O₅막을 건식식각하는 공정과,Dry etching the polysilicon layer, the diffusion barrier, and the Ta ₂ O ₅ film for the upper electrode by using the photoresist pattern as an etching mask;

상기 건식식각시 발생된 금속성 폴리머와 감광막 패턴을 하이드록실아민과 감광막 제거액이 혼합된 용액으로 제거하는 공정과,Removing the metallic polymer generated during the dry etching and the photoresist pattern with a solution in which hydroxylamine and the photoresist removal solution are mixed;

상기 건식식각시 발생된 비금속성의 폴리머를 제거하는 공정을 포함하는 것을 특징으로 한다.It characterized in that it comprises a step of removing the non-metallic polymer generated during the dry etching.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.Hereinafter, a method of manufacturing a capacitor of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 4 는 본 발명에 따른 반도체소자의 캐패시터 제조방법을 도시한 단면도이다.1 to 4 are cross-sectional views showing a capacitor manufacturing method of a semiconductor device according to the present invention.

먼저, 반도체기판(10)에 소자분리 절연막(도시않됨), 게이트 절연막(도시않됨), 게이트 전극(도시않됨) 및 비트라인(도시않됨) 등의 하부구조물을 형성한 다음, 상기 구조 상부에 다결정실리콘층으로 형성된 하부전극(30)을 구비하는 층간절연막(20)을 형성한다. 상기 층간절연막(20)은 실리콘 산화막으로 형성한다.First, a lower structure such as a device isolation insulating film (not shown), a gate insulating film (not shown), a gate electrode (not shown), and a bit line (not shown) are formed on the semiconductor substrate 10, and then a polycrystal is formed on the structure. An interlayer insulating film 20 having a lower electrode 30 formed of a silicon layer is formed. The interlayer insulating film 20 is formed of a silicon oxide film.

그 다음, 상기 구조 상부에 탄탈륨산화막(Ta₂O₅)으로 유전막(40)을 형성한다.Next, a dielectric film 40 is formed on the structure using a tantalum oxide film Ta ₂ O ₅ .

그리고, 상기 유전막(40) 상부에 TiN으로 확산방지막(50)을 형성한다. 상기 확산방지막(50)은 상기 유전막(40)의 산소성분이 후속 공정으로 형성되는 상부전극으로 확산되는 것을 방지하기 위한 것으로 상기 유전막(40)의 유전율을 보호하기 위한 것이다.In addition, a diffusion barrier 50 is formed on the dielectric layer 40 using TiN. The diffusion barrier 50 is to prevent the oxygen component of the dielectric layer 40 from diffusing to the upper electrode formed in a subsequent process, and is to protect the dielectric constant of the dielectric layer 40.

다음, 상기 확산방지막(50) 상부에 상부전극용 다결정실리콘층(60)을 형성한다.Next, an upper electrode polysilicon layer 60 is formed on the diffusion barrier 50.

그 다음, 상기 상부전극용 다결정실리콘층(60) 상부에 상부전극으로 예정된 부분을 보호하는 감광막 패턴(70)을 형성한다. (도 1참조)Next, a photoresist pattern 70 is formed on the upper electrode polysilicon layer 60 to protect a predetermined portion as the upper electrode. (See Fig. 1)

그리고, 상기 감광막 패턴(70)을 식각마스크로 사용하여 상기 상부전극용 다결정실리콘층(60), 확산방지막(50) 및 유전막(40)을 순차적으로 건식식각하여 제거한다. 이때, 상기 건식식각공정으로 폴리머(80, 90)가 발생되어 상기 감광막패턴(70)의 상부 및 측벽에 증착된다. (도 2참조)The polysilicon layer 60, the diffusion barrier layer 50, and the dielectric layer 40 for the upper electrode are sequentially dry-etched and removed using the photoresist pattern 70 as an etching mask. In this case, polymers 80 and 90 are generated by the dry etching process and are deposited on the top and sidewalls of the photoresist pattern 70. (See Fig. 2)

다음, 상기 구조를 하이드록실아민 및 레지스트 제거액을 함유하는 용액에 담그면 금속성 폴리머(80)와 함께 감광막 패턴(70)이 제거되고, 실리콘 산화물의 특성을 갖는 비금속성 폴리머(90)는 잔류하게 된다. (도 3참조)Subsequently, when the structure is immersed in a solution containing hydroxylamine and a resist removal solution, the photosensitive film pattern 70 is removed together with the metallic polymer 80, and the nonmetallic polymer 90 having the characteristics of silicon oxide remains. (See Fig. 3)

그 다음, 상기 불산이 함유된 BOE 용액에 담구어 상기 비금속성 폴리머(90)가 제거된다. 이때, 상기 BOE 용액은 상기 층간절연막(20)이 손실되는 것을 방지하고, 폴리머만 제거하기 위하여 300 : 1∼100 : 1 으로 묽게 희석된 것을 사용한다. (도 4참조)Next, the nonmetallic polymer 90 is removed by dipping in a BOE solution containing hydrofluoric acid. At this time, the BOE solution is diluted to 300: 1 to 100: 1 to prevent the loss of the interlayer insulating film 20, and to remove only the polymer. (See Fig. 4)

WN/다결정실리콘층 구조의 저장전극을 형성하는 경우에도 상기와 같은 방법으로 폴리머를 제거할 수 있다.In the case of forming a storage electrode having a WN / polycrystalline silicon layer structure, the polymer may be removed in the same manner as described above.

상기한 바와 같이 본 발명에 따른 반도체 소자의 캐패시터 제조방법은, 고유전물질인 Ta₂O₅를 유전막으로 사용하는 경우 금속성 물질인 TiN과 비금속성 물질인 다결정실리콘층의 이중구조를 갖는 상부전극을 형성하는데 상기 상부전극을 형성하기 위한 식각공정에서 발생된 금속성 폴리머와 비금속성 폴리머를 각각 하이드록실아민을 포함하는 용액과 불산을 포함하는 용액을 사용하여 제거함으로써 캐패시터의 정전용량을 증대시키고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 이점이 있다.As described above, in the method of manufacturing a capacitor of a semiconductor device according to the present invention, when the high dielectric material Ta ₂ O ₅ is used as a dielectric film, an upper electrode having a dual structure of a TiN metal material and a polysilicon layer of a nonmetallic material is used. To increase the capacitance of the capacitor by removing the metallic polymer and non-metallic polymer generated in the etching process for forming the upper electrode using a solution containing hydroxylamine and a solution containing hydrofluoric acid, respectively, There is an advantage that enables high integration of semiconductor devices.

Claims

In the method of manufacturing a capacitor of a semiconductor device using a Ta ₂ O ₅ film as a dielectric film,

Forming a diffusion barrier layer and a polysilicon layer for an upper electrode on the Ta ₂ O ₅ layer;

Forming a photoresist pattern on the upper polycrystalline silicon layer to protect a portion intended as an upper electrode;

Dry etching the polysilicon layer, the diffusion barrier, and the Ta ₂ O ₅ film for the upper electrode using the photoresist pattern as an etching mask;

Removing the metallic polymer and photoresist pattern generated during the dry etching with hydroxylamine,

The method of manufacturing a capacitor of a semiconductor device comprising the step of removing the non-metallic polymer generated during the dry etching.

The method of claim 1,

The polysilicon layer is a capacitor manufacturing method of a semiconductor device, characterized in that instead of the laminated structure of the WN / polycrystalline silicon layer.

The method of claim 1,

The diffusion barrier is a capacitor manufacturing method of a semiconductor device, characterized in that formed by a TiN film.

The method of claim 1.

And removing the photosensitive film pattern with a mixed solution of hydroxylamine solution and photosensitive film removal solution.

The method of claim 1,

The method of manufacturing a capacitor of a semiconductor device, characterized in that the non-metallic polymer is removed with a hydrofluoric acid solution diluted to 300: 1 to 100: 1.