KR100475273B1 - Forming method for storage node of semiconductor device - Google Patents
Forming method for storage node of semiconductor device Download PDFInfo
- Publication number
- KR100475273B1 KR100475273B1 KR10-2002-0039684A KR20020039684A KR100475273B1 KR 100475273 B1 KR100475273 B1 KR 100475273B1 KR 20020039684 A KR20020039684 A KR 20020039684A KR 100475273 B1 KR100475273 B1 KR 100475273B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- gas
- etching process
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 38
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 239000000654 additive Substances 0.000 claims description 4
- 230000000996 additive effect Effects 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 239000000460 chlorine Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920003169 water-soluble polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 저장전극용 도전층을 형성하고, 유기반사방지막을 소정 두께 도포한 다음, 상기 저장전극용 도전층을 전면식각하여 저장전극을 형성한 후 상기 저장전극 간에 잔류하는 유기반사방지막을 제거함으로써 상기 저장전극용 도전층의 전면식각공정만으로도 상기 유기반사방지막을 제거할 수 있고, 저장전극 형성 후 잔류하는 유기반사방지막이 소량이기 때문에 제거공정도 용이하며 후속 공정에서 결함을 유발시키는 원인의 발생을 방지하는 기술이다. The present invention relates to a method for forming a storage electrode of a semiconductor device. The method includes forming a storage electrode conductive layer, applying an organic antireflection film to a predetermined thickness, and then etching the entire surface of the storage electrode conductive layer to form the storage electrode. By removing the organic anti-reflective film remaining between the storage electrodes, the organic anti-reflective film can be removed only by the entire surface etching process of the conductive layer for the storage electrode. It is a technique for preventing the occurrence of a cause causing a defect in a subsequent process.
Description
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 보다 상세하게 저장전극 형성 시 발생하는 결함을 최소화시키는 반도체소자의 저장전극 형성방법에 관한 것이다.The present invention relates to a method of forming a storage electrode of a semiconductor device, and more particularly, to a method of forming a storage electrode of a semiconductor device for minimizing defects generated when the storage electrode is formed.
최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.Recently, due to the trend toward higher integration of semiconductor devices, it is difficult to form capacitors with sufficient capacitance due to a decrease in cell size. In particular, a DRAM device including one MOS transistor and a capacitor has a word in a vertical and horizontal direction on a semiconductor substrate. Lines and bit lines are orthogonally arranged, a capacitor is formed over two gates, and a contact hole is formed in the center of the capacitor.
이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.In this case, the capacitor mainly uses an oxide film, a nitride film, or an O.O. (oxide-nitride-oxide) film as a dielectric, using polycrystalline silicon as a conductor, and a capacitance of a capacitor that occupies a large area in a chip. While reducing the area, reducing the area becomes an important factor in the high integration of the DRAM device.
따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다. Therefore, C = (ε0 × εr × A) / T, where ε0 is the permittivity of vacuum, εr is the dielectric constant of the dielectric film, A is the surface area of the capacitor, and T is the thickness of the dielectric film. In order to increase the capacitance C of the displayed capacitor, a material having a high dielectric constant is used as the dielectric, a thin dielectric film is formed, or the surface area of the capacitor is increased.
이하, 첨부된 도면을 참고로 하여 종래기술에 대하여 설명한다. Hereinafter, with reference to the accompanying drawings will be described in the prior art.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도로서, 셀영역(Ⅰ) 및 주변회로영역(Ⅱ)을 동시에 도시한다. 1A to 1D are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the related art, and simultaneously show a cell region I and a peripheral circuit region II.
먼저, 반도체기판(11) 상에 소자분리 절연막(도시안됨)과 게이트절연막을 형성하고, 게이트전극(도시안됨)과 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트랜지스터 및 비트라인(도시안됨)을 형성한다. First, a device isolation insulating film (not shown) and a gate insulating film are formed on the semiconductor substrate 11, and a MOS field effect transistor and a bit line (not shown) including a gate electrode (not shown) and a source / drain electrode (not shown) are illustrated. No).
다음, 전체표면 상부에 층간절연막(12)을 형성한다. Next, an interlayer insulating film 12 is formed over the entire surface.
그 다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 층간절연막(12)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다. 이때, 상기 저장전극 콘택홀은 셀영역(Ⅰ)에만 형성된다. Next, the interlayer insulating layer 12 is etched by a photolithography process using a storage electrode contact mask to form a storage electrode contact hole (not shown). In this case, the storage electrode contact hole is formed only in the cell region (I).
다음, 전체표면 상부에 다결정실리콘층 등의 도전층을 형성한 후 평탄화식각하여 상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그(13)를 형성한다. Next, a conductive layer such as a polysilicon layer is formed on the entire surface and then planarized to form a storage electrode contact plug 13 filling the storage electrode contact hole.
그 다음, 전체표면 상부에 식각방지막(14) 및 코아절연막(15)을 형성한다. 이때, 상기 식각방지막(14)은 질화막으로 형성된 것이다. Next, an etch stop layer 14 and a core insulating layer 15 are formed on the entire surface. In this case, the etch stop 14 is formed of a nitride film.
다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막(15) 및 식각방지막(14)을 식각하여 상기 저장전극 콘택플러그(13)를 노출시키는 트렌치를 형성한다. (도 1a 참조)Next, a trench for exposing the storage electrode contact plug 13 is formed by etching the core insulating layer 15 and the etch stop layer 14 by a photolithography process using a storage electrode mask. (See Figure 1A)
그 다음, 전체표면 상부에 저장전극용 도전층(16)을 소정 두께 형성한다. 이때, 상기 저장전극용 도전층(16)은 다결정실리콘층으로 형성된 것이다.Next, the conductive layer 16 for a storage electrode is formed to a predetermined thickness on the entire surface. In this case, the storage electrode conductive layer 16 is formed of a polycrystalline silicon layer.
다음, 상기 저장전극용 도전층(16) 상부에 감광막(17)을 형성한다. (도 1c 참조)Next, a photosensitive film 17 is formed on the conductive layer 16 for the storage electrode. (See Figure 1C)
그 다음, 상기 감광막(17)을 전면식각하여 상기 저장전극용 도전층(16)을 노출시킨다. Next, the photoresist layer 17 is etched entirely to expose the conductive layer 16 for the storage electrode.
그 후, 상기 노출된 저장전극용 도전층(16)의 상부를 전면식각하여 실린더형 저장전극(17)을 형성한다. Thereafter, an upper portion of the exposed storage electrode conductive layer 16 is etched to form a cylindrical storage electrode 17.
상기 식각공정 후 상기 저장전극(17) 간에 잔류감광막(19)이 다량 남아있다. (도 1d 참조)After the etching process, a large amount of residual photoresist 19 remains between the storage electrodes 17. (See FIG. 1D)
그 후, 도시되어 있지는 않지만 상기 잔류감광막(19)을 완전히 제거한 다음, 유전체막 및 플레이트전극을 형성한다. Thereafter, although not shown, the residual photoresist film 19 is completely removed, and then a dielectric film and a plate electrode are formed.
상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법 형성방법은, 반도체소자가 고집적화되어 감에 따라 소자의 크기 및 간격이 감소하기 때문에 저장전극을 형성한 다음, 감광막을 제거하기도 어려울 뿐만 아니라, 상기 감광막 제거 후에도 저장전극 내에 잔류하여 후속 공정에서 결함을 유발시키는 소오스로 작용하며 이로 인하여 소자의 공정 수율 및 신뢰성을 저하시키는 문제점이 있다. As described above, the method for forming the storage electrode of the semiconductor device according to the related art is not only difficult to remove the photoresist film after forming the storage electrode because the size and spacing of the device decreases as the semiconductor device becomes more integrated. Even after removing the photoresist film, the residue remains in the storage electrode and serves as a source causing a defect in a subsequent process, thereby lowering the process yield and reliability of the device.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극용 도전층을 형성하고, 유기반사방지막을 소정 두께 도포한 다음, 상기 저장전극용 도전층을 전면식각하여 저장전극을 형성한 후 상기 저장전극 간에 잔류하는 유기반사방지막을 제거함으로써 공정을 용이하게 하고, 그에 따른 반도체소자의 고집적화를 유리하게 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.The present invention, in order to solve the above problems of the prior art, forming a conductive layer for the storage electrode, applying a predetermined thickness to the organic anti-reflection film, and then etching the entire surface of the conductive layer for the storage electrode to form the storage electrode after the It is an object of the present invention to provide a method for forming a storage electrode of a semiconductor device, which facilitates a process by removing an organic anti-reflective film remaining between the storage electrodes, and thus advantageously increases integration of the semiconductor device.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은, 셀영역 및 주변회로영역을 구비하는 반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과, 전체표면 상부에 식각방지막 및 코아절연막을 형성하는 공정과, 저장전극 마스크를 이용한 사진식각공정으로 상기 셀영역 상의 상기 코아절연막 및 식각방지막을 식각하여 트렌치를 형성하는 공정과, 전체표면 상부에 저장전극용 도전층을 형성하는 공정과, 상기 트렌치의 저부 및 상기 주변회로영역에 유동성을 갖는 유기반사방지막을 형성하되, 상기 주변회로영역보다 상기 트렌치의 저부에 두껍게 형성하는 공정과, 상기 유기반사방지막 및 저장전극용 도전층을 전면식각하여 실린더형 저장전극을 형성하되, 상기 주변회로영역의 유기반사방지막은 모두 제거하고 상기 트렌치 내의 유기반사방지막은 소정 두께 제거하는 공정과, 상기 트렌치 저부의 유기반사방지막을 제거하는 공정을 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of forming a storage electrode of a semiconductor device according to the present invention includes forming an interlayer insulating film having a storage electrode contact plug on a semiconductor substrate including a cell region and a peripheral circuit region, and an upper surface of the entire surface. Forming a trench by etching the core insulating layer and the etch stop layer on the cell region by a photolithography process using a storage electrode mask, and forming a trench in the upper surface of the entire surface Forming an organic antireflection film having fluidity at the bottom of the trench and the peripheral circuit region, and forming a thicker bottom of the trench than the peripheral circuit region, and for the organic antireflection film and the storage electrode. The conductive layer is entirely etched to form a cylindrical storage electrode, but the organic reflection of the peripheral circuit region The last is removed, and all characterized by including a step of the process of removing organic anti-reflective film has a predetermined thickness in the trench, removing the organic anti-reflection film of the trench bottom.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
또한, 상기 전면식각공정은 불소계 가스를 이용한 건식식각공정으로 실시하고, 상기 전면식각공정은 주식각가스인 불소계 가스와 첨가가스인 HBr 또는 O2 가스의 혼합가스를 이용한 건식식각공정으로 실시하고, 상기 전면식각공정은 염소계 가스를 이용한 건식식각공정으로 실시하며, 상기 전면식각공정은 주식각가스인 염소계 가스와 첨가가스인 HBr 또는 O2 가스의 혼합가스를 이용한 건식식각공정으로 실시하는 것을 특징으로 한다.In addition, the front etching process is performed by a dry etching process using a fluorine-based gas, the front etching process is carried out by a dry etching process using a mixed gas of fluorine-based gas (stock corner gas) and HBr or O 2 gas of the additive gas, The front etching process may be performed by a dry etching process using a chlorine gas, and the front etching process may be performed by a dry etching process using a mixed gas of chlorine-based gas as a stock corner gas and HBr or O 2 gas as an additive gas. do.
삭제delete
삭제delete
삭제delete
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2a 내지 도 2d 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도로서, 셀영역(Ⅰ) 및 주변회로영역(Ⅱ)을 동시에 도시한다. 2A to 2D are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the present invention, and simultaneously show a cell region I and a peripheral circuit region II.
먼저, 반도체기판(21) 상에 소자분리 절연막(도시안됨)과 게이트절연막을 형성하고, 게이트전극(도시안됨)과 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트랜지스터 및 비트라인(도시안됨)을 형성한다. First, a MOSFET isolation layer (not shown) and a gate insulating layer are formed on the semiconductor substrate 21, and a MOS field effect transistor and a bit line (not shown) including a gate electrode (not shown) and a source / drain electrode (not shown) are illustrated. No).
다음, 전체표면 상부에 층간절연막(22)을 형성한다. Next, an interlayer insulating film 22 is formed over the entire surface.
그 다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 층간절연막(22)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다. 이때, 상기 저장전극 콘택홀은 셀영역(Ⅰ)에만 형성된다. Next, the interlayer insulating layer 22 is etched by a photolithography process using a storage electrode contact mask to form a storage electrode contact hole (not shown). In this case, the storage electrode contact hole is formed only in the cell region (I).
다음, 전체표면 상부에 다결정실리콘층 등의 도전층을 형성한 후 평탄화식각하여 상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그(23)를 형성한다. Next, a conductive layer such as a polysilicon layer is formed on the entire surface, and then planarized to form a storage electrode contact plug 23 filling the storage electrode contact hole.
그 다음, 전체표면 상부에 식각방지막(24) 및 코아절연막(25)을 형성한다. 이때, 상기 식각방지막(24)은 질화막으로 형성된 것이다. Next, an etch stop film 24 and a core insulating film 25 are formed on the entire surface. In this case, the etch stop layer 24 is formed of a nitride film.
다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막(25) 및 식각방지막(24)을 식각하여 상기 저장전극 콘택플러그(23)를 노출시키는 트렌치를 형성한다. (도 2a 참조)Next, the core insulation layer 25 and the etch stop layer 24 are etched by a photolithography process using a storage electrode mask to form a trench for exposing the storage electrode contact plug 23. (See Figure 2A)
그 다음, 전체표면 상부에 저장전극용 도전층(26)을 소정 두께 형성한다. 이때, 상기 저장전극용 도전층(26)은 다결정실리콘층으로 형성된 것이다.Next, a conductive layer 26 for a storage electrode is formed on the entire surface to have a predetermined thickness. In this case, the storage electrode conductive layer 26 is formed of a polysilicon layer.
다음, 전체표면 상부에 소정 두께의 유기반사방지막(28)을 형성한다. Next, an organic antireflection film 28 having a predetermined thickness is formed on the entire surface.
이때, 상기 유기반사방지막(28)은 폴리비닐페놀(polyvinyl phenol) 반복 단위를 포함하는 수용성 중합체 등을 사용하여 형성되며, 상기 유기반사방지막(28)은 유동성이 우수하여 소량을 도포하여도 상기 셀영역(Ⅰ)의 트렌치 저부에 두껍게 형성된다. 또한, 상기 셀영역(Ⅰ)의 트렌치 상부에는 거의 도포되지 않고, 주변회로영역(Ⅱ) 상에는 소량 도포된다. (도 2c 참조)In this case, the organic anti-reflection film 28 is formed using a water-soluble polymer including a polyvinyl phenol repeating unit, etc. The organic anti-reflection film 28 is excellent in fluidity and the cell is applied even if a small amount is applied. It is formed thickly in the trench bottom of region (I). In addition, it is hardly applied to the upper portion of the trench in the cell region I, but is applied in a small amount onto the peripheral circuit region II. (See Figure 2c)
그 다음, 전면식각공정을 수행하여 실린더형 저장전극(27)을 형성한다. 상기 전면식각공정에 의해 주변회로영역(Ⅱ) 상부의 유기반사방지막(28)은 모두 제거되며 상기 트렌치 내의 유기반사방지막(28)은 소정 두께 제거된다. 상기 전면식각공정은 불소계 가스 또는 염소계 가스를 주식각가스로 이용한 건식식각공정으로 실시되거나, 상기 주식각가스와 첨가가스인 HBr 또는 O2 가스의 혼합가스를 이용한 건식식각공정으로 실시된다.Next, the entire surface etching process is performed to form the cylindrical storage electrode 27. The organic anti-reflective film 28 on the peripheral circuit region II is removed by the entire surface etching process, and the organic anti-reflective film 28 in the trench is removed by a predetermined thickness. The front etching process may be performed by a dry etching process using a fluorine-based gas or a chlorine-based gas as a stock corner gas, or a dry etching process using a mixed gas of the stock corner gas and HBr or O 2 gas, which is an additional gas.
상기 전면식각공정 시 상기 주변회로영역(Ⅱ) 상의 유기반사방지막(28)은 완전히 제거되고, 상기 셀영역(Ⅰ)의 트렌치 즉, 저장전극(27) 내에는 소량의 유기반사방지막(29)이 잔류한다. (도 2d 참조)In the entire surface etching process, the organic anti-reflective coating 28 on the peripheral circuit region II is completely removed, and a small amount of the organic anti-reflective coating 29 is formed in the trench of the cell region I, that is, the storage electrode 27. Remaining. (See FIG. 2D)
그 후, 상기 저장전극(27) 내에 잔류하는 유기반사방지막(29)을 제거한다.Thereafter, the organic anti-reflection film 29 remaining in the storage electrode 27 is removed.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법는, 저장전극용 도전층을 형성하고, 유기반사방지막을 소정 두께 도포한 다음, 상기 저장전극용 도전층을 전면식각하여 저장전극을 형성한 후 상기 저장전극 간에 잔류하는 유기반사방지막을 제거함으로써 상기 저장전극용 도전층의 전면식각공정만으로도 상기 유기반사방지막을 제거할 수 있고, 저장전극 형성 후 잔류하는 유기반사방지막이 소량이기 때문에 제거공정도 용이하며 후속 공정에서 결함을 유발시키는 원인의 발생을 방지하는 이점이 있다.As described above, in the method of forming the storage electrode of the semiconductor device according to the present invention, the conductive electrode layer for the storage electrode is formed, the organic anti-reflective coating is applied to a predetermined thickness, and the storage electrode conductive layer is etched entirely to form the storage electrode. After removing the organic anti-reflective film remaining between the storage electrodes, the organic anti-reflective film can be removed only by the front surface etching process of the conductive layer for the storage electrode, and the organic anti-reflective film remaining after the formation of the storage electrode has a small amount of removal process. It is easy and has the advantage of preventing the occurrence of a cause which causes a defect in a subsequent process.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도. 1A to 1D are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the prior art.
도 2a 내지 도 2d 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도. 2A to 2D are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
11, 21 : 반도체기판 12, 22 : 층간절연막 11, 21: semiconductor substrate 12, 22: interlayer insulating film
13, 23 : 저장전극 콘택플러그 14, 24 : 식각방지막13, 23: storage electrode contact plug 14, 24: etching prevention film
15, 25 : 코아절연막 16, 26 : 저장전극용 도전층15, 25 core insulation film 16, 26: conductive layer for storage electrode
17, 27 : 저장전극 18, 19 : 감광막17, 27: storage electrode 18, 19: photosensitive film
28, 29 : 유기반사방지막28, 29: organic antireflection film
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0039684A KR100475273B1 (en) | 2002-07-09 | 2002-07-09 | Forming method for storage node of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0039684A KR100475273B1 (en) | 2002-07-09 | 2002-07-09 | Forming method for storage node of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040006143A KR20040006143A (en) | 2004-01-24 |
| KR100475273B1 true KR100475273B1 (en) | 2005-03-10 |
Family
ID=37316062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0039684A KR100475273B1 (en) | 2002-07-09 | 2002-07-09 | Forming method for storage node of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100475273B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126717A (en) * | 1997-06-30 | 1999-01-29 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
| KR19990080276A (en) * | 1998-04-15 | 1999-11-05 | 김영환 | Capacitor Formation Method |
| KR20020002170A (en) * | 2000-06-29 | 2002-01-09 | 박종섭 | Method for manufacturing capacitor of semiconductor device |
| KR20020021816A (en) * | 2000-08-31 | 2002-03-23 | 박종섭 | Method for forming a capacitor of a semiconductor device |
| KR20020032773A (en) * | 2000-10-27 | 2002-05-04 | 윤종용 | Method for forming cylinder type storage node in semiconductor device |
-
2002
- 2002-07-09 KR KR10-2002-0039684A patent/KR100475273B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126717A (en) * | 1997-06-30 | 1999-01-29 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
| KR19990080276A (en) * | 1998-04-15 | 1999-11-05 | 김영환 | Capacitor Formation Method |
| KR20020002170A (en) * | 2000-06-29 | 2002-01-09 | 박종섭 | Method for manufacturing capacitor of semiconductor device |
| KR20020021816A (en) * | 2000-08-31 | 2002-03-23 | 박종섭 | Method for forming a capacitor of a semiconductor device |
| KR20020032773A (en) * | 2000-10-27 | 2002-05-04 | 윤종용 | Method for forming cylinder type storage node in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040006143A (en) | 2004-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20060135170A (en) | Method for fabricating contact hole in semiconductor device | |
| KR100353470B1 (en) | Manufacturing method of semiconductor device | |
| KR100475273B1 (en) | Forming method for storage node of semiconductor device | |
| KR100764336B1 (en) | storage node of semiconductor device and manufacturing method using the same | |
| KR100338814B1 (en) | Method for manufacturing a semiconductor device | |
| KR100400285B1 (en) | Method for manufacturing semiconductor device | |
| KR100319169B1 (en) | Fabricating method for storage node of semiconductor device | |
| KR20010061085A (en) | A method for forming a capacitor of semiconductor device | |
| KR100709448B1 (en) | Method for manufacturing storage node of semiconductor device | |
| KR100609531B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR20000042489A (en) | Method for making storage electrode of semiconductor device | |
| KR20030000569A (en) | Method for manufacturing storage node of semiconductor device | |
| KR100400298B1 (en) | A method of manufacturing self align contact of semiconductor device | |
| KR20010061098A (en) | Fabricating method for storage node of semiconductor device | |
| KR100596836B1 (en) | A method for forming a semiconductor device | |
| KR20040006146A (en) | Forming method for storage node of semiconductor device | |
| KR20030033696A (en) | Forming method for capacitor of semiconductor device | |
| KR20040002287A (en) | Forming method for storage node of semiconductor device | |
| KR20000045451A (en) | Method for manufacturing capacitor of semiconductor device | |
| KR20010066340A (en) | A method for fabricating a storage node of a semiconductor device | |
| KR20010059979A (en) | A method for forming a storage node of semiconductor device | |
| KR20000003613A (en) | Method of fabricating capacitor of semiconductor device | |
| KR20020002005A (en) | A method for manufacturing a capacitor of a semiconductor device | |
| KR20030033249A (en) | Forming method for capacitor of semiconductor device | |
| KR20040002277A (en) | Manufacturing method storage node of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |