KR20040006146A - Forming method for storage node of semiconductor device - Google Patents

Forming method for storage node of semiconductor device Download PDF

Info

Publication number
KR20040006146A
KR20040006146A KR1020020039687A KR20020039687A KR20040006146A KR 20040006146 A KR20040006146 A KR 20040006146A KR 1020020039687 A KR1020020039687 A KR 1020020039687A KR 20020039687 A KR20020039687 A KR 20020039687A KR 20040006146 A KR20040006146 A KR 20040006146A
Authority
KR
South Korea
Prior art keywords
film
storage electrode
layer
forming
insulating film
Prior art date
Application number
KR1020020039687A
Other languages
Korean (ko)
Inventor
이석주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020039687A priority Critical patent/KR20040006146A/en
Publication of KR20040006146A publication Critical patent/KR20040006146A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Abstract

PURPOSE: A method for manufacturing a storage node of a semiconductor device is provided to prevent bridge between storage nodes by forming a spacer having different etching selectivity compared to a core insulating layer at inner walls of a trench. CONSTITUTION: A lower insulating layer having a storage node contact plug(19) is formed on a substrate(11). A core insulating layer and an anti-reflective layer are sequentially formed on the resultant structure. A trench is formed to expose the storage node contact plug(19). A spacer(27) having a relatively high etching selectivity compared to the core insulating layer is formed at inner walls of the trench. A conductive layer and a sacrificial layer are formed in the trench. By planarizing the sacrificial layer, the conductive layer and the anti-reflective layer, a storage node(30) is then formed.

Description

반도체소자의 저장전극 형성방법{Forming method for storage node of semiconductor device}Forming method for storage node of semiconductor device

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 보다 상세하게 저장전극 간의 거리를 유지시켜 저장전극 간에 브리지(bridge)가 유발되는 것을 방지하는 반도체소자의 저장전극 형성방법에 관한 것이다.The present invention relates to a method of forming a storage electrode of a semiconductor device, and more particularly, to a method of forming a storage electrode of a semiconductor device by maintaining a distance between the storage electrodes to prevent a bridge between the storage electrodes.

최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.Recently, due to the trend toward higher integration of semiconductor devices, it is difficult to form capacitors with sufficient capacitance due to a decrease in cell size. In particular, a DRAM device including one MOS transistor and a capacitor has a word in a vertical and horizontal direction on a semiconductor substrate. Lines and bit lines are orthogonally arranged, a capacitor is formed over two gates, and a contact hole is formed in the center of the capacitor.

이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.In this case, the capacitor mainly uses an oxide film, a nitride film, or an O.O. (oxide-nitride-oxide) film as a dielectric, using polycrystalline silicon as a conductor, and a capacitance of a capacitor that occupies a large area in a chip. While reducing the area, reducing the area becomes an important factor in the high integration of the DRAM device.

따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.Therefore, C = (ε0 × εr × A) / T, where ε0 is the permittivity of vacuum, εr is the dielectric constant of the dielectric film, A is the surface area of the capacitor, and T is the thickness of the dielectric film. In order to increase the capacitance C of the displayed capacitor, a material having a high dielectric constant is used as the dielectric, a thin dielectric film is formed, or the surface area of the capacitor is increased.

이하, 도시되어 있지는 않지만 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.Hereinafter, although not shown, a method of forming a storage electrode of a semiconductor device according to the related art will be described.

먼저, 반도체기판에 활성영역을 정의하는 소자분리절연막을 형성한다.First, an isolation layer for defining an active region is formed on a semiconductor substrate.

다음, 상기 반도체기판 상부에 게이트절연막을 형성하고, 게이트전극 및 소오스/드레인접합영역으로 이루어지는 트랜지스터와 랜딩 플러그 및 비트라인 등의 하부구조물을 형성한 후 전체표면 상부에 층간절연막을 형성한다.Next, a gate insulating film is formed on the semiconductor substrate, a transistor including a gate electrode and a source / drain junction region, a lower structure such as a landing plug and a bit line is formed, and an interlayer insulating film is formed on the entire surface.

그 다음, 상기 층간절연막 상부에 식각방지막 및 완충막을 형성한다. 이때, 상기 식각방지막은 질화막으로 형성되고, 상기 층간절연막 및 완충막은 산화막으로 형성된다.Next, an etch stop layer and a buffer layer are formed on the interlayer insulating layer. In this case, the etch stop film is formed of a nitride film, the interlayer insulating film and the buffer film is formed of an oxide film.

다음, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 완충막, 식각방지막 및 층간절연막을 식각하여 저장전극 콘택홀을 형성한다.Next, the buffer layer, the etch stop layer and the interlayer insulating layer are etched by a photolithography process using a storage electrode contact mask to form a storage electrode contact hole.

그 다음, 상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그를 형성한다.A storage electrode contact plug is then formed to fill the storage electrode contact hole.

다음, 전체표면 상부에 코아절연막을 형성한다. 이때, 상기 코아절연막은 PSG(phospho silicate glass) 또는 USG(undoped silicate glass) 등의 산화막으로 형성된 것이다.Next, a core insulating film is formed over the entire surface. In this case, the core insulating film is formed of an oxide film such as PSG (phospho silicate glass) or USG (undoped silicate glass).

그 다음, 상기 코아절연막 상부에 반사방지막을 형성한다. 이때, 상기 반사방지막은 산화질화막(SiON)으로 형성된 것이다.Next, an antireflection film is formed on the core insulation film. In this case, the anti-reflection film is formed of an oxynitride film (SiON).

다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 반사방지막 및 코아절연막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 트렌치를 형성한다. 상기 식각공정 시 상기 완충막 두께만큼 과도식각이 가능하다.Next, a trench for exposing the storage electrode contact plug is formed by etching the anti-reflection film and the core insulation layer by a photolithography process using a storage electrode mask. In the etching process, excessive etching is possible as much as the thickness of the buffer layer.

그 후, 전체표면 상부에 저장전극용 도전층을 소정 두께 형성한다. 이때, 상기 저장전극용 도전층은 다결정실리콘층으로 형성된 것이다.Thereafter, the conductive layer for the storage electrode is formed to have a predetermined thickness on the entire surface. In this case, the storage electrode conductive layer is formed of a polycrystalline silicon layer.

다음, 전체표면 상부에 희생절연막을 형성한다. 이때, 상기 희생절연막은 감광막과 같이 유동성이 우수한 물질로 형성되며, 상기 트렌치가 완전히 매립되도록 형성한다.Next, a sacrificial insulating film is formed over the entire surface. In this case, the sacrificial insulating film is formed of a material having excellent fluidity, such as a photosensitive film, and is formed so as to completely fill the trench.

그 다음, 상기 희생절연막, 저장전극용 도전층 및 반사방지막을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 실린더형 저장전극을 형성한다. 이때, 상기 CMP공정은 상기 코아절연막이 노출될 때까지 실시하여 후속 공정에서 상기 코아절연막을 제거할 수 있도록 한다.Next, the sacrificial insulating film, the conductive layer for the storage electrode, and the anti-reflection film are removed by a chemical mechanical polishing (CMP) process to form a cylindrical storage electrode. In this case, the CMP process may be performed until the core insulation layer is exposed to remove the core insulation layer in a subsequent process.

다음, 상기 저장전극 내에 잔류하는 희생절연막 및 코아절연막을 제거하여 상기 저장전극의 표면을 노출시킨다.Next, the sacrificial insulating film and the core insulating film remaining in the storage electrode are removed to expose the surface of the storage electrode.

그 후, 상기 저장전극의 표면에 반구형 실리콘을 성장시켜 저장전극의 표면적을 증가시킨다.Thereafter, hemispherical silicon is grown on the surface of the storage electrode to increase the surface area of the storage electrode.

그 다음, 전체표면 상부에 유전막 및 플레이트전극용 도전층을 형성하고, 플레이트전극 마스크를 이용한 사진식각공정으로 상기 플레이트전극용 도전층 및 유전막을 식각하여 캐패시터를 완성한다.Next, a conductive layer for the dielectric film and the plate electrode is formed on the entire surface, and the conductive layer and the dielectric film for the plate electrode are etched by a photolithography process using a plate electrode mask to complete the capacitor.

상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 반도체소자가 고집적화되어 감에 따라 소자간의 간격이 좁아져 저장전극의 표면적을 증가시키기 위해 반구형 실리콘을 형성하는 경우 저장전극 간에 브리지(bridge)가 발생되어 소자간의 절연 특성을 저하시켜 소자의 신뢰성 및 수율을 저하시키는 문제점이 있다.As described above, in the method of forming a storage electrode of a semiconductor device according to the related art, when a semiconductor device is highly integrated, a gap between the devices is narrowed to form a hemispherical silicon to increase the surface area of the storage electrode. ) Is generated to lower the insulation characteristics between the devices, thereby lowering the reliability and yield of the devices.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 코아절연막을 식각하여 트렌치를 형성한 후 상기 트렌치 측벽에 상기 코아절연막과는 식각선택비 차이를 갖는 절연막을 이용하여 스페이서를 형성함으로써 저장전극 간의 거리를 증가시켜 저장전극의 표면에 반구형 실리콘을 형성한 후에도 저장전극 간에 브리지가 발생하는 것을 방지하여 저장전극 간의 절연 특성을 향상시키고, 그에 따른 반도체소자의 고집적화를 향상시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.In order to solve the above problems of the prior art, a trench is formed by etching a core insulating layer, and then spacers are formed on the sidewalls of the trench by using an insulating layer having an etching selectivity difference from the core insulating layer. Method of forming a storage electrode of a semiconductor device to increase the distance to prevent the bridge between the storage electrodes even after forming the hemispherical silicon on the surface of the storage electrode to improve the insulating properties between the storage electrodes, thereby improving the high integration of the semiconductor device The purpose is to provide.

도 1 내지 도 3 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.1 to 3 are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

11 : 반도체기판 13 : 층간절연막11 semiconductor substrate 13 interlayer insulating film

15 : 식각방지막 17 : 완충막15: etching prevention film 17: buffer film

19 : 저장전극 콘택 플러그 21 : 코아절연막19: storage electrode contact plug 21: core insulating film

23 : 반사방지막 25 : 감광막패턴23: antireflection film 25: photosensitive film pattern

27 : 절연막 스페이서 29 : 저장전극용 도전층27 insulating film spacer 29 conductive layer for storage electrode

30 : 저장전극 31 : 반구형 실리콘30: storage electrode 31: hemispherical silicon

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저장전극 형성방법은,Method for forming a storage electrode of a semiconductor device according to the present invention for achieving the above object,

소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택플러그가 구비되는 하부절연막을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug on the semiconductor substrate having a predetermined lower structure;

전체표면 상부에 코아절연막과 반사방지막을 순차적으로 형성하는 공정과,Sequentially forming a core insulating film and an antireflection film on the entire surface;

저장전극 마스크를 이용한 사진식각공정으로 상기 반사방지막과 코아절연막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 트렌치를 형성하는 공정과,Forming a trench to expose the storage electrode contact plug by etching the anti-reflection film and the core insulating film by a photolithography process using a storage electrode mask;

상기 트렌치의 측벽에 상기 코아절연막과 식각선택비 차이를 갖는 절연막을 이용하여 스페이서를 형성하는 공정과,Forming a spacer on a sidewall of the trench by using an insulating film having an etch selectivity difference from the core insulating film;

전체표면 상부에 저장전극용 도전층을 형성하는 공정과,Forming a conductive layer for a storage electrode on the entire surface;

상기 저장전극용 도전층 상부에 희생절연막을 형성하는 공정과,Forming a sacrificial insulating film on the conductive layer for the storage electrode;

상기 희생절연막, 저장전극용 도전층 및 반사방지막을 평탄화식각하여 저장전극을 형성하는 공정과,Forming a storage electrode by planarizing etching the sacrificial insulating film, the conductive layer for the storage electrode, and the anti-reflection film;

상기 희생절연막 및 코아절연막을 제거하는 공정과,Removing the sacrificial insulating film and the core insulating film;

상기 저장전극의 표면에 반구형 실리콘을 형성하는 공정과,Forming hemispherical silicon on the surface of the storage electrode;

상기 하부절연막은 층간절연막, 식각방지막 및 완충막의 적층구조인 것과,The lower insulating film is a laminated structure of an interlayer insulating film, an etch stop film and a buffer film,

상기 식각방지막은 질화막으로 형성되는 것과,The etch stop layer is formed of a nitride film,

상기 완충막은 고온산화막으로 형성되는 것과,The buffer film is formed of a high temperature oxide film,

상기 코아절연막은 PSG막 또는 USG막으로 형성되는 것과,The core insulating film is formed of a PSG film or USG film,

상기 반사방지막은 산화질화막으로 형성되는 것과,The anti-reflection film is formed of an oxynitride film,

상기 스페이서는 PSG막을 500 ∼ 1500Å 두께로 증착시킨 후 전면식각하여 형성되는 것과,The spacer is formed by depositing the PSG film to a thickness of 500 ~ 1500Å after the entire surface etching,

상기 희생절연막은 감광막인 것을 특징으로 한다.The sacrificial insulating film is characterized in that the photosensitive film.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.Hereinafter, a method of forming a storage electrode of a semiconductor device according to the related art will be described with reference to the accompanying drawings.

도 1 내지 도 3 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도이다.1 to 3 are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the present invention.

먼저, 반도체기판(11)에 활성영역을 정의하는 소자분리절연막(도시안됨)을 형성한다.First, an element isolation insulating film (not shown) defining an active region is formed on the semiconductor substrate 11.

다음, 상기 반도체기판(11) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인접합영역(도시안됨)으로 이루어지는 트랜지스터와 랜딩 플러그(도시안됨) 및 비트라인(도시안됨) 등의 하부구조물을 형성한 후 전체표면 상부에 층간절연막(13)을 형성한다.Next, a gate insulating layer (not shown) is formed on the semiconductor substrate 11, and a transistor including a gate electrode (not shown) and a source / drain junction region (not shown), a landing plug (not shown), and a bit line ( An interlayer insulating film 13 is formed over the entire surface after forming the lower structure.

그 다음, 상기 층간절연막(13) 상부에 식각방지막(15) 및 완충막(17)을 형성한다. 이때, 상기 식각방지막(15)은 질화막으로 형성되고, 상기 층간절연막(13) 및완충막(17)은 산화막으로 형성된다. 특히, 상기 완충막(17)은 고온산화막으로 형성된 것이다.Next, an etch stop layer 15 and a buffer layer 17 are formed on the interlayer insulating layer 13. In this case, the etch stop layer 15 is formed of a nitride film, the interlayer insulating layer 13 and the buffer layer 17 is formed of an oxide film. In particular, the buffer layer 17 is formed of a high temperature oxide layer.

다음, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 완충막(17), 식각방지막(15) 및 층간절연막(13)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.Next, the buffer layer 17, the etch stop layer 15, and the interlayer insulating layer 13 are etched by a photolithography process using a storage electrode contact mask to form a storage electrode contact hole (not shown).

그 다음, 상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그(19)를 형성한다.Next, a storage electrode contact plug 19 filling the storage electrode contact hole is formed.

다음, 전체표면 상부에 코아절연막(21)을 형성한다. 이때, 상기 코아절연막(21)은 PSG(phospho silicate glass)막 또는 USG(undoped silicate glass)막 등의 산화막으로 형성된 것이다.Next, a core insulating film 21 is formed over the entire surface. In this case, the core insulating layer 21 is formed of an oxide film such as a phospho silicate glass (PSG) film or an undoped silicate glass (USG) film.

그 다음, 상기 코아절연막(21) 상부에 반사방지막(23)을 형성한다. 이때, 상기 반사방지막(23)은 산화질화막(SiON)으로 형성된 것이다.Next, an anti-reflection film 23 is formed on the core insulation film 21. In this case, the anti-reflection film 23 is formed of an oxynitride film (SiON).

다음, 전체표면 상부에 감광막(도시안됨)을 도포한다.Next, a photoresist (not shown) is applied over the entire surface.

그 후, 저장전극 콘택마스크를 이용한 사진공정으로 상기 감광막을 노광 및 현상하여 감광막패턴(25)을 형성한다. (도 1 참조)Thereafter, the photoresist film is exposed and developed by a photolithography process using a storage electrode contact mask to form a photoresist pattern 25. (See Figure 1)

다음, 상기 감광막패턴(25)을 식각마스크로 상기 반사방지막(23) 및 코아절연막(21)을 식각하여 상기 저장전극 콘택플러그(19)를 노출시키는 트렌치(도시안됨)를 형성한다. 상기 식각공정 시 상기 완충막(17) 두께만큼 과도식각이 가능하다.Next, the anti-reflection film 23 and the core insulating layer 21 are etched using the photoresist pattern 25 as an etch mask to form a trench (not shown) to expose the storage electrode contact plug 19. In the etching process, excessive etching is possible by the thickness of the buffer layer 17.

그 후, 상기 감광막패턴(25)을 제거한다.Thereafter, the photosensitive film pattern 25 is removed.

그 다음, 전체표면 상부에 소정 두께의 절연막(도시안됨)을 증착한다. 이때, 상기 절연막은 상기 코아절연막(21) 및 완충막(17)과 식각선택비 차이를 갖는 PSG막 또는 USG막을 사용하여 500 ∼ 1500Å 두께로 형성된 것이다. 이때, 상기 PSG막을 사용하는 경우 불순물의 농도를 달리하면 식각선택비 차이가 현저하게 나타난다.Then, an insulating film (not shown) of a predetermined thickness is deposited on the entire surface. In this case, the insulating film is formed to have a thickness of 500 to 1500 Å using a PSG film or a USG film having a difference in etching selectivity from the core insulating film 21 and the buffer film 17. In this case, when the PSG film is used, the etching selectivity difference is remarkable when the impurity concentration is changed.

다음, 상기 절연막을 전면식각하여 상기 트렌치의 측벽에 절연막 스페이서(27)를 형성한다.Next, the insulating layer is entirely etched to form insulating layer spacers 27 on the sidewalls of the trench.

그 후, 전체표면 상부에 저장전극용 도전층(29)을 소정 두께 형성한다. 이때, 상기 저장전극용 도전층(29)은 다결정실리콘층으로 형성된 것이다. (도 2 참조)Thereafter, the conductive layer 29 for the storage electrode is formed to have a predetermined thickness on the entire surface. In this case, the storage electrode conductive layer 29 is formed of a polysilicon layer. (See Figure 2)

다음, 전체표면 상부에 희생절연막(도시안됨)을 형성한다. 이때, 상기 희생절연막은 감광막으로 형성되며, 상기 트렌치가 완전히 매립되도록 형성한다.Next, a sacrificial insulating film (not shown) is formed over the entire surface. In this case, the sacrificial insulating film is formed of a photoresist film, and the trench is completely filled.

그 다음, 상기 희생절연막, 저장전극용 도전층(29) 및 반사방지막(23)을 CMP공정으로 제거하여 실린더형 저장전극(30)을 형성한다. 이때, 상기 CMP공정은 상기 코아절연막(21)이 노출될 때까지 실시하여 후속 공정에서 상기 코아절연막(21)을 제거할 수 있도록 한다.Next, the sacrificial insulating film, the storage electrode conductive layer 29 and the anti-reflection film 23 are removed by the CMP process to form the cylindrical storage electrode 30. In this case, the CMP process may be performed until the core insulation layer 21 is exposed so that the core insulation layer 21 may be removed in a subsequent process.

다음, 상기 저장전극(30) 내에 잔류하는 희생절연막 및 코아절연막(21)을 제거하여 상기 저장전극(30)의 표면을 노출시킨다. 이때, 상기 코아절연막(21)과 상기 절연막 스페이서(27)는 식각선택비 차이를 갖는 물질로 형성되어 상기 코아절연막(21) 제거 후에도 상기 절연막 스페이서(27)는 저장전극(30)의 측벽에 그대로 남아 저장전극(30) 간에 일정 거리를 유지시킨다.Next, the sacrificial insulating film and the core insulating film 21 remaining in the storage electrode 30 are removed to expose the surface of the storage electrode 30. In this case, the core insulating layer 21 and the insulating layer spacer 27 are formed of a material having a difference in etching selectivity, so that the insulating layer spacer 27 remains on the sidewall of the storage electrode 30 even after the core insulating layer 21 is removed. The remaining distance between the storage electrodes 30 is maintained.

그 후, 상기 저장전극(30)의 표면에 반구형 실리콘(31)을 성장시켜 저장전극(30)의 표면적을 증가시킨다. 이때, 상기 저장전극(30)의 바깥쪽 측벽에 절연막 스페이서(27)가 구비되어 저장전극(30) 간에 일정 거리가 유지되어 있으므로, 저장전극(30) 상부에 반구형 실리콘(31)이 형성되더라도 이웃하는 저장전극(30)과 브리지를 유발할 염려가 없다. (도 3 참조)Thereafter, hemispherical silicon 31 is grown on the surface of the storage electrode 30 to increase the surface area of the storage electrode 30. In this case, since the insulating layer spacer 27 is provided on the outer sidewall of the storage electrode 30 to maintain a predetermined distance between the storage electrodes 30, even if the hemispherical silicon 31 is formed on the storage electrode 30. There is no fear of causing a bridge with the storage electrode 30. (See Figure 3)

그 다음, 전체표면 상부에 유전막 및 플레이트전극용 도전층을 형성하고, 플레이트전극 마스크를 이용한 사진식각공정으로 상기 플레이트전극용 도전층 및 유전막을 식각하여 캐패시터를 완성한다.Next, a conductive layer for the dielectric film and the plate electrode is formed on the entire surface, and the conductive layer and the dielectric film for the plate electrode are etched by a photolithography process using a plate electrode mask to complete the capacitor.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 코아절연막을 식각하여 트렌치를 형성한 후 상기 트렌치의 측벽에 상기 코아절연막과 식각선택비 차이를 갖는 절연막을 이용하여 스페이서를 형성함으로써 저장전극의 표면에 반구형 실리콘을 형성한 후에도 저장전극 간에 브리지가 발생하는 것을 방지하여 저장전극 간의 절연 특성을 향상시키고, 그에 따른 반도체소자의 고집적화를 향상시키는 이점이 있다.As described above, in the method of forming the storage electrode of the semiconductor device according to the present invention, a trench is formed by etching a core insulating layer, and then spacers are formed on the sidewall of the trench by using an insulating layer having an etch selectivity difference between the core insulating layer and a trench. As a result, even after the hemispherical silicon is formed on the surface of the storage electrode, bridges are prevented from occurring between the storage electrodes, thereby improving insulating properties between the storage electrodes, thereby improving the integration of semiconductor devices.

Claims (8)

소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택플러그가 구비되는 하부절연막을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug on the semiconductor substrate having a predetermined lower structure; 전체표면 상부에 코아절연막과 반사방지막을 순차적으로 형성하는 공정과,Sequentially forming a core insulating film and an antireflection film on the entire surface; 저장전극 마스크를 이용한 사진식각공정으로 상기 반사방지막과 코아절연막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 트렌치를 형성하는 공정과,Forming a trench to expose the storage electrode contact plug by etching the anti-reflection film and the core insulating film by a photolithography process using a storage electrode mask; 상기 트렌치의 측벽에 상기 코아절연막과 식각선택비 차이를 갖는 절연막을 이용하여 스페이서를 형성하는 공정과,Forming a spacer on a sidewall of the trench by using an insulating film having an etch selectivity difference from the core insulating film; 전체표면 상부에 저장전극용 도전층을 형성하는 공정과,Forming a conductive layer for a storage electrode on the entire surface; 상기 저장전극용 도전층 상부에 희생절연막을 형성하는 공정과,Forming a sacrificial insulating film on the conductive layer for the storage electrode; 상기 희생절연막, 저장전극용 도전층 및 반사방지막을 평탄화식각하여 저장전극을 형성하는 공정과,Forming a storage electrode by planarizing etching the sacrificial insulating film, the conductive layer for the storage electrode, and the anti-reflection film; 상기 희생절연막 및 코아절연막을 제거하는 공정과,Removing the sacrificial insulating film and the core insulating film; 상기 저장전극의 표면에 반구형 실리콘을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.And forming a hemispherical silicon on the surface of the storage electrode. 제 1 항에 있어서,The method of claim 1, 상기 하부절연막은 층간절연막, 식각방지막 및 완충막의 적층구조인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.And the lower insulating layer is a stacked structure of an interlayer insulating layer, an etch stop layer and a buffer layer. 제 2 항에 있어서,The method of claim 2, 상기 식각방지막은 질화막으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The etch stop layer is a storage electrode forming method of a semiconductor device, characterized in that formed of a nitride film. 제 2 항에 있어서,The method of claim 2, 상기 완충막은 고온산화막으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The buffer film is a storage electrode forming method of a semiconductor device, characterized in that formed by a high temperature oxide film. 제 1 항에 있어서,The method of claim 1, 상기 코아절연막은 PSG막 또는 USG막으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The core insulation layer is formed of a PSG layer or a USG layer. 제 1 항에 있어서,The method of claim 1, 상기 반사방지막은 산화질화막으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The anti-reflection film is a storage electrode forming method of a semiconductor device, characterized in that formed of oxynitride film. 제 1 항에 있어서,The method of claim 1, 상기 스페이서는 PSG막 또는 USG막을 500 ∼ 1500Å 두께로 증착시킨 후 전면식각하여 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The spacer is formed by depositing a PSG film or USG film to a thickness of 500 ~ 1500Å by etching the entire surface of the semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 희생절연막은 감광막인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.And the sacrificial insulating film is a photosensitive film.
KR1020020039687A 2002-07-09 2002-07-09 Forming method for storage node of semiconductor device KR20040006146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020039687A KR20040006146A (en) 2002-07-09 2002-07-09 Forming method for storage node of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020039687A KR20040006146A (en) 2002-07-09 2002-07-09 Forming method for storage node of semiconductor device

Publications (1)

Publication Number Publication Date
KR20040006146A true KR20040006146A (en) 2004-01-24

Family

ID=37316065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020039687A KR20040006146A (en) 2002-07-09 2002-07-09 Forming method for storage node of semiconductor device

Country Status (1)

Country Link
KR (1) KR20040006146A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818795B1 (en) * 2007-12-03 2008-04-03 대한민국 A management system of chemicals using rfid

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818795B1 (en) * 2007-12-03 2008-04-03 대한민국 A management system of chemicals using rfid

Similar Documents

Publication Publication Date Title
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR100756788B1 (en) Method for manufacturing of semiconductor device
KR20010069118A (en) The method of fabricating cylindrical capacitor having hemi-spherical grain on its inner surface
KR100457161B1 (en) A method for forming a storage node of a semiconductor device
KR100764336B1 (en) storage node of semiconductor device and manufacturing method using the same
KR20040006146A (en) Forming method for storage node of semiconductor device
KR100341248B1 (en) Forming method for storge node of semiconductor device
KR100475273B1 (en) Forming method for storage node of semiconductor device
KR0166495B1 (en) Storage electrode fabrication method of semiconductor device
KR20000042489A (en) Method for making storage electrode of semiconductor device
KR0166492B1 (en) Capacitor fabrication method of semiconductor device
KR100866707B1 (en) Forming method for storage node of semiconductor device
KR20040002209A (en) Forming method for storage node of semiconductor device
KR100527549B1 (en) Method for forming storage electrode of semiconductor device
KR0140476B1 (en) Manufacture method of electrode storage in semiconductor device
KR100609531B1 (en) A method for forming a capacitor of a semiconductor device
KR20040002287A (en) Forming method for storage node of semiconductor device
KR100390846B1 (en) Method for fabricating semiconductor device
KR20030032685A (en) Forming method for storage node of semiconductor device
KR20040002277A (en) Manufacturing method storage node of semiconductor device
KR20030033696A (en) Forming method for capacitor of semiconductor device
KR20050066189A (en) A method for forming a capacitor of a semiconductor device
KR20000045451A (en) Method for manufacturing capacitor of semiconductor device
KR19990061112A (en) Capacitor Formation Method of Semiconductor Device
KR20040002247A (en) forming method for storage node of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid