KR19980035285A - 반도체장치의 소자격리방법 - Google Patents
반도체장치의 소자격리방법 Download PDFInfo
- Publication number
- KR19980035285A KR19980035285A KR1019960053600A KR19960053600A KR19980035285A KR 19980035285 A KR19980035285 A KR 19980035285A KR 1019960053600 A KR1019960053600 A KR 1019960053600A KR 19960053600 A KR19960053600 A KR 19960053600A KR 19980035285 A KR19980035285 A KR 19980035285A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- oxide film
- forming
- nitride film
- groove
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000002955 isolation Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 150000004767 nitrides Chemical class 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체장치의 소자격리방법에 관한 것으로서 반도체기판 표면의 소정 부분에 패드산화막과 질화막을 형성하여 필드영역을 한정하는 공정과, 상기 질화막의 측벽에 측벽을 형성하는 공정과, 상기 질화막 및 측벽을 마스크로 사용하여 반도체기판의 노출된 부분을 선택적으로 식각하여 홈을 형성하는 공정과, 상기 측벽을 제거하고 상기 홈을 포함하는 반도체기판의 노출된 부분에 소자의 활성영역을 한정하는 필드산화막을 형성하는 공정을 구비한다.
Description
제 1 도(A) 내지 (C)는 종래 기술에 따른 소자격리방법을 도시하는 공정도
제 2 도(A) 내지 (E)는 본 발명의 일 실시예에 따른 소자격리방법을 도시하는 공정도
제 3 도(A) 내지 (C)는 본 발명의 다른 실시예에 따른 소자격리방법을 도시하는 공정도
제 4 도(A) 내지 (B)는 본 발명의 또 다른 실시예에 따른 소자격리방법을 도시하는 공정도
제 5 도(A) 및 (C)는 본 발명의 또 다른 실시예에 따른 소자격리방법을 도시하는 공정도
*도면의 주요 부분에 대한 부호의 설명*
21 : 반도체기판23 : 패드산화막
25 : 질화막26 : 실리콘층
27 : 측벽29 : 홈
31 : 이온주입영역33 : 필드산화막
35 : 채널스토퍼37 : 게이트산화막
본 발명은 반도체장치의 소자격리방법에 관한 것으로서, 특히, 좁은 폭의 소작격리영역에서 필드산화막을 깊게 형성할 수 있는 소자격리방법에 관한 것이다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
일반적으로 반도체장치는 LOCOS(Local Oxidation of Silicon) 방법으로 소자를 격리하였다. LOCOS 방법은 활성영역을 한정하는 산화마스크인 질화막과 반도체기판의 열적 특성이 다르기 때문에 발생하는 스트레스를 해소하기 위하여 질화막과 반도체기판 사이에 박막의 패드산화막(pad oxide)을 형성하고 산화시켜 소자격리영역으로 이용되는 필드산화막을 형성한다.
제 1 도(A) 내지 (C)는 종래 기술의 일 실시예에 따른 반도체장치의 소자분리방법을 도시하는 공정도이다.
제 1 도(A)를 참조하면, 반도체기판(11)의 표면에 패드산화막(12)과 질화막(13)을 순차적으로 형성한다. 그리고, 질화막(13) 및 패드산화막(12)의 소정 부분을 포토리쏘그래피(photolithography) 방법으로 반도체기판(11)이 노출되도록 식각하여 소자의 필드영역을 한정한다. 그리고, 반도체기판(11)과 동일한 도전형의 불순물을 이온주입하여 이온주입영역(15)을 형성한다.
제 1 도(B)를 참조하면, 반도체기판(11)의 노출된 부분을 고온에서 장시간 산화하여 소자의 활성영역을 한정하는 필드산화막(17)을 형성한다. 이 때, 질화막(13)은 산화되지 않으므로 필드산화막(17)은 반도체기판(11)의 노출된 부분에만 형성되며, 이 필드산화막(17) 하부에 이온주입영역(15)의 불순물이 확산되어 채널스토퍼(18)가 형성된다.
제 1 도(C)를 참조하면, 반도체기판(11) 상의 활성영역에 잔류하는 질화막(13)과 패드산화막(12)을 순차적으로 제거하여 반도체기판(11)을 노출시킨다. 그리고, 반도체기판(11) 상에 열산화 방법에 의해 게이트산화막(19)을 형성한다.
그러나, 종래의 반도체장치의 소자격리방법은 필드영역의 폭이 감소됨에 따라 필드산화막의 두께도 얇아져 필드산화막의 하부가 반도체기판의 표면으로부터 얇은 깊이에 위치하게 되어 소자격리 특성이 저하되는 문제점이 있었다. 또한, 필드산화막 형성시 이온주입영역의 불순물 이온이 활성영역으로 확산되어 항복전압(breakdown voltage)이 변하게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 필드영역의 폭이 감소되어도 소자격리 특성이 저하되는 것을 방지할 수 있는 반도체장치의 소자격리방법을 제공함에 있다.
본 발명의 다른 목적은 이온주입영역의 불순물 이온이 활성영역으로 확산되는 것을 방지하여 항복전압이 변하는 것을 방지할 수 있는 반도체장치의 소자격리방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명의 실시예에 따른 반도체장치의 소자격리방법은 반도체기판 표면의 소정 부분에 패드산화막과 질화막을 형성하여 필드영역을 한정하는 공정과, 상기 질화막의 측벽에 측벽을 형성하는 공정과, 상기 질화막 및 측벽을 마스크로 사용하여 반도체기판의 노출된 부분을 선택적으로 식각하여 홈을 형성하는 공정과, 상기 측벽을 제거하고 상기 홈을 포함하는 반도체기판의 노출된 부분에 소자의 활성영역을 한정하는 필드산화막을 형성하는 공정을 구비한다.
상기 목적들을 달성하기 위한 본 발명의 실시예에 따른 반도체장치의 소자격리방법은 반도체기판 표면의 소정 부분에 패드산화막과 질화막을 형성하여 필드영역을 한정하는 공정과, 상기 질화막의 측벽에 측벽을 형성하는 공정과, 상기 질화막 및 측벽을 마스크로 사용하여 상기 측벽이 모두 식각될 때까지 상기 반도체기판의 노출된 부분을 식각하여 홈을 형성하는 공정과, 상기 홈을 포함하는 반도체기판의 노출된 부분에 소자의 활성영역을 한정하는 필드산화막을 형성하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제 2 도(A) 내지 (E)는 본 발명의 일 실시예에 따른 소자격리방법을 도시하는 공정도이다.
제 2 도(A)를 참조하면, 반도체기판(21)의 표면에 패드산화막(23)과 질화막(25)을 순차적으로 형성한다. 상기에서, 패드산화막(23)은 700 ~ 1200℃에서 50 ~ 500Å 정도의 두께로 형성하며, 질화막(25)은 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 1000 ~ 3000Å 정도의 두께로 증착하여 형성한다. 그리고, 질화막(25) 및 패드산화막(23)의 소정 부분을 포토리쏘그래피(photolithography) 방법으로 반도체기판(21)이 노출되도록 식각하여 소자의 필드영역을 한정한다.
제 2 도(B)를 참조하면, 반도체기판(21)의 노출된 부분과 질화막(25) 상에 산화실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착한다. 그리고, 증착된 산화실리콘을 반응성이온 식각 방법으로 반도체기판(21)과 질화막(25)이 노출되도록 에치 백하여 질화막(25)의 측면에 100 ~ 2000Å 정도의 폭을 갖는 측벽(27)을 형성한다.
제 2 도(C)를 참조하면, 질화막(25) 및 측벽(27)을 마스크로 사용하여 반도체기판(21)의 노출된 부분을 100 ~ 2000Å 정도의 깊이로 식각하여 홈(29)을 형성한다. 상기에서 홈(29)을 경사식각하거나 또는 이방성식각하여 형성한다. 그리고, 질화막(25) 및 측벽(27)을 마스크로 사용하여 반도체기판(21)과 동일한 도전형의 불순물을 이온주입하여 홈(29)의 바닥에 이온주입영역(31)을 형성한다.
제 2 도(D)를 참조하면, 측벽(27)을 제거한다. 그리고, 홈(29)을 포함한 반도체기판(21)의 노출된 부분을 900 ~ 1200℃에서 1500 ~ 5000Å정도의 두께로 산화하여 소자의 활성영역을 한정하는 필드산화막(33)을 형성한다. 이 때, 필드산화막(33)의 하부에는 이온주입영역(31)의 불순물이 확산되어 채널스토퍼(35)가 형성된다. 상기에서 반도체기판(21)에 홈(29)이 형성되고 이 홈(29) 바닥에 이온주입영역(31)이 형성되어 있으므로 필드산화막(33)은 하부면이 깊게 형성되며, 또한, 이온주입영역(31)의 불순물이온이 활성영역으로 확산되지 않으므로 채널스토퍼(35)가 필드산화막(33)의 하부에만 형성된다. 상기에서, 이온주입영역(31)을 홈(29)을 형성한 후 형성하지 않고 필드산화막(33)을 형성한 후 형성할 수도 있다.
제 2 도(E)를 참조하면, 반도체기판(21) 상의 활성영역에 잔류하는 질화막(25)과 패드산화막(23)을 순차적으로 제거하여 반도체기판(21)을 노출시킨다. 그리고, 반도체기판(21) 상에 열산화 방법에 의해 게이트산화막(37)을 형성한다.
제 3 도(A) 내지 (C)는 본 발명의 다른 실시예에 따른 소작격리방법을 도시하는 공정도이다.
제 3 도(A)를 참조하면, 반도체기판(21)의 표면에 패드산화막(23), 질화막(25) 및 다결정실리콘층(26)을 순차적으로 형성한다. 상기에서, 패드산화막(23)은 700 ~ 1200℃에서 50 ~ 500Å 정도의 두께로 형성하며, 질화막(25)은 CVD 방법으로 1000 ~ 3000Å 정도의 두께로 증착하여 형성하고, 다결정실리콘층(26)은 CVD 방법으로 100 ~ 2000Å 정도의 두께로 증착하여 형성한다. 그리고, 다결정실리콘층(26), 질화막(25) 및 패드산화막(23)의 소정 부분을 포토리쏘그래피 방법으로 반도체기판(21)이 노출되도록 식각하여 소자의 필드영역을 한정한다.
제 3 도(B)를 참조하면, 반도체기판(21)의 노출된 부분과 다결정실리콘층(26) 상에 산화실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착한다. 그리고, 증착된 산화실리콘을 반응성이온식각 방법으로 반도체기판(21)과 다결정실리콘층(26)이 노출되도록 에치 백하여 질화막(25)의 측면에 100 ~ 2000Å 정도의 폭을 갖는 측벽(27)을 형성한다.
제 3 도(C)를 참조하면, 다결정실리콘층(26) 및 측벽(27)을 마스크로 사용하여 반도체기판(21)의 노출된 부분을 100 ~ 2000Å 정도의 깊이로 경사식각하거나 또는 이방성식각하여 홈(29)을 형성한다. 상기에서 홈(29) 형성시 다결정실리콘층(26)도 식각되는데, 홈(29)을 다결정실리콘층(26)이 제거되어 질화막(25)이 노출될 때까지 식각하여 형성한다. 즉, 질화막(25)을 식각 종료점(end point)로 사용하여 홈(29)의 깊이를 제어한다. 그리고, 질화막(25) 및 측벽(27)을 마스크로 사용하여 반도체기판(21)과 동일한 도전형의 불순물을 이온주입하여 홈(29)의 바닥에 이온주입영역(31)을 형성한다.
제 3 도(D)를 참조하면, 홈(29)을 포함한 반도체기판(21)의 노출된 부분을 900 ~ 1200 ℃에서 1500 ~ 5000Å 정도의 두께로 산화하여 소자의 활성영역을 한정하는 필드산화막(33)을 형성한다. 이 때, 필드산화막(33)의 하부에는 이온주입영역(31)의 불순물이 확산되어 채널스토퍼(35)가 형성된다. 상기에서 반도체기판(21)에 홈(29)이 형성되고 이 홈(29) 바닥에 이온주입영역(31)이 형성되어 있으므로 필드산화막(33)은 하부면이 깊게 형성된다.
제 3 도(E)를 참조하면, 반도체기판(21) 상의 확성영역에 잔류하는 질화막(25)과 패드산화막(23)을 순차적으로 제거하여 반도체기판(21)을 노출시킨다. 그리고, 반도체기판(21) 상에 열산화 방법에 의해 게이트산화막(37)을 형성한다.
제 4 도(A) 내지 (B)는 본 발명의 또 다른 실시예에 다른 소자격리방법을 도시하는 공정도이며, 이 제 4 도(A)의 이전 공정은 제 2 도(A) 및 (B)와 동일하다.
제 4 도(A)를 참조하면, 질화막(25) 및 측벽(27)을 마스크로 사용하여 반도체기판(21)의 노출된 부분을 식각하여 홈(29)을 형성한다. 이 때, 홈(29) 형성시 반도체기판(21) 뿐만 아니라 측벽(27)도 제거되도록 식각하는데, 홈(29)은 반도체기판(21)을 측벽(27)이 모두 제거될 때까지 식각하여 100 ~ 2000Å 정도의 깊이를 갖도록 형성한다. 그러므로, 홈(29)은 측벽(27)이 덮혀 있지 않던 부분은 깊고 좁게 형성되며, 측벽(27)이 덮혔었던 부분은 낮고 넓게 형성된다. 상기에서 측벽(27)을 별도의 공정없이 홈(29) 형성시 제거하므로 공정이 간단해진다.
제 4 도(B)를 참조하면, 질화막(25)을 마스크로 사용하여 반도체기판(21)과 동일한 도전형의 분순물을 이온주입하여 홈(29)의 바닥에 이온주입영역(31)을 형성한다.
그리고, 제 2 도(D) 및 (E)의 공정을 진행한다.
제 5 도(A) 및 (C)는 본 발명의 또 다른 실시예에 따른 소작격리방법을 도시하는 공정도이다.
제 5 도(A)를 참조하면, 반도체기판(21)의 표면에 패드산화막(23), 질화막(25) 및 다결정실리콘층(26)을 순차적으로 형성한다. 상기에서, 패드산화막(23)은 700 ~1200℃에서 50 ~ 500Å 정도의 두께로 형성하며, 질화막(25)은 CVD 방법으로 1000 ~ 3000Å 정도의 두께로 증착하여 형성하고, 다결정실리콘층(26)은 CVD 방법으로 100 ~ 2000Å 정도의 두께로 증착하여 형성한다. 그리고, 다결정실리콘층(26), 질화막(25) 및 패드산화막(23)의 소정 부분을 포토리쏘그래피 방법으로 반도체기판(21)이 노출되도록 식각하여 소자의 필드영역을 한정한다.
제 5 도(B)를 참조하면, 반도체기판(21)의 노출된 부분과 다결정실리콘층(26) 상에 산화실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착한다. 그리고, 증착된 산화실리콘을 반응성이온식각 방법으로 반도체기판(21)과 다결정실리콘층(26)이 노출되도록 에치 백하여 질화막(25)의 측면에 100 ~ 2000Å 정도의 폭을 갖는 측벽(27)을 형성한다.
제 5 도(C)를 참조하면, 다결정실리콘층(26) 및 측벽(27)을 마스크로 사용하여 반도체기판(21)의 노출된 부분을 식각하여 홈(29)을 형성한다. 이 때, 홈(29) 형성시 반도체기판(21) 뿐만 아니라 다결정실리콘층(26) 및 측벽(27)도 제거되도록 식각하는데, 홈(29)은 반도체기판(21)을 다결정실리콘층(26) 및 측벽(27)이 모두 제거될 때까지 식각하여 100 ~ 2000Å 정도의 깊이를 갖도록 형성한다. 그러므로, 홈(29)은 측벽(27)이 덮혀 있지 않던 부분은 깊고 좁게 형성되며, 측벽(27)이 덮혔었던 부분은 낮고 넓게 형성된다. 상기에서, 질화막(25)을 식각 종료점(end point)로 사용하여 홈(29)의 깊이를 제어할 뿐만 아니라 별도의 공정없이 홈(29) 형성시 측벽(27)을 제거하므로 공정이 간단해진다. 그리고, 질화막(25)을 마스크로 사용하여 반도체기판(21)과 동일한 도전형의 불순물을 이온주입하여 홈(29)의 바닥에 이온주입영역(31)을 형성한다.
그리고, 제 3 도(D) 및 (E)의 공정을 진행한다.
상술한 바와 같이 본 발명에 따른 반도체장치의 소자격리방법은 반도체기판의 활성영역 상에 형성되어 필드영역을 한정하는 패드산화막과 질화막의 측벽에 측벽을 형성한 후 반도체기판의 노출된 부분에 홈을 형성하고 반도체기판과 동일한 도전형의 불순물을 이온주입한다. 그리고, 측벽을 제거한 후 홈을 포함하는 반도체기판의 노출된 부분을 열산화하여 홈이 형성되었던 부분이 더 깊게 되는 필드산화막을 형성한다.
따라서, 본 발명은 필드영역의 폭이 감소되어도 필드산화막이 깊게 형성되어 소자격리 특성이 저하되는 것을 방지할 수 있으며, 또한, 홈 형성 후에 형성되는 이온주입영역의 불순물 이온이 활성영역으로 확산되는 것을 방지하여 항복전압이 변하는 것을 방지할 수 있는 이점이 있다.
Claims (16)
- 반도체기판 표면의 소정 부분에 패드산화막과 질화막을 형성하여 필드영역을 한정하는 공정과,상기 질화막의 측벽에 측벽을 형성하는 공정과,상기 질화막 및 측벽을 마스크로 사용하여 반도체기판의 노출된 부분을 선택적으로 식각하여 홈을 형성하는 공정과,상기 측벽을 제거하고 상기 홈을 포함하는 반도체기판의 노출된 부분에 소자의 활성영역을 한정하는 필드산화막을 형성하는 공정을 구비하는 반도체장치치의 소자격리방법.
- 제 1 항에 있어서,상기 패드산화막을 700 ~ 1200℃에서 50 ~ 500Å의 두께로 형성하는 반도체장치의 소자격리방법.
- 제 1 항에 있어서,상기 질화막을 화학기상증착 방법으로 1000 ~ 3000Å의 두께로 형성하는 반도체장치의 소자격리방법.
- 제 1 항에 있어서,상기 측벽을 100 ~ 2000Å의 폭으로 형성하는 반도체장치의 소자격리방법.
- 제 1 항에 있어서,상기 홈을 경사식각 또는 이방성식각하여 형성하는 반도체장치의 소자격리방법.
- 제 5 항에 있어서,상기 홈을 100 ~ 2000Å의 깊이로 형성하는 반도체장치의 소자격리방법.
- 제 1 항에 있어서,상기 필드산화막을 900 ~ 1200℃에서 1500 ~ 5000Å의 두께로 형성하는 반도체장치의 소자격리방법.
- 제 1 항에 있어서,상기 홈을 형성한 후 또는 필드산화막을 형성한 후 상기 반도체기판과 동일한 도전형의 불순물을 이온주입하는 공정을 더 구비하는 반도체장치의 소자격리방법.
- 제 1 항에 있어서,상기 질화막 상에 다결정실리콘층을 형성하는 공정을 더 구비하는 반도체장치의 소자격리방법.
- 제 9 항에 있어서,상기 다결정실리콘층을 화학기상증착방법으로 100 ~ 2000Å의 두께로 형성하는 반도체장치의 소자격리방법.
- 제 10 항에 있어서,상기 홈을 형성할 때 상기 다결정실리콘층도 제거하는 반도체장치의 소자격리방법.
- 제 11 항에 있어서,상기 홈을 상기 다결정실리콘층이 제거될 때까지 식각하여 형성하는 반도체장치의 소작격리방법.
- 반도체기판 표면의 소정 부분에 패드산화막과 질화막을 형성하여 필드영역을 한정하는 공정과,상기 질화막의 측벽에 측벽을 형성하는 공정과,상기 질화막 및 측벽을 마스크로 사용하여 상기 측벽이 모두 식각될 때까지 상기 반도체기판의 노출된 부분을 식각하여 홈을 형성하는 공정과,상기 홈을 포함하는 반도체기판의 노출된 부분에 소자의 활성영역을 한정하는 필드산화막을 형성하는 공정을 구비하는 반도체장치의 소자격리방법.
- 제 13 항에 있어서,상기 질화막 상에 다결정실리콘층을 형성하는 공정을 더 구비하는 반도체장치의 소작격리방법.
- 제 14 항에 있어서,상기 홈을 형성할 때 상기 측벽 뿐만 아니라 상기 다결정실리콘층도 제거하는 반도체장치의 소자격리방법.
- 제 13 항에 있어서,상기 홈을 형성한 후 또는 필드산화막을 형성한 후 상기 반도체기판과 동일한 도전형의 불순물을 이온주입하는 공정을 더 구비하는 반도체장치의 소자격리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053600A KR100226478B1 (ko) | 1996-11-13 | 1996-11-13 | 반도체장치의 소자격리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053600A KR100226478B1 (ko) | 1996-11-13 | 1996-11-13 | 반도체장치의 소자격리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980035285A true KR19980035285A (ko) | 1998-08-05 |
| KR100226478B1 KR100226478B1 (ko) | 1999-10-15 |
Family
ID=19481647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960053600A KR100226478B1 (ko) | 1996-11-13 | 1996-11-13 | 반도체장치의 소자격리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226478B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194346A (ja) * | 1987-02-09 | 1988-08-11 | Oki Electric Ind Co Ltd | 素子分離領域の形成方法 |
| KR960026559A (ko) * | 1994-12-23 | 1996-07-22 | 김주용 | 고집적 반도체 소자의 소자간 분리막 제조 방법 |
-
1996
- 1996-11-13 KR KR1019960053600A patent/KR100226478B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100226478B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5387540A (en) | Method of forming trench isolation structure in an integrated circuit | |
| US6297132B1 (en) | Process to control the lateral doping profile of an implanted channel region | |
| US20040097031A1 (en) | Method of fabricating a semiconductor device having an l-shaped spacer | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| US6316303B1 (en) | Method of fabricating a MOS transistor having SEG silicon | |
| KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100226478B1 (ko) | 반도체장치의 소자격리방법 | |
| US6187644B1 (en) | Method of removing oxynitride by forming an offset spacer | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| KR100273320B1 (ko) | 반도체소자의 실리사이드 형성방법_ | |
| KR20020013195A (ko) | 반도체 장치의 게이트 패턴 형성 방법 | |
| KR900001059B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR19990086279A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US5956589A (en) | Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method | |
| KR100249026B1 (ko) | 반도체장치의 소자 격리 방법 | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| KR100361763B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR100249021B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100304500B1 (ko) | 반도체장치의제조방법 | |
| KR100202177B1 (ko) | 반도체장치의 소자분리영역 형성방법 | |
| KR0179022B1 (ko) | 반도체장치의 소자격리방법 | |
| KR0125312B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100343132B1 (ko) | 반도체장치의소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |