KR19980031965A

KR19980031965A - 메모리 뱅크를 사용하는 인터페이스장치

Info

Publication number: KR19980031965A
Application number: KR1019960051837A
Authority: KR
Inventors: 김운일
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-10-31
Filing date: 1996-10-31
Publication date: 1998-07-25

Abstract

본 발명은 대용량의 데이터를 고속으로 입력 또는 출력하는 주변장치를 개인용 컴퓨터에 연결하여 사용할 경우 주변장치와의 고속 및 정속의 데이터 전송이 되도록 하는 메모리 뱅크를 사용하는 인터페이스장치에 관한 것으로, 메인컴퓨터와 주변장치간의 데이터를 버퍼링하는 메모리 뱅크부와, 메인컴퓨터와 데이터를 입출력하기 위한 주변장치를 선택하는 선택신호를 발생하고, 메인컴퓨터와 메모리 뱅크부간 또는 주변장치와 메모리 뱅크부간의 데이터의 유출입을 스위칭하는 스위칭신호 및 메모리 뱅크부을 억세스하기 위한 어드레스신호를 발생하는 메인컴퓨터 인터페이스부와, 제2데이터버스를 통하여 데이터를 입출력하는 주변장치 인터페이스부와, 제1데이터버스를 메모리 뱅크부의 데이터버스에 또는 제2데이터버스를 메모리 뱅크부의 데이터버스에 선택적으로 접속시키는 데이터 제어부와, 어드레스신호에 의하여 지정된 어드레스에서 데이터를 라이트하거나 데이터를 리드하는 메모리 제어부을 포함하여 구성되는 것을 특징으로 하여, 주변장치와의 연결에 있어서의 범용의 고속 대형 입출력 버퍼 및 소프트웨어 실행시 고속 메모리 디스크로 사용할 수 있는 효과가 있다.

Description

메모리 뱅크를 사용하는 인터페이스장치

본 발명은 컴퓨터와 주변장치와의 인터페이스장치에 관한 것으로, 특히 프린터 또는 스캐너와 같은 대용량의 데이터를 고속으로 입력 또는 출력하는 주변장치를 개인용 컴퓨터에 연결하여 사용할 경우 주변장치와의 고속 및 정속의 데이터 전송이 되도록 메모리 뱅크를 사용하는 인터페이스장치에 관한 것이다.

도 1은 소형 컴퓨터 시스템 인터페이스(SMALL COMPUTER SYSTEM INTERFACE, 이하 SCSI라고 표기하기로 한다)를 도시한 것으로, 여기에서 도시한 바와 같이 PC BUS에 의해 제어되는 PC 인터페이스부는 /CS(103), /WR(104), /RD(105), INT(108), PROGRAM_ADDRESS(107), PROGRAM_DATA(106)로 SCSI 인터페이스부(110)를 제어하며, DMA_REQ(102), DMA_ACK(101), DMA_DATA_BUS(109)에 의하여 SCSI BUS와 연결된다.

프린터 또는 스캐너와 같은 대용량의 데이터를 고속으로 입력 또는 출력하는 주변장치를 개인용 컴퓨터에 연결하여 사용할 경우 하드디스크는 정보를 검색하거나 기록하기 위하여 헤드가 이동해야 하므로 기계적인 움직임을 동반한다. 특히 대용량의 하드디스크는 여러 장의 디스크로 구성되므로 여러 개의 헤드로 구성되어 목표위치를 검색하는 시간이 더욱 지연된다. 이러한 데이터 전송속도의 제한성으로 인하여 주변장치의 성능을 최대로 발휘하지 못하는 문제가 있다. 또한 하드디스크는 시스템의 파일 구조체계상 기록되는 데이터가 특정 위치에서부터 순차적으로 기록되는 것이 아니라 디스크의 곳곳에 있는 비어있는 공간을 찾아서 기록되므로 기록되는 시점마다 또는 검색하여 읽는 시점마다 데이터를 읽어 오는 속도가 다르므로 전송속도의 일정성을 보장할 수 없다. 이러한 특성으로 인하여 일반적으로 고속 및 정속을 요구하는 주변장치와 인터페이스 하는데 있어서 하드디스크를 사용할 수 없는 문제가 있다.

SCSI 인터페이스는 비교적 고속의 인터페이스가 가능하나 앞서 언급한 문제는 해결하기가 어렵고 또한 SCSI와 하드디스크로 이러한 문제들을 해결하는 데는 비용이 많이 소모될 뿐 아니라 한계가 따른다. 이러한 예로는 US5371861이 있다.

따라서 급속한 메모리의 정보밀도의 증가추세 및 화상자료와 같은 고속으로 대량의 정보를 사용하는 멀티미디어 장치가 다양화되고 있는 현재의 개인용 컴퓨터 환경에서 하드디스크 및 보조기억장치의 상기 문제점들의 극복이 시급하다.

본 발명이 이루고자 하는 기술적인 과제는 데이터 전송속도의 제한성을 극복하여 고속의 데이터 전송이 가능하도록 하며, 또한 데이터를 읽어 오는 속도를 일정하도록 유지할 수 있는 인터페이스장치를 제공하여 컴퓨터에 연결된 주변장치의 기능이 최대로 발휘되도록 하는 것이다.

도 1은 종래 스카시 인터페이스의 구성을 도시한 것이다.

도 2는 본 발명에 따른 일실시 예의 구성을 도시한 것이다.

도 3은 도 2에서 도시한 PC 인터페이스부의 구성을 도시한 것이다.

도 4는 도 2에서 도시한 메모리 제어부의 구성을 도시한 것이다.

도 5는 도 2에서 도시한 데이터 제어부의 구성을 도시한 것이다.

상기의 문제점을 해결하기 위한 본 발명은, 어드레스버스를 통하여 주변장치를 접속할 수 있는 어드레스를 출력하고, 제1데이터버스를 통하여 데이터가 유출입되는 메인컴퓨터와, 제2데이터버스를 통하여 데이터가 유출입되는 주변장치와의 사이에서 제1데이터버스와 제2데이터버스의 데이터가 서로 유출입되도록 제어하는 인터페이스장치에 있어서, 메인컴퓨터와 주변장치간의 데이터를 버퍼링하는 메모리 뱅크부와, 어드레스버스를 통하여 전송된 어드레스를 디코딩하여 메인컴퓨터와 데이터를 입출력하기 위한 주변장치를 선택하는 선택신호를 발생하고, 제1데이터버스를 통하여 전송된 데이터를 디코딩하여 메인컴퓨터와 메모리 뱅크부간 또는 주변장치와 메모리 뱅크부간의 데이터의 유출입을 스위칭하는 스위칭신호 및 메모리 뱅크부을 억세스하기 위한 어드레스신호를 발생하는 메인컴퓨터 인터페이스부와, 선택신호에 따라 주변장치를 선택하고 제2데이터버스를 통하여 데이터를 입출력하는 주변장치 인터페이스부와, 스위칭신호에 따라 제1데이터버스를 메모리 뱅크부의 데이터버스에 또는 제2데이터버스를 메모리 뱅크부의 데이터버스에 선택적으로 접속시키는 데이터 제어부와, 어드레스신호에 의하여 지정된 어드레스에서, 데이터 제어부에 의하여 메모리 뱅크부에 접속된 데이터버스로부터 전송된 데이터를 라이트하거나 메모리 뱅크부의 데이터를 데이터 제어부에 의하여 메모리 뱅크부에 접속된 데이터버스로 리드하는 메모리 제어부을 포함하고 있다.

이하 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하고자 한다.

도 2는 본 발명의 일실시 예에 따른 메모리 뱅크를 사용하는 인터페이스장치의 구성을 도시한 것으로, 여기에서 도시한 PC 인터페이스부(1)는 도 3의 구성도에서 도시한 바와 같이 PC_DATA_BUS(2), PC_ADDRESS_BUS(3), /PC_MW(4), /PC_MR(5), /PC_IOR(6), /PC_IOR(7), /PC_REFRESH(8), PC_DACK(12), PC_INT(13), PC_DAEQ(14)로 구성된 PC BUS와 SYSTEM_CLK(9)에 의해 PC의 명령을 해석하여 메모리 제어부(27), 메모리 뱅크부(32), 데이터 제어부(34), SCSI 인터페이스부(37)를 제어한다.

도 2의 메모리 제어부(27)는 도 4에서 도시한 바와 같이 PC 인터페이스부(1)로부터 /PC_WR(15), /PC_RD(16), /PC_REFRESH(17), PM/SM(23), RAM_ADD_LOAD(24), RAM_ADD_LOAD_CLK(25), RAM_ADD_LOAD_DATA(26)의 제어신호를 받고, SCSI 인터페이스부(37)로부터 /SCSI_WR, /SCSI_RD(40), /SCSI_INT(10)의 제어신호를 받아 메모리 뱅크부(32)로 ADDRESS(28), /RAS(29), /CAS(30), /WR(31)의 제어신호를 보내어 데이터를 기록하거나 읽어볼 수 있게 한다.

도 2의 메모리 뱅크부(32)는 DRAM 또는 SIMM과 같은 메모리 부품으로 구성된 부분으로 메모리 제어부(27)에 의해 동작한다.

도 2의 데이터 제어부(34) 도 5에서 도시한 바와 같이 PC 인터페이스부로부터 /PC_WR(15), /PC_RD(16), PM/SM(23), P/DT(22). /SCSI_PWR(19), /SCSI_PRD(20)의 제어신호와, SCSI 인터페이스부(37)로부터 /SCSI_WR(39), /SCSI_RD(40)의 제어신호를 공급받아서 PC_DATA_BUS와 SCSI_PROGRAM_DATA_BUS간, PC_DATA_BUS와 SCSI_DATA_BUS간, PC_DATA_BUS와 MEMORY_DATA_BUS간, SCSI_DATA_BUS와 MEMORY_DATA_BUS간을 선택적으로 연결시킨다.

도 2의 SCSI 인터페이스부(37)는 PC 인터페이스부(1)로부터 /SCSI_PWR(19), /SCSI_PRD(20), /CS_SCSI(21), /SCSI_DACK(18), /SCSI_DREQ(11), /SCSI_INT(10)의 제어신호를 받아서 SCSI_BUS(37)와 PC_BUS 또는 메모리 뱅크부(32)의 DATA_BUS(33)를 도 2의 데이터 제어부(34)를 경유하여 연결시킨다. 여기에서 SCSI_BUS(37)는 DATA_BUS(36)와 프로그램 데이터를 위한 PDATA_BUS(35)를 포함하고 있다.

이하 본 발명의 동작을 설명하고자 한다.

본 발명은 PC에 의하여 소프트웨어로 제어된다. 즉 도 2의 PC 인터페이스부(1)에 입력되는 PC_BUS 즉, PC_DATA_BUS(2), PC_ADDESS_BUS(3), /PC_MW(4), /PC_MR(5), /PC_IOR(6), /PC_IOW(7), /PC_REFRESH(8), PC_DACK(12), PC_INT(13), PC_DREQ(14)의 신호에 의한 PC의 명령을 PC 인터페이스부(1)가 해독하여 메모리 제어부(27), 데이터 제어부(34), SCSI 인터페이스부(37)를 제어하므로써 모든 동작이 이루어진다. SYSTEM_CLK(9) 신호는 본 발명장치에서 공급하는 클럭이다. 도 3의 PC 인터페이스부(1)는 5개의 디코더에 의해 PC의 명령을 해독하여 필요한 제어신호를 발생시킨다. 즉 디코더7(43)은 PC_ADDESS(3)을 해독하여 PC가 본 발명장치를 선택할 때 디지털 논리값 '0'을 발생시키며 그 외는 '1' 값을 유지한다. 본 발명장치는 PC BUS에서 I/O 포트 통하여 명령을 전달하고, 메모리 포트를 통하여 메모리 뱅크부(32)의 데이터 또는 SCSI_BUS(38)를 통한 주변장치의 데이타를 입출력한다. 따라서 PC의 명령을 해독할 때는 디코더7(43)의 출력과 /PC_IOW(6)이 동시에 '0' 일 때 OR 게이트(44)로부터 발생된 클럭을 지연기2(45)에 의해 필요한 만큼 지연 및 반전시켜 디 플립플롭(47), 디 플립플롭(48)으로 공급하여 디코더2(52), 디코더3(58)의 출력을 저장하여 유지한다. 디코더2(52)는 PC_DATA_BUS(2)를 입력받아 해독하여 본 장치를 통하여 주변장치와 메모리 뱅크부(32)간 또는 메모리 뱅크부(32)와 PC간에 데이타를 입출력하라는 명령인 경우 디지털 논리값 '0'(DT:DATA TRANSFER MODE)을 발생시키며 그 외는 '1'(P:PROGRAM MODE)값을 유지한다. 이 결과는 지연기2(45)의 신호에 의해 디 플립플롭(47)에 저장되어 유지된다. 이 신호를 P/DT(22)로 하여 도 2의 데이터 제어부(34)로 공급되며, 도 3의 인버터(54)에 의해 반전되어 반전된 값이 '0' 일 때 즉 PROGRAM MODE(P/DT='1') 일 때 SCSI 인터페이스부(37)로 부터 공급되는 /SCSI_INT(10)가 OR 게이트(55)에 의해 PC_INT(13)으로 출력되어 PC_BUS로 전달되며, SCSI 인터페이스부(37)로 부터 공급되는 /SCSI_DREQ(11)가 OR 게이트(56)에 의해 PC_DREQ(14)으로 출력되어 PC BUS로 전달되며, PC BUS의 /PC_DACK(12)가 OR 게이트(57)에 의해 /SCSI_DACK(18)로 출력되어 SCSI 인터페이스부(37)로 전달되어 PC와 SCSI 인터페이스부(37)간에 직접 데이터 전송이 이루어지게 한다. P/DT가 '0' 일 때는 디코더3(58)은 PC_DATA(2)를 입력받아 해독하여 본 장치를 통하여 주변장치와 메모리 뱅크부(32)간에 데이터 입출력이 이루어지는 경우에는 '0' 을 메모리 뱅크부(32)와 PC간에 데이타를 입출력하라는 명령인 경우 디지털 논리값 '1'을 발생시키며 이 결과는 지연기2(45)의 신호에 의해 디 플립플롭(48)에 저장되어 유지된다. 이 신호를 PM/SM(23)이라 한다. 여기에서 PM은 PC-메모리간 입출력을 '1'로 활성화하고, SM은 SCSI-메모리간의 입출력을 '0'으로 활성화한다는 의미이다. P/DT(22)과 PM/SM(23)은 OR 게이트(60)에 의해 두 신호가 동시에 /PC_MR(4)가 OR 게이트(61)를 통하여 /PC_WR(15)로 출력될 수 있게 하며, /PC_MW(5)가 OR 게이트(62)를 통하여 /PC_RD(15)로 출력될 수 있게 하며, /PC_REFRESH(8)가 OR 게이트(63)를 통하여 /P_REFRESH(15)로 출력될 수 있게 한다. /PC_WR(15)와 /PC_RD(15)와 /P_REFRESH(15)는 도 2의 메모리 제어부(27)로 전달되어 메모리 뱅크부(32)를 제어하도록 하며, 데이터 제어부(34)로 전달되어 데이터 전달 경로를 제어하도록 한다. 디코더4(64)는 PC_DATA(2)를 입력받아 해독하여 도 4의 메모리 어드레스 발생기(78)에 번지를 지정하려는 명령으로 판독될 때 '0'을 출력하여 RAM_ADD_LOAD신호(24)를 발생시켜 도 4의 메모리 어드레스 발생기(78)의 LD로 공급한다.

또한 RAM_ADD_LOAD신호(24)를 지연기1(65)로 필요한 만큼 지연시킨 신호 즉 RAM_ADD_LOAD_CLK(25)를 도 4의 메모리 어드레스 발생기(78)의 LDCLK로 공급한다. 인버터(66) 반전시킨 신호를 16BIT 디 플립플롭인 16 디 플립플롭(67)의 CLK로 입력시켜 PC_DATA(2)를 저장하여 그 출력인 RAM_ADD_LOAD_DATA(26)을 도 4의 메모리 어드레스 발생기(78)의 LD_DATA로 공급한다. 즉 RAM_ADD_LOAD_DATA신호(24)='0' 일 때 도 4의 메모리 어드레스 발생기(78)의 LD_DATA로 공급되는 RAM_ADD_LOAD_DATA 신호(26)를 RAM_ADD_LOAD_CLK 신호(25)에 의해 어드레스 발생기(78)에 어드레스가 세트된다.

도 2의 메모리 제어부(27)는 PC 인터페이스부(1) 및 SCSI 인터페이스부(37)의 제어신호에 따라 도 4에 도시한 회로에 의해 MEMORY_ADDRESS(28), /WR(31), /CAS(30) /RAS(29)의 신호를 발생시켜 메모리 뱅크부(32)로 보내 데이터를 입출력한다.

즉 멀티플렉서(68)와 멀티플렉서(69) 및 멀티플렉서(70)로 하여금 PM/SM(23) ='1'이면 A입력을 PM/SM(23)='0'면 B입력을 선택하여 출력하여 멀티플렉서(68)의 출력을 /WR(31)로 하며, 멀티플렉서(68)와 멀티플렉서(70)를 OR 게이트(72)로 입력하여 그 출력을 디 플립플롭(73)에 SYSTEM_CLK(9)로 샘플링한 신호를 메모리 어드레스 발생기(78)의 어드레스 발생 클럭(ADDCLK)으로 공급하여 RISING EDGE에서 카운터가 동작하여 번지가 증가하도록 한다. 멀티플렉서(70)의 출력을 SYSTEM_CLK(9)으로 디 플립플롭(74)으로 1 클럭 지연시켜 멀티플렉서(76)의 B입력(리프레쉬를 위한 CAS신호)으로 공급하고 디 플립플롭(73)의 출력을 멀티플렉서(76)의 A입력(리프레쉬를 하지 않는 구간에서의 RAS신호)으로 공급하여 그 출력으로 제어신호 /CAS(30)을 발생시킨다. 또 디 플립플롭(74)의 출력을 디 플립플롭(75)으로 1 CLOCK 지연시켜 메모리 뱅크부(32)의 리프레쉬를 위한 RAS신호로 멀티플렉서(77) B입력에 공급하고 멀티플렉서(77) B입력에는 리프레쉬를 하지 않는 구간에서의 RAS신호로 P/DT(22)를 공급하여 메모리 뱅크부(32)로 공급되는 /RAS(29)를 발생시킨다. 멀티플렉서(70)의 출력을 ONESHOT TRIGER ONESHOT(71)로 신호폭을 조절하여 멀티플렉서(76), 멀티플렉서(77)의 선택신호(S)로 공급한다.

도 2의 데이터 제어부(34)는 도 5에 도시한 회로에 의해 동작한다. 즉 P/DT(22)='0'이고 PM/SM='1'일 때 인버터(93)와 OR 게이트(87)에 의해 /PC_WR(5)='0'이면 트리버퍼(79)에 의해 PC_DATA(2)가 MEMORY_DATA(33)를 통하여 메모리 뱅크부(32)로 전달되며, OR 게이트(88)에 의해 /PC_RD(5)='0'이면 트리버퍼(80)에 의해 MEMORY_DATA(33)가 PC_DATA(2) 통하여 PC_DATA_BUS로 전달된다. 즉 P/DT(22) ='0' 이고 PM/SM='0' 일 때 /SCSI_WR(41)='0'이면 인버터(94)와 OR 게이트(89)에 의해 트리버퍼(81)에 의해 SCSI_DATA(35)가 MEMORY_DATA(33)를 통하여 메모리 뱅크부(32)로 전달되며, /SCSI_RD(42)='0'이면 OR 게이트(90)에 의해 트리버퍼(82)에 의해 MEMORY_DATA(33)가 SCSI_DATA(35) 통하여 SCSI 인터페이스(37)로 전달된다. 즉 P/DT(22)='1'이면 인버터(95)에 의해 /SCSI_WR='0'면 SCSI_DATA(35)가 트리버퍼(83)에 의해 PC_DATA(2) 통하여 PC DATA BUS로 전달된다. /SCSI_RD='0'이면 트리버퍼(84)에 의해 PC_DATA(2)가 SCSI_DATA(35) 통하여 SCSI 인터페이스(37)로 전달된다.

SCSI_PWR='0'이면 PC_DATA(2)가 트리버퍼(85)에 의해 SCSI_PDATA(36)을 통해 SCSI 인터페이스부(37)의 PDATA(PROGRAM DATA)로 입력되고, /SCSI_PRD='0'이면 /SCSI_PDATA(36)을 통해 SCSI 인터페이스부(37)의(37) PDATA(PROGRAM DATA)를 트리버퍼(86)에 의해 PC_DATA(2) 통하여 PC_DATA_BUS로 전달된다.

이상에서 설명한 바와 같이 본 발명은 범용 인터페이스를 가능케 하는 스카시 인터페이스(SCSI)와 고속 입출력이 가능한 RAM과 같은 메모리 부품을 사용하여 대용량의 메모리 뱅크를 구성하므로써, 하드디스크와 같은 보조기억장치에서의 입출력 속도 문제를 해결할 뿐 아니라 멀티미디어 환경에서 다양하게 사용 할 수 있다. 또한 본 발명은 고속 계산을 요하는 소프트웨어를 동작시킬 때 일시적으로 계산에 사용되는 자료나 계산결과를 저장할 수 있는 메모리 디스크로도 활용할 수 있다.

따라서 본 발명은 급속한 메모리의 정보 밀도의 증가 추세 및 화상자료와 같은 고속으로 대량의 정보를 사용하는 멀티미디어 장치가 다양화되고 있는 현재의 개인용 컴퓨터 환경에서 본 발명장치는 하드디스크 및 다른 보조기억장치의 문제점들을 극복할 수 있다.

본 발명은 개인용 컴퓨터에 프린터 또는 스캐너와 같은 대용량의 데이터를 고속으로 입력 또는 출력하는 주변장치를 연결하여 사용할 때, 범용 인터페이스를 가능케 하는 소형 컴퓨터 시스템 인터페이스(SCSI)와 고속 입출력이 가능한 램과 같은 메모리 부품을 사용하여 대용량의 메모리 뱅크를 구성하므로써, 하드디스크의 데이터 전송속도의 제한성과 전송속도의 불규칙성을 극복하여 고속 및 정속으로 주변장치와 인터페이스를 할 수 있게 하여 주변장치와의 연결에 있어서의 범용의 고속 대형 입출력 버퍼로서의 역할을 하는 효과가 있으며, 고속 계산을 요하는 소프트웨어를 동작시킬 때 일시적으로 계산에 사용되는 자료나 계산결과를 저장할 수 있는 고속의 메모리 디스크로도 활용할 수 있는 효과가 있다. 또한 다양한 주변장치와 연결할 수 있으므로 멀티미디어 환경에서 다양하게 사용할 수 있는 효과가 있다.

Claims

어드레스버스를 통하여 주변장치를 접속할 수 있는 어드레스를 출력하고, 제1데이터버스를 통하여 데이터가 유출입되는 메인컴퓨터와, 제2데이터버스를 통하여 데이터가 유출입되는 주변장치와의 사이에서 상기 제1데이터버스와 상기 제2데이터버스의 데이터가 서로 유출입되도록 제어하는 인터페이스장치에 있어서,

메인컴퓨터와 주변장치간의 데이터를 버퍼링하는 메모리수단과,

상기 어드레스버스를 통하여 전송된 어드레스를 디코딩하여 상기 메인컴퓨터와 데이터를 입출력하기 위한 주변장치를 선택하는 선택신호를 발생하고, 상기 제1데이터버스를 통하여 전송된 데이터를 디코딩하여 메인컴퓨터와 상기 메모리수단간 또는 주변장치와 상기 메모리수단간의 데이터의 유출입을 스위칭하는 스위칭신호 및 상기 메모리수단을 억세스하기 위한 어드레스신호를 발생하는 메인컴퓨터 인터페이스수단과,

상기 선택신호에 따라 상기 주변장치를 선택하고 상기 제2데이터버스를 통하여 데이터를 입출력하는 주변장치 인터페이스수단과,

상기 스위칭신호에 따라 상기 제1데이터버스를 상기 메모리수단의 데이터버스에 또는 상기 제2데이터버스를 상기 메모리수단의 데이터버스에 선택적으로 접속시키는 데이터 제어수단과,

상기 어드레스신호에 의하여 지정된 어드레스에서, 상기 데이터 제어수단에 의하여 메모리수단에 접속된 데이터버스로부터 전송된 데이터를 라이트하거나 메모리 수단의 데이터를 상기 데이터 제어수단에 의하여 메모리수단에 접속된 데이터버스로 리드하는 메모리 제어수단을 포함하는 것을 특징으로 하는 인터페이스장치.
제 1항에 있어서 상기 메인컴퓨터 인터페이스수단은,

상기 제1데이터버스를 통하여 전송된 데이터를 디코딩하여 상기 주변장치를 동작시키기 위한 프로그램 데이터가 상기 메인컴퓨터와 주변장치간에 직접 유출입되도록 제어하는 것을 특징으로 하는 인터페이스장치.