KR19980031515A - 반도체 장치 - Google Patents

Abstract

본 발명은 반도체 소자들이 형성된 셀 영역과 패드부간의 연결 부분이 개선된 반도체 장치에 관한 것으로, 반도체 소자들이 형성되어 있는 셀 영역과, 상기 셀 영역과 외부와의 전기적인 접속을 위한 패드부를 갖는 반도체 장치에 있어서, 본 발명에 따른 반도체 장치는, 제 3 금속 배선을 사용하여 상기 셀 영역과 상기 패드부를 전기적으로 접속시킨 구성을 갖는다. 그리고, 상기 셀 영역과 패드부는 제 3 금속배선에 의해 수직으로 연결된다. 이러한 장치에 의해서, 반도체 칩의 면적을 증가시키지 않고 패드부에 형성된 복수의 패드간에 충분한 이격 거리를 확보할 수 있게 되어, 이웃한 패드와 단락되는 문제점을 해결하여 셀 영역과 패드부의 접속을 용이하게 수행할 수 있다.

Description

반도체 장치 (a semiconductor device)

본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로, 반도체 소자들이 형성된 셀 영역과 패드부간의 연결 부분이 개선된 반도체 장치에 관한 것이다.

반도체 제조 공정의 집적화 기술이 비약적으로 발달함에 따라, 구현되는 반도체 장치의 크기가 점차 미세화되고 있다. 따라서, 적은 면적을 사용하여 많은 기능을 수행하는 반도체 칩의 개발이 기술의 척도가 될 정도로 면적 감소에 대한 중요성이 부각되고 있다. 반도체 장치의 제조 공정에서도, 칩의 면적을 줄이기 위한 방법의 하나로 반도체 소자들이 형성되는 셀 영역의 면적을 최소화시키고, 외부와의 전기적인 접속을 위한 패드부의 크기도 최소화시키고 있다. 이러한 패드부의 레이 아웃시에는 이웃한 패드와의 단락을 방지하기 위해 각 패드간에는 최소한 20um 정도의 이격 거리를 준수해야 한다.

도 1은 종래 반도체 장치의 셀 영역(10)과 패드부(20)의 연결을 개략적으로 보여주는 도면이다.

도 1을 참조하면, 참조번호 10은 반도체 소자들이 형성되어 있는 셀 영역이고, 20은 상기 셀 영역(10)에 형성된 반도체 소자들을 외부와 전기적으로 접속시키기 위한 패드가 형성된 패드부이고, 30은 상기 셀 영역(10)과 상기 패드부(20)의 연결에 사용되는 제 1 금속배선을 나타낸 것이다.

그러나, 종래 반도체 장치에 의하면, 집적화 기술이 발달함에 따라 반도체 소자들이 형성된 셀 영역(10)의 면적은 크게 감소하였지만, 외부와의 접속을 위한 패드부(20)의 면적은 현재 기술 수준으로는 상기 셀 영역(10)의 면적만큼 집적화시키지 못한다. 그러므로, 반도체 칩의 면적을 증가시키지 않고 상기 셀 영역(10)과 패드(20)를 1 : 1 로 접속시키기에 어려움이 많았다. 특히, 패드부(20)에 형성된 복수의 패드들(20) 사이에서 요구되는 최소한의 이격 거리를 확보하지 못하면, 패드(PAD A)와 외부와의 볼 본딩(ball bonding)시 서로 이웃한 패드(PAD B)와 전기적으로 단락되는 문제점이 있었다. 또한, 이웃한 패드(PAD B)와 단락되지 않도록 하기 위해서는 반도체 칩의 면적을 증가시켜야만 하는데, 이것은 반도체기술의 집적화에 역행하는 것으로 고 집적화 기술에 적합하지 않은 문제점이 있었다. 그리고, 상기 셀 영역(10)에 사용되는 제 2 금속배선(미도시됨)은 폭이 20um 이상이면, 금속배선의 특성상 전도율이나 수축율 등을 고려하여 제 2 금속배선(미도시됨)상에 슬릿(slit)을 형성시키는 공정이 추가로 필요한 문제점이 있었다.

본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 셀 영역과 패드부의 전기적인 접속시 이웃한 패드와 전기적으로 단락되는 것을 방지할 수 있는 반도체 장치를 제공하는데 그 목적이 있다.

도 1은 종래 반도체 장치의 셀 영역과 패드부의 연결을 개략적으로 보여주는 도면;

도 2는 본 발명의 실시예에 따른 반도체 장치의 셀 영역과 패드부의 연결을 개략적으로 보여주는 도면.

* 도면의 주요 부분에 대한 부호 설명 *

10 : 셀 영역20 : 패드부

30 : 제 1 금속배선40 : 제 3 금속배선

(구성)

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 소자들이 형성되어 있는 셀 영역과, 상기 셀 영역과 외부와의 전기적인 접속을 위한 패드부를 갖는 반도체 장치에 있어서, 상기 반도체 장치는, 제 3 금속 배선을 사용하여 상기 셀 영역과 상기 패드부를 전기적으로 접속한다.

이 특징의 바랍직한 실시예에 있어서, 상기 반도체 장치는, 상기 셀 영역과 상기 패드부가 수직으로 연결된다.

(작용)

이러한 장치에 의해서, 반도체 칩의 면적을 증가시키지 않고 셀 영역과 패드부의 전기적인 접속을 용이하게 할 수 있으며, 접속시 이웃한 패드와 단락되는 문제점도 해결할 수 있다.

(실시예)

이하, 도 2를 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

도 2를 참고하면, 본 발명의 바람직한 실시예에 따른 신규한 반도체 장치는, 반도체 소자들이 형성된 셀 영역과 외부와의 연결을 위한 패드부를 제 3 금속배선을 사용하여, 상기 셀 영역과 상기 패드부를 평행하게 연결시킨다. 이와 같은 장치에 의해서, 전체적인 칩의 면적을 증가시키지 않고 셀 영역과 패드부의 전기적인 접속이 가능하게 되었다.

도 2에 있어서, 도 1에 도시된 반도체 장치의 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 병기한다.

도 2는 본 발명의 실시예에 따른 반도체 장치의 구성을 개략적으로 보여주는 도면으로, 셀 영역(10)과 패드부(20)가 제 3 금속배선(40)에 의해 접속된 것을 나타내고 있다.

도 2를 참조하면, 참조번호 10은 반도체 소자들이 형성되어 있는 셀 영역이고, 20은 상기 셀 영역(10)에 형성된 반도체 소자들을 외부와 전기적으로 접속시키기 위한 패드가 형성된 패드부이고, 30은 상기 셀 영역(10)과 상기 패드부(20)의 연결에 사용되는 제 1 금속배선이고, 40은 상기 셀 영역(10)과 상기 패드부(20)의 연결에 사용되는 제 3 금속배선을 나타낸 것이다.

도 2를 참조하면, 반도체 소자들이 형성된 셀 영역(10)의 가장자리 부분에 대응되는 패드부(20)와 상기 셀 영역(10)은 제 3 금속배선(40)을 사용하여 접속된다. 제 1 금속배선(30)은 반도체 소자의 형성에 이미 사용되기 때문에 셀 영역(10)상에 사용되지 못하지만, 공정 기술의 발달에 힘입어 제 3 금속배선(40)을 사용하므로써 제 1 금속배선(30)을 사용할 때 발생하는 단락 등의 문제점을 해결할 수 있게 되었다.

그리고, 제 3 금속배선(40)을 사용하여 상기 셀 영역(10)과 패드부(20)를 수직으로 연결시킨다. 따라서, 이웃한 패드(PAD A)와 충분한 이격 거리를 확보할 수 있게 되어, 패드(20)와 외부간의 전기적인 접속을 위한 볼 본딩시 이웃한 패드(PAD A)와의 단락을 방지하게 된다.

또한, 제 3 금속배선(40)을 사용하여 상기 셀 영역(10)과 패드부(20)를 연결시키기 위해서는, 상기 셀 영역(10)에서 사용되는 제 2 금속배선(미도시됨)과 상기 제 3 금속배선(40)을 전기적으로 접속시킨다. 이러한 공정을 수행하게 되면, 제 2 금속배선(미도시됨)에 슬릿을 형성해야 하는 문제점도 해결하게 된다.

종래 반도체 장치는, 셀 영역과 패드부의 연결시 사용되는 금속배선들간의 이격 거리를 확보하지 못하여, 상기 패드부와 외부의 볼 본딩시 이웃한 패드와 전기적으로 단락되는 문제점이 있었다.

이와 같은 문제점을 해결하기 위한 본 발명은, 제 3 금속배선을 사용하여 반도체 소자들이 형성된 셀 영역과 패드부를 수직으로 접속시킨다.

따라서, 반도체 칩의 면적을 증가시키지 않고 셀 영역과 패드부를 전기적으로 접속시켜, 충분한 이격 거리를 확보하여 상기 패드부와 외부와의 볼 본딩시 이웃한 패드와의 단락을 방지할 수 있다. 그리고, 상기 셀 영역상에 형성된 제 2 금속배선에 슬릿을 형성시켜야 하는 문제점도 추가의 공정없이 해결할 수 있는 효과가 있다.

Claims (2)

1. 반도체 소자들이 형성되어 있는 셀 영역(10)과, 상기 셀 영역(10)과 외부와의 전기적인 접속을 위한 패드부(20)를 갖는 반도체 장치에 있어서,

   상기 반도체 장치는,

   제 3 금속 배선(40)을 사용하여 상기 셀 영역(10)과 상기 패드부(20)를 전기적으로 접속시키는 것을 특징으로 하는 반도체 장치.
2. 제 1 항에 있어서,

   상기 반도체 장치는,

   상기 셀 영역(10)과 상기 패드부(20)가 수직으로 연결되는 것을 특징으로 하는 반도체 장치.