KR19980030828A - 반도체 소자의 소자 분리막 형성방법 - Google Patents

Abstract

본 발명은 PBL(Poly Buffer LOCOS) 공정에서 H₃PO₄를 이용한 질화막 제거시 형성되는 소정의 워터 마크(water mark)를 다운 스트림 플라즈마 방식을 이용하여 폴리실리콘막의 식각 시 동시에 제거함으로써 소자의 신뢰성 및 제조 수율을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 반도체 기판 상에 패드 산화막과 폴리실리콘막 및 질화막을 순차적으로 적층하는 단계; 질화막 및 폴리실리콘막을 패드 산화막이 노출되도록 식각하여 마스크 패턴을 형성하는 단계; 마스크 패턴을 이용하여 열산화막을 성장시켜 소자 분리막을 형성하는 단계; 질화막을 제거하고 세정하는 단계; 및, 폴리실리콘막을 제거하는 단계를 포함하며, 폴리실리콘막을 다운 스트림 플라즈마 방식으로 식각하는 것을 특징으로 한다.

Description

반도체 소자의 소자 분리막 형성방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 소자 분리막 형성방법에 관한 것이다.

최근, 반도체 제조 기술의 발달과 메모리 소자의 응용분야가 확장되어 감에 따라, 대용량의 메모리 소자 개발이 진척되고 있는데, 이러한 메모리 소자의 대용량화는 각 세대마다 2배로 진행하는 미세 프로세스 기술을 기본으로 한 메모리 셀 연구에 의해 추진되어 오고 있다. 특히, 소자간을 분리하는 소자 분리 영역의 축소는 메모리 소자의 미세화 기술에 있어서 중요한 항목 중의 하나이다.

현재, 반도체 소자간의 분리를 위해 가장 널리 알려진 기술은 소위 선택 산화법에 의한 로코스(LOCOS ; LOCal Oxidation of Silicon) 방식과 이의 개량 기술이다.

우선, 로코스 방식을 이용한 반도체 소자의 소자 분리막 형성방법을 개략적으로 설명하면, 패드 산화막, 실리콘 질화막을 마스크로 사용하여 실리콘 기판을 선택적으로 산화시켜, 반도체 소자의 비활성 영역에 필드 산화막을 형성시키는 기술이다. 반도체 소자에 있어서, 비활성 영역에 대한 활성 영역은 기판 중 필드 산화막 사이의 영역, 이를 테면 소망의 반도체 소자가 형성될 영역을 의미하고, 각각의 소자는 필드 산화막에 의해 전기적으로 분리된다. 그러나, 종래의 로코스 방식을 이용한 소자 분리막 형성방법은 필드 산화막이 액티브 영역을 잠식하는 버드 빅 현상이 발생되는 문제점이 있었다.

도 1A 내지 도 1C는 종래의 로코스 기술을 개량한 PBL(Poly Buffer LOCOS) 방식을 이용한 종래의 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 공정 단면도이다.

먼저, 도 1A에 도시된 바와 같이, 반도체 기판(1) 상부에 후속 질화막(4)의 응력을 완화시키기 위한 패드 산화막(2) 및 폴리실리콘막(3)을 형성한다.

다음, 폴리실리콘막(3) 상부에 질화막(4)을 형성한 후, 질화막(4) 상부에 포토리소그라피 공정을 통하여 포토레지스트막(도시되지 않음) 패턴을 형성한다.

상기 포토레지스트막을 식각 마스크로하여 질화막(4) 및 폴리실리콘막(3)을 식각하여 기판의 액티브 영역을 노출시키고, 공지된 방법으로 상기 포토레지스트막을 제거한다.

그리고, 고온의 노(furnace)에서 열산화 공정을 수행하면, 기판의 필드 영역에 소자 분리막(5)으로서 필드 산화막을 형성한다.

도 1B에 도시된 바와 같이, H₃PO₄용액으로 질화막(4)을 제거하고, 도 1C에 도시된 바와 같이, 폴리실리콘막(3)을 제거한 다음, 후 속의 반도체 소자의 제조 공정을 진행하게 된다.

그런데, 상기한 종래의 PBL 소자 분리막 형성방법은 질화막과 패드 산화막 간에 폴리실리콘막을 형성하여 버드 빅 현상에 의한 액티브 영역의 감소를 방지할 수 있으나, 다음과 같은 문제가 발생하게 된다.

즉, H₃PO₄용액을 이용한 질화막의 제거 공정시, H₃PO₄용액의 점성이 커서 린스가 잘 되지 않기 때문에, 세정 후 도 1B에 도시된 바와 같이, 워터 마크(water mark)가 발생하게 되고, 이 워터 마크(a)는 이 후 폴리실리콘막(3)의 식각시 마스크로서 작용하게 되어, 식각 후에도 폴리실리콘막의 잔여물이 존재하게 된다. 이러한, 잔여물은 소자의 특성을 불완전하게 할 뿐만 아니라, 소자의 신뢰성 및 제조 수율을 저하시키는 문제를 일으키게 된다.

이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, H₃PO₄를 이용한 질화막의 식각시 형성되는 소정의 워터 마크를 다운 스트림 플라즈마 방식을 이용하여 폴리실리콘막의 식각시 동시에 제거함으로써, 소자의 신뢰성 및 제조 수율을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성방법을 제공함에 그 목적이 있다.

도 1A 내지 도 1C는 종래의 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 공정 단면도.

도 2A 내지 도 2E는 본 발명의 일 실시예에 따른 반도체 소자의 소 자 분리막 형성방법을 설명하기 위하여 순차적으로 나타낸 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 반도체 기판2 : 패드 산화막

3 : 폴리실리콘막4 : 질화막

5 : 필드 산화막(a) : 워터 마크(water mark)

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자 분리막 형성방법은 반도체 기판 상에 패드 산화막과 폴리실리콘막 및 질화막을 순차적으로 적층하는 단계; 상기 질화막 및 폴리실리콘막을 상기 패드 산화막이 노출되도록 식각하여 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 이용하여 열산화막을 성장시켜 소자 분리막을 형성하는 단계; 상기 질화막을 제거하고 세정하는 단계; 및, 상기 폴리실리콘막을 제거하는 단계를 포함하며, 상기 폴리실리콘막을 다운 스트림 플라즈마 방식으로 식각하는 것을 특징으로 한다.

상기한 구성으로 된 본 발명에 의하면, 다운 스트림 플라즈마 방식으로 폴리실리콘막을 식각함으로써, 세정 후 형성되는 소정의 워터 마크를 폴리실리콘막의 식각시 동시에 제거할 수 있게 된다.

[실시예]

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도 2A 내지 도 2E는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 순차적 공정 단면도이다.

먼저, 도 2A에 도시된 바와 같이, 반도체 기판(1) 상부에 후속 질화막(4)의 응력을 완화시키기 위한 패드 산화막(2)을 형성한 다음, 그 상부에 폴리실리콘막(3)을 형성한다.

다음, 폴리실리콘막(3) 상부에 질화막(4)을 형성한 후, 도 2B에 도시된 바와 같이, 질화막(4) 상부에 포토리소그라피 공정을 통하여 포토레지스트막(도시되지 않음) 패턴을 형성한다. 다음, 상기 포토레지스트막을 식각 마스크로하여 질화막(4) 및 폴리실리콘막(3)을 식각하고, 공지된 방법으로 상기 포토레지스트막을 제거한다.

그 후, 도 2C에 도시된 바와 같이, 고온의 노에서 열산화시켜 소자 분리막(5)을 형성하고, 도 2D에 도시된 바와 같이, 160 내지 175℃ 온도의 H₃PO₄용액에서 질화막(4)을 제거한 후, 순수(DI water)를 사용하여 웨이퍼를 세정한다. 이때, 폴리실리콘막(3) 상부에 소정의 워터 마크(a)가 발생하게 된다.

도 2E에 도시된 바와 같이, 다운 스트림 플라즈마 방식을 이용하여 폴리실리콘막(3)을 제거하면, 상기 발생된 워터 마크(a)도 함께 제거되게 된다. 이때, 다운 스트림 플라즈마 방식은 1Torr의 압력과, 100Watt의 RF 전력, 50 내지 150 SCCM의 CF₄개스 및 50 내지 150 SCCM의 O₂개스의 공정 조건 하에서 수행되어 진다. 또한, 다운 스트림 플라즈마 방식을 이용한 식각 공정시 폴리실리콘막(3) : 패드 산화막(2)의 식각 선택비를 2 내지 6 : 1로 조절하여 실시하면, 패드 산화막(2)에 의해 하부의 반도체 기판(1)이 손상되는 방지되게 된다.

상기 실시예에 의하면, 다운 스트림 플라즈마 방식을 이용한 식각 공정으로 폴리실리콘막과 H₃PO₄를 이용한 질화막 식각시 형성되는 소정의 워터 마크를 동시에 제거할 수 있게 됨으로써, 워터 마크로 인하여 식각 후 폴리실리콘막이 잔재하는 것을 방지할 수 있게 된다.

이에 따라, 소자의 특성을 안정적으로 유지할 수 있게 됨과 더불어, 소자의 신뢰성 및 제조 수율을 향상시킬 수 있게 된다.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성방법을 실현할 수 있게 된다.

Claims (4)

1. 반도체 기판 상에 패드 산화막과 폴리실리콘막 및 질화막을 순차적으로 적층하는 단계;

   상기 질화막 및 폴리실리콘막을 상기 패드 산화막이 노출되도록 식각하여 마스크 패턴을 형성하는 단계;

   상기 마스크 패턴을 이용하여 열산화막을 성장시켜 소자 분리막을 형성하는 단계;

   상기 질화막을 제거하고 세정하는 단계; 및,

   상기 폴리실리콘막을 제거하는 단계를 포함하며,

   상기 폴리실리콘막을 다운 스트림 플라즈마 방식으로 식각하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
2. 제 1 항에 있어서, 상기 다운 스트림 플라즈마 방식에 의한 상기 폴리실리콘막의 식각 공정은 1Torr의 압력과, 100Watt의 RF 전력, 50 내지 150 SCCM의 CF₄개스 및 50 내지 150 SCCM의 O₂개스의 공정 조건 하에서 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
3. 제 1 항 또는 제 2 항에 있어서, 상기 다운 스터링 플라즈마 방식을 이용한 식각 공정시 상기 폴리실리콘막 : 패드 산화막의 식각 선택비를 2 내지 6 : 1로 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
4. 제 1 항에 있어서, 상기 질화막은 160 내지 175℃ 온도의 H₃PO₄용액에서 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.