KR19980030405A - Contact hole formation method of semiconductor device - Google Patents
Contact hole formation method of semiconductor device Download PDFInfo
- Publication number
- KR19980030405A KR19980030405A KR1019960049798A KR19960049798A KR19980030405A KR 19980030405 A KR19980030405 A KR 19980030405A KR 1019960049798 A KR1019960049798 A KR 1019960049798A KR 19960049798 A KR19960049798 A KR 19960049798A KR 19980030405 A KR19980030405 A KR 19980030405A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- forming
- semiconductor device
- contact hole
- conductive film
- Prior art date
Links
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
반도체 장치 제조방법.Semiconductor device manufacturing method.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
양호한 단차 피복선(Step Coverage) 특성을 갖는 와인 글래스 모양의 콘택홀 형성을 위한 반도체 장치의 콘택홀 형성방법을 제공하고자 함.An object of the present invention is to provide a method for forming a contact hole in a semiconductor device for forming a wine glass-shaped contact hole having good step coverage characteristics.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
전도막상의 층간 절연막을 선택식각하여 상기 전도막을 국부적으로 노출시키기 위한 반도체 장치의 콘택홀 형성방법에 있어서, 상기 층간 절연막상에 상기 전도막을 노출시키고자하는 부위의 크기보다 소정크기가 더 큰 제1 포토레지스트를 형성하는 단계 상기 제1 포토레지스트를 식각장벽으로 상기 층간 절연막의 소정 두께를 식각하여 홈을 형성하는 단계 상기 제1 포토레지스트를 제거하는 단계; 전체구조 상부에 제2 포토레지스트를 도포한 후, 상기 전도막을 노출시키고자하는 부위의 크기만큼의 크기로 상기 제2 포토레지스트를 패터닝하는 단계 및 상기 제2 포토레지스트를 식각장벽으로 상기 전도막이 노출될때까지 잔류 층간 절연막을 식각하는 단계를 포함해서 이루어진 반도체 장치의 콘택홀 형성방법을 제공하고자 함.A method for forming a contact hole in a semiconductor device for locally exposing the conductive film by selectively etching the interlayer insulating film on the conductive film, the method comprising: a first size having a predetermined size larger than a size of a portion to expose the conductive film on the interlayer insulating film; Forming a photoresist; etching a predetermined thickness of the interlayer insulating layer using the first photoresist as an etch barrier; forming a groove; removing the first photoresist; After applying the second photoresist over the entire structure, patterning the second photoresist to the size of the portion to expose the conductive film and the second photoresist exposed to the etching barrier to the conductive film To provide a method for forming a contact hole in a semiconductor device comprising the step of etching the remaining interlayer insulating film until.
4. 발명의 중요한 용도4. Important uses of the invention
반도체 장치 제조 공정중 콘택홀 형성방법에 이용됨.Used in the process of forming contact holes in semiconductor device manufacturing processes.
Description
본 발명은 상·하부 전도막간의 전기적 연결을 위한 반도체 장치의 콘택홀 형성방법에 관한 것으로, 특히 양호한 단차 피복선(Step Coverage) 특성을 이룰 수 있는 와인 글래스형 콘택홀을 형성하기 위한 반도체 장치의 콘택홀 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a contact hole in a semiconductor device for electrical connection between upper and lower conductive films, and in particular, a contact of a semiconductor device for forming a wine glass type contact hole capable of achieving good step coverage characteristics. It relates to a hole forming method.
일반적으로 반도체 제조 공정중 비트라인 또는 워드라인과 같은 연결선, 전하저장전극 및 금속배선 형성등 상·하부막간의 전기적 연결을 위해 소정의 콘택을 필요로 하게 된다.In general, a predetermined contact is required for electrical connection between upper and lower layers such as a connection line such as a bit line or a word line, a charge storage electrode, and a metal wiring during a semiconductor manufacturing process.
종래에는 이러한 콘택홀 형성 공정시 특히 후속막 증착시 단차 피복선의 특성이 나쁜 경우, 절연막 식각시 먼저 습식식각에 의한 등방성 식각으로 콘택홀 입구를 넓힌 다음, 건식식각을 실시하여 와인 글래스형 콘택홀을 형성하였다. 이때, 상기 습식식각에 의한 등방성 식각은 주어진 소자 구조에서 클수록 바람직하다.Conventionally, in the case of such a contact hole forming process, in particular, when the characteristic of the step coverage line is poor during the deposition of the subsequent film, the contact hole entrance is widened by isotropic etching by wet etching first, and then dry etching is performed to dry the wine glass type contact hole. Formed. In this case, the isotropic etching by the wet etching is preferably larger in a given device structure.
그러나, 반도체 소자의 집적도가 증가함에 따라 콘택홀 형성시 공정 마진(Margin)이 점점 작아지고, 이에 따라 습식식각에 의한 공정 마진 또한 작아지게 되어 충분히 단차 피복선을 보상하기 못하게 되는 등의 문제점이 있었다.However, as the degree of integration of semiconductor devices increases, process margins become smaller when forming contact holes, and thus, process margins by wet etching also become smaller, thereby making it impossible to sufficiently compensate for step coverage.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 양호한 단차 피복선(Step Coverage) 특성을 갖는 와인 글래스형 콘택홀 형성을 위한 반도체 장치의 콘택홀 형성방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for forming a contact hole in a semiconductor device for forming a wine glass type contact hole having good step coverage characteristics.
도1a 내지 도1c는 본 발명의 일실시예에 따른 반도체 장치의 콘택홀 형성 공정 단면도이다.1A to 1C are cross-sectional views illustrating a process of forming a contact hole in a semiconductor device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 기판 20 : BPSG막10 substrate 20 BPSG film
30, 40 : 포토레지스트30, 40: photoresist
상기 목적을 달성하기 위하여 본 발명은 전도막상의 층간 절연막을 선택식각하여 상기 전도막을 국부적으로 노출시키기 위한 반도체 장치의 콘택홀 형성방법에 있어서, 상기 층간 절연막상에 상기 전도막을 노출시키고자하는 부위의 크기보다 소정크기가 더 큰 제1 포토레지스트를 형성하는 단계; 상기 제1 포토레지스트를 식각장벽으로 상기 층간 절연막의 소정 두께를 식각하여 홈을 형성하는 단계; 상기 제1 포토레지스트를 제거하는 단계 전체구조 상부에 제2 포토레지스트를 도포한 후, 상기 전도막을 노출시키고자하는 부위의 크기만큼의 크기로 상기 제2 포토레지스트를 패터닝하는 단계 및 상기 제2 포토레지스트를 식각장벽으로 상기 전도막이 노출될때까지 잔류 층간 절연막을 식각하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method of forming a contact hole in a semiconductor device for selectively exposing an insulating film on a conductive film to locally expose the conductive film. Forming a first photoresist having a predetermined size larger than the size; Etching a predetermined thickness of the interlayer insulating layer using the first photoresist as an etch barrier to form a groove; Removing the first photoresist, applying a second photoresist on the entire structure, and then patterning the second photoresist to a size equal to a size of a portion to expose the conductive film and the second photoresist. Etching the remaining interlayer insulating film until the conductive film is exposed to the resist as an etch barrier.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도1A 내지 도1C는 본 발명의 일실시예에 따른 반도체 장치의 콘택홀 형성 공정 단면도이다.1A to 1C are cross-sectional views of a contact hole forming process of a semiconductor device according to an embodiment of the present invention.
먼저, 도1A는 소정 패턴이 형성된 반도체 기판(10)상에 층간 절연막으로 BPSG막(20)을 증착하고, 고온에서 플로우시켜 평탄화한 후, 종래의 습식식각에 의해 형성되었던 최종적으로 형성된 콘택홀의 FICD(Final Inspection Critical Demension)와 동일한 크기로 패터닝할 수 있도록 상기 BPSG막(20)상부에 제1 포토레지스트(30)를 형성한 것을 도시한 것이다.First, FIG. 1A shows a BPSG film 20 as an interlayer insulating film formed on a semiconductor substrate 10 having a predetermined pattern formed thereon, flowed at a high temperature, and planarized, and then the FICD of the finally formed contact hole formed by conventional wet etching. The first photoresist 30 is formed on the BPSG film 20 so as to be patterned in the same size as Final Inspection Critical Demension.
이어서, 도1B는 상기 제1 포토레지스트(30)를 식각장벽으로한 건식식각공정에 의해 소정두께의 상기 BPSG막(20)을 제거한 후, 상기 제1 포토레지스트(30)를 제거하고, 전체구조 상부에 제2 포토레지스트(40)를 도포하고, 식각하여 패터닝한 것을 도시한 것이다.Subsequently, in FIG. 1B, after the BPSG film 20 having a predetermined thickness is removed by a dry etching process using the first photoresist 30 as an etch barrier, the first photoresist 30 is removed and the entire structure The second photoresist 40 is coated on the top, and is etched and patterned.
마지막으로, 도1C는 상기 제2 포토레지스트(40)를 식각장벽으로한 건식식각에 의해 하부의 실리콘 기판(10)이 드러날때까지 상기 BPSG막(20)을 식각한 것을 도시한 것이다.Finally, FIG. 1C shows that the BPSG film 20 is etched until the lower silicon substrate 10 is exposed by dry etching using the second photoresist 40 as an etch barrier.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
상기와 같이 이루어지는 본 발명은 와인 글래스형 콘택홀 형성시 종래의 습식식각 대신 등방성 건식식각을 실시하여 제한된 면적에서 종래의 습식식각에 의해 형성된 콘택홀에 비해 더 넓은 면적의 콘택홀을 형성함으로써, 양호한 단차 피복선(Step Coverage) 특성을 이룰 수 있어 소자의 수율향상을 꾀할 수 있는 효과가 있다.According to the present invention made as described above, by forming isotropic dry etching instead of conventional wet etching when forming a wine glass type contact hole, a contact hole having a larger area than a conventional contact hole formed by conventional wet etching in a limited area can be formed. It is possible to achieve step coverage characteristics, thereby improving the yield of the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960049798A KR19980030405A (en) | 1996-10-29 | 1996-10-29 | Contact hole formation method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960049798A KR19980030405A (en) | 1996-10-29 | 1996-10-29 | Contact hole formation method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980030405A true KR19980030405A (en) | 1998-07-25 |
Family
ID=66316660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960049798A KR19980030405A (en) | 1996-10-29 | 1996-10-29 | Contact hole formation method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980030405A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100781455B1 (en) | 2006-11-24 | 2007-12-03 | 동부일렉트로닉스 주식회사 | Method for manufacturing wine glass type contact hole of the semiconductor device |
-
1996
- 1996-10-29 KR KR1019960049798A patent/KR19980030405A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100781455B1 (en) | 2006-11-24 | 2007-12-03 | 동부일렉트로닉스 주식회사 | Method for manufacturing wine glass type contact hole of the semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0685086A (en) | Formation method of fine contact for high- integration element | |
US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
KR0183764B1 (en) | Landing pad | |
KR19980030405A (en) | Contact hole formation method of semiconductor device | |
US6537866B1 (en) | Method of forming narrow insulating spacers for use in reducing minimum component size | |
KR100557644B1 (en) | Capacitor Manufacturing Method of Semiconductor Device_ | |
KR100524928B1 (en) | Method for forming a metal line using damascene process | |
KR920010124B1 (en) | Contact region forming method when wires multi-layer | |
KR100217907B1 (en) | Process for forming interlayer insulator of semiconductor device | |
KR19990057892A (en) | Contact formation method of semiconductor device | |
KR100313537B1 (en) | Capacitor forming method | |
KR100290466B1 (en) | Method of manufacturing a semiconductor device | |
KR100265828B1 (en) | A method for fabricating semiconductor device | |
KR100230735B1 (en) | Process for fabricating semiconductor device | |
KR100248805B1 (en) | A method for forming metal wire in semiconductor device | |
KR19980036835A (en) | Contact hole formation method of semiconductor device | |
KR100402935B1 (en) | Method for manufacturing semiconductor device | |
KR0140729B1 (en) | A method form of fine contact | |
KR950009935B1 (en) | Manufacturing method of semiconductor device | |
KR100237758B1 (en) | Manufacture of semiconductor device | |
KR100349365B1 (en) | Method for forming metal wiring of semiconductor device | |
KR100223756B1 (en) | Metal contact method for semiconductor equipment | |
JP2001177077A (en) | Method for fabricating semiconductor memory | |
KR19980030404A (en) | Contact hole formation method of semiconductor device | |
KR19980060622A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |