KR100217907B1 - Process for forming interlayer insulator of semiconductor device - Google Patents

Process for forming interlayer insulator of semiconductor device Download PDF

Info

Publication number
KR100217907B1
KR100217907B1 KR1019960057353A KR19960057353A KR100217907B1 KR 100217907 B1 KR100217907 B1 KR 100217907B1 KR 1019960057353 A KR1019960057353 A KR 1019960057353A KR 19960057353 A KR19960057353 A KR 19960057353A KR 100217907 B1 KR100217907 B1 KR 100217907B1
Authority
KR
South Korea
Prior art keywords
insulating film
metal wiring
forming
semiconductor device
silicon substrate
Prior art date
Application number
KR1019960057353A
Other languages
Korean (ko)
Other versions
KR19980038449A (en
Inventor
이창석
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960057353A priority Critical patent/KR100217907B1/en
Publication of KR19980038449A publication Critical patent/KR19980038449A/en
Application granted granted Critical
Publication of KR100217907B1 publication Critical patent/KR100217907B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 표면의 평탄도를 향상시키기 위하여 금속배선이 형성된 실리콘 기판상에 절연막을 형성하고 경사 식각 공정으로 상기 금속배선 상부에 존재하는 절연막의 측부를 식각한 다음 상기 금속배선 상부에 존재하는 절연막을 제거하므로써 표면의 평탄화를 이루어 후속 공정을 용이하게 실시할 수 있도록 한 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.The present invention relates to a method for forming an interlayer insulating film of a semiconductor device, and to form an insulating film on a silicon substrate on which metal wiring is formed in order to improve the flatness of the surface, and etching side portions of the insulating film present on the upper portion of the metal wiring by a gradient etching process. Then, the present invention relates to a method for forming an interlayer insulating film of a semiconductor device in which the surface is planarized by removing the insulating film existing on the upper portion of the metal wiring to facilitate the subsequent process.

Description

반도체 소자의 층간 절연막 형성 방법Method of forming interlayer insulating film of semiconductor device

본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 특히 표면의 평탄도를 향상시킬 수 있도록 한 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an interlayer insulating film of a semiconductor device, and more particularly, to a method for forming an interlayer insulating film of a semiconductor device capable of improving the surface flatness.

일반적으로 반도체 소자의 제조 공정에서 금속층은 이중 또는 다중 구조로 형성되며 금속층가에는 절연 및 평탄화를 위한 층간 절연막이 형성되는데, 그러면 종래 반도체 소자의 층간 절연막 형성 방법을 제1(a)도 및 제1(b)도를 통해 설명하면 다음과 같다.In general, in the process of manufacturing a semiconductor device, the metal layer is formed in a double or multiple structure, and an interlayer insulating film for insulating and planarization is formed on the metal layer. Then, the method of forming the interlayer insulating film of the conventional semiconductor device is illustrated in FIGS. b) is described as follows.

종래에는 제1(a)도에 도시된 바와 같이 절연막(2)이 형성된 실리콘 기판(1)상에 금속층(3) 및 감광막(4)을 순차적으로 형성한 후 상기 감광막(4)을 패터닝한다. 그리고 패터닝된 상기 감광막(4)을 마스크로 이용한 식각 공정으로 상기 금속층(3)을 패터닝하여 제1(b) 도에 도시된 바와 같이 금속배선(3A)을 형성한 후 전체 상부면에 층간 절연막(5)을 형성한다. 이후 상기 층간 절연막(5)상에 금속층을 형성하고 패터닝하여 상부 금속배선(도시않됨)을 형성하게 되는데, 상기 금속층을 패터닝하기 위한 사진 공정시 상기 금속배선(3A)의 높이로 인한 단차로 인해 난반사가 발생되어 금속배선에 갈라짐(Notching)이 발생되거나 금속배선이 부분적으로 얇아지는 현상이 발생된다. 그러므로 소자의 수율이 저하되거나 소자의 전기적 특성 및 신뢰성이 저하된다.Conventionally, as shown in FIG. 1 (a), the metal layer 3 and the photoresist film 4 are sequentially formed on the silicon substrate 1 on which the insulation film 2 is formed, and then the photoresist film 4 is patterned. The metal layer 3 is patterned by an etching process using the patterned photosensitive film 4 as a mask to form the metal wiring 3A as shown in FIG. 5) form. Subsequently, an upper metal wiring (not shown) is formed by forming and patterning a metal layer on the interlayer insulating film 5, which is diffusely reflected due to a step due to the height of the metal wiring 3A during the photolithography process for patterning the metal layer. Is generated to cause cracking (Notching) in the metal wiring or a phenomenon that the metal wiring is partially thinned. Therefore, the yield of the device is lowered or the electrical characteristics and reliability of the device are lowered.

따라서 본 발명은 금속배선이 형성된 실리콘 기판상에 제1 절연막을 형성하고 경사 식각 방법으로 상기 금속배선 상부에 존재하는 상기 제1 절연막의 측부를 식각한 후 상기 금속배선 상부에 존재하는 제1 절연막을 제거하고 전체 상부면에 제2 절연막을 형성하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 층간 절연막 형성 방법을 제공하는데 그 목적이 있다.Therefore, the present invention forms a first insulating film on the silicon substrate on which the metal wiring is formed, etches the side of the first insulating film existing on the metal wiring by the inclined etching method, and then removes the first insulating film on the metal wiring. It is an object of the present invention to provide a method for forming an interlayer insulating film of a semiconductor device which can solve the above disadvantages by removing and forming the second insulating film on the entire upper surface.

상기한 목적을 달성하기 위한 본 발명은 절연막이 형성된 실리콘 기판상에 금속배선을 형성한 후 표면의 절연 및 평탄화를 위해 실시하는 반도체 소자의 층간 절연막 형성 방법에 있어서, 상기 금속배선상에 감광막을 소정 두께 잔류시킨 후 전체 상부면에 제1 절연막을 형성하는 단계와, 상기 단계로부터 상기 금속배선 상부에 존재하는 상기 제1 절연막의 양측부만 식각되도록 건식 식각을 실시하는 단계와, 상기 단계로부터 상기 금속배선 상부에 존재하는 제1 절연막 및 감광막을 순차적으로 제거한 후 전체 상부면에 제2 절연막을 형성하는 단계로 이루어지는 것을 특징으로 하며, 상기 건식 식각 공정은 블랜캣 식각 방법으로 실시되고, 상기 건식 식각 공정은 상기 실리콘 기판이 경사지게 위치되며 상기 실리콘 기판이 회전되는 상태에서 실시되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for forming an interlayer insulating film of a semiconductor device in which a metal wiring is formed on a silicon substrate on which an insulating film is formed, followed by insulation and planarization of a surface. Forming a first insulating film on the entire upper surface after remaining the thickness; performing dry etching so as to etch only both sides of the first insulating film existing on the metal wiring from the step; And sequentially removing the first insulating film and the photoresist film on the upper portion of the wiring, and forming a second insulating film on the entire upper surface. The dry etching process is performed by a blankcat etching method. Is performed while the silicon substrate is inclined and the silicon substrate is rotated. It is characterized by.

제1(a)도 및 제1(b)도는 종래 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.1 (a) and 1 (b) are cross-sectional views of a device for explaining a method of forming an interlayer insulating film of a conventional semiconductor device.

제2(a)도 내지 제2(d)도는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.2 (a) to 2 (d) are cross-sectional views of a device for explaining a method for forming an interlayer insulating film of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 및 11 : 실리콘 기판 2 및 12 : 접합부1 and 11: silicon substrates 2 and 12 junctions

3 및 13 :금속층 3A 및 13A : 금속배선3 and 13: metal layer 3A and 13A: metal wiring

4 및 14 : 감광막 5 및 15 : 층간 절연막4 and 14: photosensitive film 5 and 15: interlayer insulating film

15A : 제1 절연막 15B : 제2 절연막15A: first insulating film 15B: second insulating film

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제2(a)도 내지 제2(d)도는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도로서, 제2(a)도는 절연막(12)이 형성된 실리콘 기판(11)상에 금속층(13) 및 감광막(14)을 순차적으로 형성한 후 상기 감광막(14)을 패터닝한 상태의 단면도이다.2 (a) to 2 (d) are cross-sectional views of a device for explaining a method of forming an interlayer insulating film of a semiconductor device according to the present invention. FIG. 2 (a) is a silicon substrate 11 having an insulating film 12 formed therein. It is sectional drawing of the state which patterned the said photosensitive film 14 after forming the metal layer 13 and the photosensitive film 14 on it sequentially.

제2(b)도는 패터닝된 상기 감광막(14)을 마스크로 이용한 식각 공정으로 상기 금속층(13)을 패터닝하여 금속배선(13A)을 형성한 후 상기 금속배선(13A)상에 상기 감광막(14)이 소정 두께 잔류된 상태에서 전체 상부면에 제1 절연막(15A)을 형성한 상태의 단면도로서, 상기 금속배선(13A)의 높이로 인해 상기 제1 절연막(15A) 표면의 평탄도가 불량하게 나타난다.In FIG. 2 (b), the metal layer 13 is patterned to form a metal wiring 13A by an etching process using the patterned photosensitive film 14 as a mask, and then the photosensitive film 14 is formed on the metal wiring 13A. This is a cross-sectional view of the first insulating film 15A formed on the entire upper surface with the predetermined thickness remaining, and the flatness of the surface of the first insulating film 15A is poor due to the height of the metal wiring 13A. .

제2(c)도는 상기 실리콘 기판(11)을 25 내지 35°정도 경사지도록 위치시킨 후 상기 실리콘 기판(11)을 회전시키며 건식 식각 공정을 실시한 상태의 단면도로서, 상기 건식 식각 공정은 블랜캣(Blanket) 식각 방법으로 실시된다. 이때 상기와 같은 경사 식각(Tilt Etch) 공정에 의해 단차가 높은 부분 즉, 상기 금속배선(13A) 상부에 존재하는 상기 제1 절연막(15A)의 양측부만 식각된다.FIG. 2 (c) is a cross-sectional view of a state in which the silicon substrate 11 is inclined about 25 to 35 ° and then the silicon substrate 11 is rotated to perform a dry etching process. The dry etching process is a blank cat ( Blanket) It is performed by etching method. In this case, only the both sides of the first insulating layer 15A existing on the metal wiring 13A are etched by the high step, ie, by the tilt etching process.

제2(d) 도는 상기 금속배선(13A) 상부에 존재하는 제1 절연막(15A) 및 감광막(14)을 순차적으로 제거한 후 전체 상부면에 제2 절연막(15B)을 형성하여 층간 절연막(15)의 형성을 완료한 상태의 단면도로서, 상기 금속배선(13A) 상부에 존재하는 제1 절연막(15A) 및 감광막(14)을 제거하므로써 상기 실리콘 기판(11)의 표면이 평탄화되며, 그 상부에 상기 제2 절연막(15B)이 형성되기 때문에 상기 층간 절연막(15) 표면의 평탄도가 양호하게 유지된다. 그러므로 상부 금속배선을 형성하기 위한 사진 공정시 표면이 단차로 인해 발생되는 불량이 방지되며 후속 공정도 용이하게 실시될 수 있다.After removing the first insulating film 15A and the photosensitive film 14 on the second (d) or the metal wiring 13A sequentially, the second insulating film 15B is formed on the entire upper surface to form the interlayer insulating film 15. Is a cross-sectional view of a state in which formation of the film is completed, and the surface of the silicon substrate 11 is planarized by removing the first insulating film 15A and the photosensitive film 14 existing on the metal wiring 13A. Since the second insulating film 15B is formed, the flatness of the surface of the interlayer insulating film 15 is maintained well. Therefore, in the photolithography process for forming the upper metal wiring, the defect caused by the step is prevented, and subsequent processes can be easily performed.

상술한 바와 같이 본 발명에 의하면 금속배선이 형성된 실리콘 기판상에 제1 절연막을 형성하고 경사 식각 방법으로 상기 금속배선 상부에 존재하는 상기 제1 절연막의 측부를 식각한 후 상기 금속배선 상부에 존재하는 제1 절연막을 제거하고 전체 상부면에 제2 절연막을 형성하므로써 표면의 평탄도가 향상된다. 그러므로 상부 금속배선을 형성하기 위한 사진 공정시 표면의 단차로 인해 발생되는 불량이 방지되어 소자의 신뢰성이 향상될 수 있으며 후속 공정이 용이하게 실시될 수 있어 소자의 수율이 향상될 수 있는 탁월한 효과가 있다.As described above, according to the present invention, a first insulating film is formed on the silicon substrate on which the metal wiring is formed, and the side surface of the first insulating film existing on the metal wiring is etched by the inclined etching method, and then the first insulating film is formed on the metal wiring. The flatness of the surface is improved by removing the first insulating film and forming the second insulating film on the entire upper surface. Therefore, in the photolithography process for forming the upper metal wiring, defects caused by the step difference of the surface can be prevented and the reliability of the device can be improved, and the subsequent process can be easily carried out, so that the yield of the device can be improved. have.

Claims (4)

절연막이 형성된 실리콘 기판상에 금속배선을 형성한 후 표면의 절연 및 평탄화를 위해 실시하는 반도체 소자의 층간 절연막 형성 방법에 있어서, 상기 금속배선상에 감광막을 소정 두께 잔류시킨 후 전체 상부면에 제1 절연막을 형성하는 단계와, 상기 단계로부터 상기 금속배선 상부에 존재하는 상기 제1 절연막의 양측부만 식각되도록 건식 식각을 실시하는 단계와, 상기 단계로부터 상기 금속배선 상부에 존재하는 제1 절연막 및 감광막을 순차적으로 제거한 후 전체 상부면에 제2 절연막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.A method of forming an interlayer insulating film of a semiconductor device in which a metal wiring is formed on a silicon substrate on which an insulating film is formed, and the surface is insulated and planarized. Forming an insulating film, performing dry etching such that both sides of the first insulating film existing above the metal wiring are etched from the step, and first insulating film and the photosensitive film existing above the metal wiring from the step And sequentially removing the second insulating film on the entire upper surface thereof. 제1항에 있어서, 상기 건식 식각 공정은 블랜캣 식각 방법으로 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.The method of claim 1, wherein the dry etching process is performed by a blank cat etching method. 제1항에 있어서, 상기 건식 식각 공정은 상기 실리콘 기판이 경사지게 위치되며 상기 실리콘 기판이 회전되는 상태에서 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.The method of claim 1, wherein the dry etching process is performed while the silicon substrate is inclined and the silicon substrate is rotated. 제3항에 있어서, 상기 실리콘 기판은 25 내지 35°경사지게 위치되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.The method of claim 3, wherein the silicon substrate is inclined at an angle of 25 to 35 °.
KR1019960057353A 1996-11-26 1996-11-26 Process for forming interlayer insulator of semiconductor device KR100217907B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960057353A KR100217907B1 (en) 1996-11-26 1996-11-26 Process for forming interlayer insulator of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057353A KR100217907B1 (en) 1996-11-26 1996-11-26 Process for forming interlayer insulator of semiconductor device

Publications (2)

Publication Number Publication Date
KR19980038449A KR19980038449A (en) 1998-08-05
KR100217907B1 true KR100217907B1 (en) 1999-09-01

Family

ID=19483555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057353A KR100217907B1 (en) 1996-11-26 1996-11-26 Process for forming interlayer insulator of semiconductor device

Country Status (1)

Country Link
KR (1) KR100217907B1 (en)

Also Published As

Publication number Publication date
KR19980038449A (en) 1998-08-05

Similar Documents

Publication Publication Date Title
US5490901A (en) Method for forming a contact hole in a semiconductor device
US5162261A (en) Method of forming a via having sloped sidewalls
US6080674A (en) Method for forming via holes
US5354713A (en) Contact manufacturing method of a multi-layered metal line structure
KR100471410B1 (en) Bit line contact formation method of semiconductor device
KR100217907B1 (en) Process for forming interlayer insulator of semiconductor device
KR100650902B1 (en) Semiconductor metal wiring and its manufacturing method
KR100230353B1 (en) Method of forming a contact hole in a semiconductor device
KR100694996B1 (en) Method for manufacturing capacitor in semiconductor device
KR100324935B1 (en) Method of forming wiring for semiconductor device
KR100235960B1 (en) Method of forming conducting line in semiconductor device
KR100399901B1 (en) Method for forming intermetal dielectric of semiconductor device
KR100425935B1 (en) Method for forming a contact hole in a semiconductor device
KR20000015122A (en) Via contact formation method of semiconductor devices
KR19990025195A (en) Trench element isolation
KR920010126B1 (en) Multi-layer metal wiring method of semiconductor elements
KR19980030405A (en) Contact hole formation method of semiconductor device
KR920000630B1 (en) Manufacturing method of semiconductor device
JP2574910B2 (en) Method for manufacturing semiconductor device
KR950009935B1 (en) Manufacturing method of semiconductor device
KR100209279B1 (en) Method for forming a contact of semiconductor device
KR100265828B1 (en) A method for fabricating semiconductor device
KR100349365B1 (en) Method for forming metal wiring of semiconductor device
KR0151224B1 (en) Isolation method of a semiconductor device
KR100228772B1 (en) Method for semiconductor chip manufacturing

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee