KR19980030050A - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR19980030050A KR19980030050A KR1019960049400A KR19960049400A KR19980030050A KR 19980030050 A KR19980030050 A KR 19980030050A KR 1019960049400 A KR1019960049400 A KR 1019960049400A KR 19960049400 A KR19960049400 A KR 19960049400A KR 19980030050 A KR19980030050 A KR 19980030050A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- pixel electrode
- electrode
- layer
- signal line
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 131
- 239000010408 film Substances 0.000 claims abstract description 124
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 25
- 238000000206 photolithography Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 화소전극을 하층에 형성하고, 그 위로 절연막을 개재하여 신호선을 형성함으로써, 화소전극과 신호선이 오버랩되게 형성하는 것을 허용하여 개구율을 향상시키려 하는 것이다.
이를 위하여 본 발명의 액정표시장치는 절연기판과, 상기 절연기판상에 형성된 차광층과, 상기 차광층을 덮는 절연막과, 상기 절연막 상에 형성된 화소전극과, 상기 화소전극을 덮는 층간절연막과, 상기 화소전극의 상단 일부가 노출되도록 하는 상기 층간절연막에 형성된 콘택홀과, 상기 콘택홀을 통하여 상기 화소전극과 연결되어 상기 층간절연막 상에 형성된 드레인전극과, 상기 층간절연막 상에 상기 드레인전극과 상기 드레인전극과 동일배선재로 형성되는 소오스전극을 구비하여 형성되는 박막트랜지스터와, 상기 소오스전극에 연장되어 형성되되, 상기 화소전극에 소정 크기의 중첩면적을 가지는 신호선을 포함하여 이루어진다.
Description
제 1 도는 종래의 탑게이트 구조를 가지는 액정표시장치의 평면도와 단면도
제 2 도는 제 1 도에 나타낸 종래의 액정표시장치를 AA'와 BB'단면으로 나타낸 공정도
제 3 도는 본 발명에 따른 탑게이트 구조를 가지는 액정표시장치의 평면도와 단면도
제 4 도는 제 3 도에 나타낸 본 발명을 CC'와 DD'단면으로 나타낸 공정도
제 5 도는 본 발명에 따른 바툼게이트 구조를 가지는 액정표시장치의 평면도와 단면도
제 6도는 제 5도에 나타낸 본 발명을 EE'와 FF'와 GG' 단면으로 나타낸 공정도
* 도면의 주요 부분에 대한 부호의 설명
100 : 절연기판, 110 : 절연막, 120 : 층간절연막, 130 : 보호막, 13S : 소오스전극, 13L : 신호선, 13D : 드레인전극, 12 : 화소전극, 15 : 활성층, 17 : 게이트전극, 17L : 주사선
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 신호선과 화소전극이 오버랩되게 형성하여 개구율을 향상시킬수 있는 액정표시 장치 및 그 제조방법에 관한 것이다.
개구율은 화소의 면적 중 실제 빛이 투과하는 면적을 비로 나타낸 것으로, 이 값이 클수록 액정표시장치의 화질이 선명해진다. 따라서 개구율을 향상시키기 위하여 빛이 투과하는 화소전극의 면적을 크게 하는 구조가 제안되고 있다.
제 1 도는 종래의 액정표시장치 중에서 탑게이트 구조를 가지는 액정 표시장치를 나타낸 것으로, 제 1 도의 (가)는 그 평면도를, 제 1 도의 (나)는 제 1 도의 (가)의 AA' 단면을, 제 1 도의 (다)는 제 1 도 (가)의 BB' 단면을 나타낸 것이다.
제 1 도의 (가)를 참조하면, 절연기판에 신호선(13L)과 주사선(17L)이 교차하여 있다. 신호선(13L)에는 소오스전극(13S)이 연장되어 있고, 신호선(13L)과 동일 배선재로 형성된 드레인전극(13D)이 소오스전극(13S)에 대응하여 위치하고 있다. 그리고 주사선(17L)에 연장된 게이트전극(17)이 소오스전극(13S)과 드레인전극(13D) 및 활성층(15)에 적절하게 중첩되어 스위칭 소자를 이루고 있다. 드레인전극(13D)에는 화소전극(12)이 연결되어 있다.
제 1 도의 (나)를 참조하면, 절연기판(100) 상에 차광층(11)이 형성되어 있고, 그 위로 절연막(110)이 전면에 형성되어 있다. 그리고 절연막(110) 상으로 신호선(13L)에연장된 소오스전극(13S)과 소오스전극(13S)에 대응된 드레인전극(13D)이 형성되어 있고, 화소전극(12)이 드레인전극(13D)의 상단 일부와 접촉하되, 신호선(13L)과는 동일층 상에 위치하여 있다. 소오스전극(13S)과 드레인전극(13D)의 상부에는 활성층(15), 게이트절연막(16) 및 게이트전극(17)이 동일한 형상으로 중층되어 있다. 미설명 도면부호(14)는 오믹콘택층을 나타낸다.
제 1 도의 (다)를 참조하면, 절연기판(100) 상에 절연막(110)이 형성되어 있고, 그 위로 신호선(13L)과 화소전극(12)이 위치하여 있다. 신호선과 화소전극은 소자의 특성상 절연되게 위치하도록 하기 위하여 동일 층상에 형성된 신호선(13L)과 화소전극(12)은 소정의 간격으로 격리되어 있다.
제 2 도는 제 1도에 나타낸 종래의 액정표시장치를 제 1 도의 (가)의 AA' 단면(좌측)과 제 1도(가)의 BB' 단면(우측)으로 나타낸 제조공정도이다.
우선, 제 2도의 (가)와 같이, 절연기판(100) 상에 크롬층과 같은 금속층을 형성한후, 상기 금속층을 사진식각하여 차광층(11)을 패터닝한다. 이후, 전면에 산화실리콘과 같은 절연물질을 증착하여 절연막(110)을 형성한다.
그다음, 제 2도의 (나)와 같이, 절연막(100) 상에 투명도전막을 형성한후, 상기 투명도전막을 사진식각하여 화소전극(12)을 패터닝한다.
이어서, 제 2도의 (다)와 같이, 전면에 알미늄층과 같은 금속층과 도핑된 비정질 실리콘층을 연속적으로 형성한후, 상기 금속층과 도핑된 비정질 실리콘층을 함께 사진식각하여 신호선(13L), 신호선에 연장되는 소오스전극(13S) 및 드레인전극(13D)을 패터닝한다. 패터닝 결과, 이들 각각의 금속 패턴 상단에는 도핑된 비정질 실리콘층(14')이 잔류된다. 이때 화소전극(12)과 동일층에 형성되는 신호선(13L)은 화소전극(12)과 숏트가 일어나지 않도록 소정의 간격을 두고 형성하도록 한다.
그다음, 제 2도의 (라)와 같이, 전면에 비정질 실리콘층, 실리콘산화막과 같은 절연막 및 크롬층과 같은 금속층을 순차적으로 형성한후, 상기 비정질 실리콘층, 절연막 및 금속층을 함께 사진식각하여 동일형상으로 중층된 활성층(15), 게이트절연막(16) 및 게이트전극(17)을 패터닝한다. 이때 잔류되어 있는 도핑된 비정질 실리콘층(14')도 함께 패터닝되어 활성층(15)에 접하여 계면을 이루는 소오스전극(13S)과 드레인전극(13D)의 각 상단에 오믹콘택층(14)을 형성한다.
언급한 바와 같이 종래의 액정표시장치는 화소전극과 신호선이 동일층에 형성되기 때문에 숏트가 일어나는 경우가 발생한다. 따라서 이를 방지하기 위하여 일정 간격을 사이에 두고 신호선과 화소전극을 형성해야 한다. 그 결과 화소전극의 면적이 축소되어 개구율이 저하된다는 문제점이 발생하였다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출된 것으로, 화소전극을 하층에 형성하고, 그 위로 절연막을 개재하여 신호선을 형성함으로써, 화소전극과 신호선이 오버랩되게 형성하는 것을 허용하여 개구율을 향상시키려 하는 것이다.
이를 위하여 본 발명의 액정표시장치는 절연기판과, 상기 절연기판상에 형성된 차광층과, 상기 차광층을 덮는 절연막과, 상기 절연막 상에 형성된 화소전극과, 상기 화소전극을 덮는 층간절연막과, 상기 화소전극의 상단 일부가 노출되도록 하는 상기 층간절연막에 형성된 콘택홀과 상기 콘택홀을 통하여 상기 화소전극과 연결되어 상기 층간절연막 상에 형성된 드레인전극과, 상기 층간절연막 상에 상기 드레인전극과 상기 드레인전극과 동일배선재로 형성되는 소오스전극을 구비하여 형성되는 박막트랜지스터와, 상기 소오스전극에 연장되어 형성되되, 상기 화소전극에 소정 크기의 중첩면적을 가지는 신호선을 포함하여 이루어진다.
또한, 본 발명의 다른 액정표시장치는 절연기판과, 상기 절연기판 상에 형성되는 화소전극과, 상기 화소전극과 상기 절연기판의 노출된 부분을 덮는 절연막과, 상기 절연막 상에 형성된 게이트전극과, 상기 게이트 전극과 상기 절연막의 노출된 부분을 덮는 게이트절연막과, 상기 게이트 절연막 상에 상기 게이트전극을 구비하여 형성되는 박막트랜지스터와, 상기 박막트랜지스터의 일 구성인 소오스전극에 연장되어 형성되되, 상기 화소전극에 소정크기의 중첩면적을 가지는 신호선을 포함하여 이루어진다.
그리고 이를 실현하기 위한 본 발명의 액정표시장치의 제조방법은 절연기판에 제 1금속층을 형성한후, 상기 제 1금속층을 사진식각하여 차광층을 패터닝하는 단계와, 전면에 제 1 절연막을 형성하는 단계와, 제 1 절연막 상에 투명도전막을 형성한후, 상기 투명도전막을 사진식각하여 화소전극을 패터닝하는 단계와, 전면에 제 2 절연막을 형성하는 단계와, 상기 화소전극의 일부가 노출되도록 상기 제 2 절연막에 콘택홀을 형성하는 단계와, 상기 화소전극의 노출된 부분과 상기 제 2 절연막 전면에 제 2 금속층을 형성한후, 상기 제 2 금속층을 사진식각하여 소오스전극, 신호선, 및 상기 화소전극에 연결되는 드레인전극을 형성하는 단계와, 전면에 비절질 실리콘층, 제 3 절연막 및 제 3 금속층을 순차적으로 형성한후, 상기 소오스전극과 상기 드레인전극을 구비하는 박막트랜지스터가 형성되도록 상기 비정질 실리콘층, 상기 제 3 절연막 및 제 3 금속층을 함께 사진식각하여 활성층, 게이트절연막 및 게이트전극을 패터닝하는 단계를 포함하여 이루어진다.
또한, 본 발명의 액정표시장치의 다른 제조방법은 절연기판 상에 투명도전막을 형성한후, 상기 투명도전막을 사진식각하여 화소전극을 패터닝하는 단계와, 전면에 제 1 절연막을 형성하는 단계와, 제 1 절연막 상에 제 1 금속층을 형성한후, 상기 제 1 금속층을 사진식각하여 게이트전극을 형성하는 단계와, 전면에 제 2 절연막을 형성하는 단계와, 제 2 절연막 상에 비정질 실리콘층을 형성한후, 상기 비정질 실리콘층을 사진식각하여 상기 게이트전극에 중첩되는 활성층을 형성하는 단계와, 상기 화소전극의 일부가 노출되도록 상기 화소전극의 상부에 위치한 상기 제 1 절연막과 상기 제 2 절연막에 공통으로 콘택홀을 형성하는 단계와, 전면에 제 2 금속층을 형성한후, 상기 게이트전극과 상기 활성층을 구비하는 박막트랜지스터가 형성되도록 상기 제 2 금속층을 사진식각하여 소오스 전극, 신호선 및 드레인전극을 패터닝하는 단계를 포함하여 이루어진다.
이하 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
제 3도는 본 발명의 제 1 실시예를 설명하기 위한 도면으로, 탑게이트 구조를 가지는 액정표시장치의 평면도와 단면도를 나타낸 것이다. 제 3도의 (가)는 평면도를, 제 3도의 (나)는 제 3도(가)의 CC' 단면도를, 제 3도의 (다)는 제 3도 (가)의 DD' 단면도를나타낸 것이다.
제 3도의 (가)를 참조하면, 절연기판에 신호선(13L)과 주사선(17L)이 교차하여 있다. 신호선(13L)에는 소오스전극(13S)이 연장되어 있고, 신호선과 동일 배선재로 형성된 드레인전극(13D)이 소오스전극(13S)에 대응하여 위치하고 있다. 그리고 주사선(17L)에 연장된 게이트전극(17)이 소오스전극(13S)과 드레인전극(13D) 및 활성층(15)에 적절하게 중첩되어 스위칭 소자를 이루고 있다. 화소전극(12)은 드레인전극(13D)에 연결되어 넓게 형성되되, 신호선(13L)과 소정의 면적으로 오버랩되어 있다.
제 3도의 (나)를 참조하면, 절연기판(100) 상에 차광층(11)이 형성되어 있고, 그 위로 절연막(110)이 형성되어 있다. 절연막(110) 상에는 화소전극(12)이 형성되어 있고, 층간절연막(120)이 화소전극(12)을 덮고 있다. 그리고 층간절연막(120) 상으로 신호선(13L)과 신호선(13L)에 연장되는 소오스전극(13S)과 드레인전극(13D)이 형성되어 있다. 상기 드레인전극(13D)은 층간절연막(110)에 형성된 콘택홀을 통하여 화소전극(12)과 연결되어 있다. 소오스전극(13S)과 드레인전극(13D)의 상부에는 활성층(15), 게이트절연막(16) 및 게이트전극(17)이 동일한 형상으로 중층되어 있다. 미설명 도면부호 (14)는 오믹콘택층을 나타낸다.
제 3도의 (다)를 참조하면, 절연기판(100) 상에 절연막(110)이 형성되어 있고, 상기 절연막(110) 상으로 화소전극(12)이 형성되어 있다. 그리고 층간절연막(120)이 화소전극(12)을 덮고 있으며, 층간절연막(110) 상에는 신호선(13L)이 화소전극(12)과 소정의 면적으로 오버랩되어 있다.
제 4도는 제 3도에 나타낸 종래의 액정표시장치를 제 3도의 (가)의 CC' 단면(좌측)과 제 3도 (가)의 DD' 단면(우측)으로 나타낸 제조공정도이다.
우선, 제 4도의 (가)와 같이, 절연기판(100) 상에 크롬층과 같은 금속층을 형성한후, 상기 금속층을 사진식각하여 차광층(11)을 패터닝한다. 이후, 전면에 산화실리콘과 같은 절연물질을 증착하여 절연막(110)을 형성한다.
이어서, 제 4도의 (나)와 같이, 절연막(110) 상의 전면에 투명도전막을 형성한후, 사진식각하여 화소전극(12)을 패터닝한다. 이후, 산화실리콘과 같은 절연물질을 증착하여 층간절연막(120)을 형성한 다음, 상기 층간절연막(120)을 사진식각하여 화소전극(12)의 일부를 노출시키는 콘택홀을 형성한다.
그다음, 제 4도의 (다)와 같이, 전면에 알미늄층과 같은 금속층과 도핑된 비정질 실리콘층을 순차적으로 형성한후, 상기 금속층과 도핑된 비정질 실리콘층을 함께 사진식각하여 신호선(13L), 신호선(13L)에 연장된 소오스전극(13S) 및 층간절연막(120)에 형성된 콘택홀을 통하여 화소전극(12)에 연결되는 드레인전극(13D)을 패터닝한다. 패터닝 결과 각 금속 패턴의 상단에는 도핑된 비정질 실리콘층(14')이 잔류된다.
화소전극(12) 상부에 층간절연막(120)을 개재하여 신호선(13L)을 형성하기 때문에 화소전극(12)과의 숏트를 염려하지 않고 화소전극과 소정의 면적으로 오버랩되게 형성하는 것이 가능하다. 따라서 제조공정 초기에, 이를 고려함으로써 화소전극의 면적을 넓히는 것이 가능하다.
또한, 층간절연막을 유전율이 작은 물질로 형성하면, 통상의 액정표시장치에 비하여 신호선과 화소전극이 형성하는 기생용량에 적게 영향을 받는다. 따라서 층간절연막을 BCB(Benzo Cyclo Butane) 혹은, SOG(Spin On Glass)와 같은 유전율이 작은 유기절연물질로 형성하는 것이 좋다.
이어서, 제 4도의 (라)와 같이, 비정질 실리콘층, 실리콘 산화막과 같은 절연막 및 크롬층과 같은 금속층을 형성한후, 상기 비정질 실리콘층, 절연막 및 금속층을 함께 사진식각하여 활성층(15), 게이트절연막(16) 및 게이트전극(17)을 동일형상으로 중층되게 패터닝한다. 이때 잔류되어 있는 도핑된 비정질 실리콘층(14')도 함께 패터닝되어 활성층(15)에 접하여 계면을 이루는 소오스전극(13S)과 드레인전극(13D)의 각 상단에 오믹콘택층(14)이 형성된다.
이 실시예가 보여주는 본 발명은 화소전극이 하층에 형성되고, 그 위로 절연막을 개재하여 신호선이 형성되기 때문에 신호선과 화소전극이 숏트되는 경우를 염려하지 않아도 된다. 따라서 종래의 액정표시장치에 비하여 화소전극의 면적을 넓힐 수 있어서 개구율을 향상시킬수 있다.
제 5도는 본 발명의 제 2 실시예를 설명하기 위한 도면으로, 바텀게이트 구조를 가지는 액정표시장치의 평면도와 단면도를 나타낸 것이다.
제 5도의 (가)는 주사선 패드부를 포함하는 액정표시장치의 단면도를, 제 5도의 (나)는 제 5도 (가)의 EE' 단면도를, 제 5도의 (다)는 제 5도 (가)의 FF' 단면도를, 제 5도의 (라)는 제 5도 (가)의 GG' 단면도를 나타낸 것이다.
제 5도의 (가)를 참조하면, 절연기판에 신호선(13L)과 주사선(17L)이 교차하여 있다. 신호선(13L)에는 소오스전극(13S)이 연장 형성되어 있고, 신호선과 동일 배선재로 형성된 드레인전극(13D)이 소오스전극(13S)에 대응하여 위치하고 있다. 주사선(17L)의 일측단에는 주사선 패드부가 연결되어 있다. (도면에는 주사선 패드부만 나타냈지만, 신호선의 일측단에도 신호선 패드부가 연결되어 있다.) 그리고 주사선(17L)에 연장 형성된 게이트전극(17)이 소오스전극(13S), 드레인전극(13D) 및 활성층(15)에 적절하게 중첩되어 스위칭 소자를 이루고 있다. 화소전극(12)은 드레인전극(13D)에 연결되어 넓게 형성되되, 신호선(13S)과 소정의 면적으로 오버랩되어 있다.
제 5도의 (나)를 참조하면, 절연기판(100) 상에 화소전극(12)이 형성되어 있고, 절연막(110)이 화소전극(12)을 덮고 있다. 절연막(110) 상에는 게이트전극(17)이 형성되어 있고, 그 위로 게이트절연막(16)이 형성되어 있다. 그리고 게이트절연막(16) 상에는 활성층(15)이 형성되어 있고, 활성층(15) 상에 소오스전극(13S)과 드레인전극(13D)이 형성되어 있다. 이때 드레인전극(13D)은 절연막(110)과 게이트절연막(16)에 공통으로 형성된 콘택홀을 통하여 화소전극(12)의 일부와 접하여 연결되어 있다. 그리고 보호막(130)이 전면을 덮고 있다.
제 5도의 (다)를 참조하면, 절연기판(100) 상에 화소전극(12)이 형성되어 있고, 절연막(110)과 게이트절연막(16)이 적층되어 화소전극(12)을 덮고 있다. 그리고 게이트절연막(16) 상에는 신호선(13L)이 화소전극(12)과 일정 면적으로 오버랩되어 있고, 보호막(130)이 전면을 덮고 있다.
제 5도의 (라)를 참조하면, 절연기판(100) 상에 절연막(110)이 형성되어 있고, 그 위로 주사선 패드(18)가 형성되어 있다. 그리고 주사선 패드(18)의 상부로 게이트절연막(16)과 보호막(130)이 중층되어 있다. 게이트절연막(16)과 보호막(130)에는 공통으로 형성된 콘택홀이 형성되어 있어서 주사선 패드(18)의 상단 일부를 노출시키고 있다.
제 6도는제 5도에 나타낸 종래의 액정표시장치를 제 5도의 (가)의 EE' 단면(좌측)과 FF' 단면(가운데)과 GG' 단면(우측)으로 나타낸 제조공정도이다.
우선, 제 6도의 (가)와 같이, 절연기판(100) 상에 투명도전막을 형성한후, 투명도전막을 사진식각하여 화소전극(12)을 패터닝한다. 이후, 전면에 산화실리콘과 같은 절연물질을 증착하여 절연막(110)을 형성한다.
이어서, 제 6도의 (나)와 같이 절연막(110) 상에 크롬층과 같은 금속층을 형성한후, 금속층을 사진식각하여 게이트전극(17), 주사선 및 주사선에 연결되는 주사선 패드(18)를 형성한다.
그다음, 제 6도의 (다)와 같이, 전면에 산화실리콘과 같은 절연물질을 증착하여 게이트절연막(16)을 형성한다. 이후, 게이트절연막(16) 상에 비정질 실리콘층과 도핑된 비정질 실리콘층을 형성한후, 비정질 실리콘층과 도핑된 비정질 실리콘층을 함께 사진식각하여 활성층(15)을 패터닝한다. 패터닝 결과, 활성층(15)의 상단에는 도핑된 비정질 실리콘층(14')이 잔류된다.
이어서, 제 6도의 (라)와 같이, 화소전극(12)의 상단 일부가 노출되도록 화소전극(12)의 상부에 위치한 절연막(110)과 게이트절연막(16)에 콘택홀을 형성한다. 또한, 주사선 패드(18)의 상단 일부가 노출되도록 주사선 패드(18)의 상부에 위치한 게이트절연막(16)에 콘택홀을 함께 형성한다.
그다음, 제 6도의 (마)와 같이, 전면에 크롬층과 같은 금속층을 형성한후, 금속층을 사진식각하여 소오스전극(13S), 신호선(13L) 및 화소전극(12)에 연결되는 드레인전극(13D)을 패터닝한다.
이때 신호선(13L)은 화소전극(12) 상부에 절연막을 개재하여 형성하기 때문에 화소전극(12)과의 숏트를 염려하지 않고 화소전극과 소정의 면적으로 오버랩되게 형성하는 것이 가능하다. 따라서 제조공정 초기에, 이를 고려함으로써 화소전극의 면적을 넓히는 것이 가능하다.
또한, 제 1 실시예에서 보여준 바와 마찬가지로 신호선과 화소전극이 형성하는 기생용량에 적게 영향을 받도록 하기 위하여 층간절연막을 BCB(Benzo Cyclo Butane) 혹은, SOG(Spin On Glass)와 같은 유전율이 작은 유기절연물질로 형성하는 것이 좋다.
이후, 소오스전극(13S)과 드레인전극(13D)을 마스크로하여 하부에 잔류되어 있는 도핑된 비정질 실리콘층(14')을 사진식각하여 오믹콘택층(14)을 형성한다.
이어서, 제 6도의 (바)와 같이, 전면에 산화실리콘과 같은 절연물질을 증착하여 보호막(130)을 형성한다. 이후, 주사선 패드(18)의 상단이 노출되도록 주사선 패드(18)의 상단을 덮고 있는 보호막(130)에 콘택홀을 형성한다.
이 실시예에서 보여주는 본 발명은 화소전극을 하층에 형성하고, 그 위로 절연막을 형성한 후, 신호선을 형성하기 때문에 화소전극과 신호선이 숏트되는 염려가 없다. 따라서 화소전극을 신호선과 소정의 면적으로 오버랩되게 형성할 수 있어서 종래의 액정표시장치에 비하여 개구율은 향상시킬수 있다. 또한, 화소전극을 노출부분에 드레인전극을 덮도록 연결한후에 도핑된 비정질 실리콘층을 식각하기 때문에 식각과정에서 화소전극이 손상되는 것을 방지할 수 있다.
상술한 바와 같이 본 발명은 하층에 화소전극을 형성하고 그 위에 절연막을 형성한후, 신호선을 형성하기 때문에 화소전극과 신호선이 접촉하여 숏트가 일어나는 경우가 없다. 따라서 신호선이 오버랩되도록 화소전극의 면적을 넓히는 것이 가능하여 개구율을 향상시킬수 있다.
Claims (8)
- 액정표시장치에 있어서, 절연기판과, 상기 절연기판 상에 형성된 차광층과, 상기 차광층을 덮은 절연막과, 상기 절연막 상에 형성된 화소전극과, 상기 화소전극을 덮는 층간절연막과, 상기 화소전극의 상단 일부가 노출되도록 하는 상기 층간절연막에 형성된 콘택홀과, 상기 콘택홀을 통하여 상기 화소전극과 연결되어 상기 층간절연막 상에 형성된 드레인전극과, 상기 층간절연막 상에 상기 드레인전극과 상기 드레인전극과 동일배선재로 형성되는 소오스전극을 구비하여 형성되는 박막트랜지스터와, 상기 소오스전극에 연장되어 형성되되, 상기 화소전극에 소정크기의 중첩면적을 가지는 신호선을 포함하여 이루어지는 액정표시장치.
- 제 1항에 있어서, 상기 층간절연막은 BCB(Benzo Cyclo Butane) 혹은, SOG(Spin On Glass)로 형성한 것이 특징인 액정표시장치.
- 액정표시장치에 있어서, 절연기판과 상기 절연기판 상에 형성되는 화소전극과, 상기 화소전극과 상기 절연기판의 노출된 부분을 덮은 절연막과, 상기 절연막 상에 형성된 게이트전극과, 상기 게이트전극과 상기 절연막의 노출된 부분을 덮는 게이트절연막과, 상기 게이트절연막 상에 상기 게이트전극을 구비하여 형성되는 박막트랜지스터와, 상기 박막트랜지스터의 일 구성인 소오스전극에 연장되어 형성되되, 상기 화소전극에 소정크기의 중첩면적을 가지는 신호선을 포함하여 이루어지는 액정표시장치.
- 제 3항에 있어서, 상기 층간절연막은 BCB(Benzo Cyclo Butane) 혹은, SOG(Spin On Glass)로 형성한 것이 특징인 액정표시장치
- 액정표시장치의 제조방법에 있어서, 절연기판에 제 1 금속층을 형성한후, 상기 제 1 금속층을 사진식각하여 차광층을 패터닝하는 단계와, 전면에 제 1 절연막을 형성하는 단계와, 제 1 절연막 상에 투명도전막을 형성한후, 상기 투명도전막을 사진식각하여 화소전극을 패터닝하는 단계와, 전면에 제 2 절연막을 형성하는 단계와, 상기 화소전극의 일부가 노출되도록 상기 제 2 절연막에 콘택홀을 형성하는 단계와, 상기 화소전극의 노출된 부분과 상기 제 2 절연막 전면에 제 2 금속층을 형성한후, 상기 제 2 금속층을 사진식각하여 소오스전극, 신호선, 및 상기 화소전극에 연결되는 드레인전극을 형성하는 단계와, 전면에 비절질 실리콘층, 제 3 절연막 및 제 3 금속층을 순차적으로 형성한후, 상기 소오스전극과 상기 드레인전극을 구비하는 박막트랜지스터가 형성되도록 상기 비정질 실리콘층, 상기 제 3 절연막 및 제 3 금속층을 함께 사진식각하여 활성층, 게이트절연막 및 게이트전극을 패터닝하는 단계를 포함하여 이루어지는 액정표시장치의 제조방법.
- 제 5항에 있어서, 상기 신호선은 상기 화소전극과 소정의 중첩면적을 가질수 있도록 상기 화소전극과 오버랩되게 패터닝하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 절연기판 상에 투명도전막을 형성한후, 상기 투명도전막을 사진식각하여 화소전극을 패터닝하는 단계와, 전면에 제 1 절연막을 형성하는 단계와, 제 1 절연막 상에 제 1 금속층을 형성한후, 상기 제 1 금속층을 사진식각하여 게이트전극을 형성하는 단계와, 전면에 제 2 절연막을 형성하는 단계와, 제 2 절연막 상에 비정질 실리콘층을 형성한후, 상기 비정질 실리콘층을 사진식각하여 상기 게이트전극에 중첩되는 활성층을 형성하는 단계와, 상기 화소전극의 일부가 노출되도록 상기 화소전극의 상부에 위치한 상기 제 1 절연막과 상기 제 2 절연막에 공통으로 콘택홀을 형성하는 단계와, 전면에 제 2 금속층을 형성한후, 상기 게이트전극과 상기 활성층을 구비하는 박막트랜지스터가 형성되도록 상기 제 2 금속층을 사진식각하여 소오스전극, 신호선 및 드레인전극을 패터닝하는 단계를 포함하여 이루어지는 액정표시장치의 제조방법.
- 제 7항에 있어서, 상기 신호선은 상기 화소전극과 소정의 중첩면적을 가질수 있도록 상기 화소전극과 오버랩되게 패터닝하는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049400A KR100225097B1 (ko) | 1996-10-29 | 1996-10-29 | 액정표시장치 및 그 제조방법 |
| US08/953,631 US6057904A (en) | 1996-10-29 | 1997-10-17 | Insulating layer arrangements for liquid crystal display and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049400A KR100225097B1 (ko) | 1996-10-29 | 1996-10-29 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980030050A true KR19980030050A (ko) | 1998-07-25 |
| KR100225097B1 KR100225097B1 (ko) | 1999-10-15 |
Family
ID=19479403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960049400A KR100225097B1 (ko) | 1996-10-29 | 1996-10-29 | 액정표시장치 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6057904A (ko) |
| KR (1) | KR100225097B1 (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3022443B2 (ja) * | 1997-11-05 | 2000-03-21 | 日本電気株式会社 | 半導体デバイスおよびその製造方法 |
| US6583471B1 (en) * | 1999-06-02 | 2003-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having first and second insulating films |
| JP3798186B2 (ja) * | 1999-06-14 | 2006-07-19 | 富士通株式会社 | 液晶表示基板及びその製造方法、並びに液晶表示装置 |
| JP3524029B2 (ja) * | 2000-01-04 | 2004-04-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | トップゲート型ｔｆｔ構造を形成する方法 |
| TW521303B (en) | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| KR100370800B1 (ko) * | 2000-06-09 | 2003-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제작방법 |
| GB0028877D0 (en) * | 2000-11-28 | 2001-01-10 | Koninkl Philips Electronics Nv | Liquid crystal displays |
| US6566687B2 (en) * | 2001-01-18 | 2003-05-20 | International Business Machines Corporation | Metal induced self-aligned crystallization of Si layer for TFT |
| US20030143341A1 (en) * | 2001-12-20 | 2003-07-31 | Dielectric Systems, Inc. | Dieletric thin films from fluorinated benzocyclobutane precursors |
| TW575777B (en) * | 2001-03-30 | 2004-02-11 | Sanyo Electric Co | Active matrix type display device |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| TWI270919B (en) * | 2002-04-15 | 2007-01-11 | Semiconductor Energy Lab | Display device and method of fabricating the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7242021B2 (en) * | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| TWI269248B (en) * | 2002-05-13 | 2006-12-21 | Semiconductor Energy Lab | Display device |
| TWI263339B (en) | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| WO2004109381A1 (en) * | 2003-06-04 | 2004-12-16 | Koninklijke Philips Electronics N.V. | Method for manufacturing liquid crystal display device |
| KR20050060963A (ko) * | 2003-12-17 | 2005-06-22 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| KR100900404B1 (ko) * | 2003-12-22 | 2009-06-02 | 엘지디스플레이 주식회사 | 액정표시소자의 제조 방법 |
| US20060044241A1 (en) * | 2004-08-31 | 2006-03-02 | Vast View Technology Inc. | Driving device for quickly changing the gray level of the liquid crystal display and its driving method |
| US7420550B2 (en) * | 2004-08-31 | 2008-09-02 | Vast View Technology, Inc. | Liquid crystal display driving device of matrix structure type and its driving method |
| JP5450516B2 (ja) | 2011-06-20 | 2014-03-26 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN103762244A (zh) * | 2013-11-29 | 2014-04-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2781383B2 (ja) * | 1987-09-02 | 1998-07-30 | 松下電器産業株式会社 | 薄膜トランジスタアレーの製造方法 |
| JP2907629B2 (ja) * | 1992-04-10 | 1999-06-21 | 松下電器産業株式会社 | 液晶表示パネル |
| US5668649A (en) * | 1994-03-07 | 1997-09-16 | Hitachi, Ltd. | Structure of liquid crystal display device for antireflection |
| US5453659A (en) * | 1994-06-10 | 1995-09-26 | Texas Instruments Incorporated | Anode plate for flat panel display having integrated getter |
| US5841490A (en) * | 1994-10-31 | 1998-11-24 | Kyocera Corporation | Liquid crystal display device and its fabricating method |
| KR100359794B1 (ko) * | 1995-07-11 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의리페어구조및이의형성방법 |
| KR100218293B1 (ko) * | 1995-12-08 | 1999-09-01 | 구본준 | 박막트랜지스터 액정표시소자 및 그의 제조방법 |
| JP2735070B2 (ja) * | 1996-04-15 | 1998-04-02 | 日本電気株式会社 | アクティブマトリクス液晶表示パネル |
| KR100207491B1 (ko) * | 1996-08-21 | 1999-07-15 | 윤종용 | 액정표시장치 및 그 제조방법 |
| KR100247628B1 (ko) * | 1996-10-16 | 2000-03-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| JPH10142633A (ja) * | 1996-11-15 | 1998-05-29 | Mitsubishi Electric Corp | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
-
1996
- 1996-10-29 KR KR1019960049400A patent/KR100225097B1/ko active IP Right Grant
-
1997
- 1997-10-17 US US08/953,631 patent/US6057904A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6057904A (en) | 2000-05-02 |
| KR100225097B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225097B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100194679B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US5793460A (en) | Liquid crystal display device and method for manufacturing the same | |
| KR100920483B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100248124B1 (ko) | 박막트랜지스터액정표시장치및그제조방법 | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR100321925B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| KR100239778B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| US6798442B1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| KR100222896B1 (ko) | 액정 표시 장치의 전극 배선 형성방법 | |
| KR100275932B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100218503B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100529513B1 (ko) | 액정표시장치의 제조방법 및 그 구조 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| JP3662325B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| KR100234891B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100247271B1 (ko) | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 | |
| KR100543034B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100225103B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100234893B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100237676B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100333984B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US6781644B1 (en) | Liquid crystal display with thin film transistor array free from short-circuit and process for fabrication thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 18 |