KR19980028691A - 고전압 반도체 소자 및 그의 제조방법 - Google Patents

Abstract

본 발명은 채널 영역의 저항을 감소 시켜 고전압 동작을 할 수 있는 고전압 반도체 소자 및 그의 제조방법에 관한 것으로, 상부에 게이트 산화막 및 게이트가 형성된 제 1 전도형의 최저농도 반도체 기판과, 게이트를 중심으로 기판 표면에 각각 나란히 형성된 제 2 전도형의 제 1 고농도 소오스/드레인영역 및 제 2 고농도 소오스/드레인영역과, 제 1 및 제 2 고농도 드레인영역 하부에 형성된 제 2 전도형 저농도 제 1 및 제 2 드레인영역과, 게이트 산화막 하부의 소정 부분과 접촉함과 더불어 상기 제 1 및 제 2 저농도 드레인영역을 둘러싸고, 제 1 및 제 2 고농도 소오스영역과 소정 부분 접합하는 제 1 전도형의 제 1 및 제 2 저농도 웰영역과, 제 1 및 제 2 고농도 소오스영역과 접합하고 제 1 및 제 2 전농도 웰영역 표면에 형성된 제 1 전도형의 제 1 및 제 2 고농도 웰영역과, 제 1 및 제 2 저농도 웰영역과 제 1 및 제 2 고농도 소오스영역 전체를 둘러싸는 제 2 전도형의 최저농도 소오스영역과, 제 1 고농도 웰영역 및 제 1 고농도 소오스영역이 접합된 부분과 제 2 고농도 웰영역과 제 2 고농도 소오스영역이 접합된 부분과 각각 접촉하는 소오스 전극과, 제 1 및 제 2 고농도 드레인영역 상부에 각각 형성된 드레인 전극을 포함하는 것을 특징으로 하고, 여기서 고농도와 저농도 및 최저농도의 도핑 레벨은 고농도＞저농도＞최저농도의 순서인 것을 특징으로 한다.

Description

고전압 반도체 소자 및 그의 제조방법

본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 특히 채널 영역의 저항을 감소 시켜 고전압 동작을 할 수 있는 고전압 반도체 소자 및 그의 제조방법에 관한 것이다.

일반적으로 고전압을 사용하는 외부 시스템이 집적 회로에 의해 제어되는 경우, 집적 회로는 내부에 고전압 제어를 위한 소자가 필요하게 되고, 이러한 소자는 높은 브레이크 다운 전압(Breakdowm Voltage)을 갖는 구조를 필요로 한다.

즉, 고전압이 직접 인가되는 트랜지스터의 드레인에 있어서는 외부 시스템을 원할하게 동작할 수 있도록 하기 위하여, 드레인과 기판 사이의 펀치 쓰루(punch through) 전압과 상기 드레인과 웰(well) 사이의 브레이크 다운 전압이 상기 고전압보다 커야 한다.

도 1은 상기한 바와 같은 높은 브레이크 다운 전압을 얻기 위하여, 드레인영역 하부에 드레인과 동일 전도형의 저농도층을 갖는 구조로 된 종래의 고전압 트랜지스터를 나타낸 공정 단면도이다.

도 1에 도시된 바와 같이, 종래의 고전압 트랜지스터는 제 1 전도형 웰이 형성된 반도체 기판(1)과, 반도체 기판(1) 상부의 소정 영역에 형성된 게이트 산화막(3)과, 게이트 산화막(4) 상부에 형성된 게이트(4)와, 반도체 기판(1)의 소정 부위에 형성된 제 2 전도형의 고농도 소오스영역(5) 및 공통인 고농도 드레인영역(6)과, 소오스 및 드레인영역(5, 6) 상부에 형성된 소오스 및 드레인 전극(7, 8)과, 드레인영역(6)의 하부에 형성된 제 2 전도형의 저농도 반도체 영역(2)과, 드레인 및 소오스영역(5, 6) 사이의 채널 영역(9)으로 구성되어 있다.

그러나, 상기한 종래의 고전압 트랜지스터는 구동시 드레인 하부에 형성된 저농도 반도체 영역으로 인하여 드레인의 저항값이 증가되어 전류가 감소하게 된다. 또한, 구동 전압이 증가하면 할수록 저농도 반도체 영역의 도핑 레벨은 브레이크 다운 전압을 높이기 위하여 더욱 낮아져야 하기 때문에, 드레인의 저항값은 상대적으로 더욱더 증가하게 된다.

이에 따라, 채널 영역의 길이가 증가함으로써 채널의 저항이 증가하게 되고, 결국 전류가 감소하게 되는 문제가 발생하게 된다.

이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 채널 영역의 저항을 감소시켜 전류를 증가시킬 수 있는 고전압 반도체 소자 및 그의 제조방법을 제공함에 그 목적이 있다.

도 1은 종래의 고전압 트랜지스터를 나타낸 단면도.

도 2A 내지 도 2F는 본 발명의 일 실시예에 따른 고전압 N 모스 트랜지스터의 제조방법을 설명하기 위하여 순차적으로 나타낸 공정 단면도.

도 3은 본 발명의 다른 실시예에 따른 P 모스 트랜지스터를 나타낸 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

11 : p^--반도체 영역12 : n^--소오스영역

13a, 13b : p^-웰영역14a. 14b : n^-드레인영역

15 : 필드 산화막16 : 게이트 산화막

17 :게이트 18a, 18b : n⁺소오스영역

19a, 19b : n⁺드레인영역20a, 20b : p⁺웰영역

21 : 절연막22 : 소오스 전극

23 : 드레인 전극

상기 목적을 달성하기 위한 본 발명에 따른 고전압 반도체 소자는 상부에 게이트 산화막 및 게이트가 형성된 제 1 전도형의 최저농도 반도체 기판과, 상기 게이트를 중심으로 상기 기판 표면에 각각 나란히 형성된 제 2 전도형의 제 1 고농도 소오스/드레인영역 및 제 2 고농도 소오스/드레인영역과, 상기 제 1 및 제 2 고농도 드레인영역 하부에 형성된 제 2 전도형 저농도 제 1 및 제 2 드레인영역과, 상기 게이트 산화막 하부의 소정 부분과 접촉함과 더불어 상기 제 1 및 제 2 저농도 드레인영역을 둘러싸고, 상기 제 1 및 제 2 고농도 소오스영역과 소정 부분 접합하는 제 1 전도형의 제 1 및 제 2 저농도 웰영역과, 상기 제 1 및 제 2 고농도 소오스영역과 접합하고 상기 제 1 및 제 2 저농도 웰영역 표면에 형성된 제 1 전도형의 제 1 및 제 2 고농도 웰영역과, 상기 제 1 및 제 2 저농도 웰영역과 상기 제 1 및 제 2 고농도 소오스영역 전체를 둘러싸는 제 2 전도형의 최저농도 소오스영역과, 상기 제 1 고농도 웰영역 및 제 1 고농도 소오스영역이 접합된 부분과 상기 제 2 고농도 웰영역과 제 2 고농도 소오스영역이 접합된 부분과 각각 접촉하는 소오스 전극과, 상기 제 1 및 제 2 고농도 드레인영역 상부에 각각 형성된 드레인 전극을 포함하는 것을 특징으로 한다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 고전압 반도체 소자의 제조방법은 제 1 전도형의 최저농도의 기판을 제공하는 단계; 상기 기판에 소정 깊이의 제 2 전도형의 최저농도 소오스영역을 형성하는 단계; 상기 최저농도 소오스영역에 소정 깊이의 제 1 전도형의 저농도 제 1 및 제 2 웰영역을 형성하는 단계; 상기 제 1 및 제 2 저농도 웰영역에 소정 깊이의 제 2 전도형의 제 1 및 제 2 저농도 드레인영역을 형성하는 단계; 상기 제 1 및 제 2 저농도 웰영역과 상기 제 1 및 제 2 저농도 드레인영역과 접하도록 상기 소오스영역 중앙의 상기 반도체 기판 상부에 게이트 산화막 및 게이트를 형성하는 단계; 상기 게이트 양 측의 상기 제 1 및 제 2 최저도 소오스영역 및 상기 제 1 및 제 2 저농도 드레인영역 각각의 표면의 소정 부분에 제 2 전도형의 제 1 고농도 소오스/드레인영역 및 제 2 고농도 소오스/드레인영역을 형성하는 단계; 상기 게이트 양 측의 노출된 제 1 및 제 2 저농도 웰영역 표면의 소정 부분에 상기 제 1 및 제 2 고농도 소오스영역과 각각 접합하도록 제 1 및 제 2 고농도 웰영역을 형성하는 단계; 및, 상기 제 1 고농도 웰영역과 제 1 고농도 소오스영역이 접합된 부분과 상기 제 2 고농도 웰영역과 제 2 고농도 소오스영역이 접합된 부분과 각각 접촉하는 소오스 전극과, 제 1 및 제 2 고농도 드레인영역과 각각 접촉하는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 고농도와 저농도 및 최저농도의 도핑 레벨은 고농도＞저농도＞최저농도의 순서인 것을 특징으로 한다.

상기 구성으로 된 본 발명에 의하면, 브레이크 다운 전압을 높이기 위하여 종래와 같이 드레인 하부에 드레인과 동일 전도형의 저농도 드레인층을 형성하고, 소오스영역은 트랜지스터 전체를 감싸도록 최저농도층으로 형성함에 따라 저농도 웰영역에서 채널이 형성되고, 트랜지스터의 동작시 소오스영역은 축적(accumulation) 상태가 되어, 상기 저농도의 웰영역에서 형성되는 채널 영역의 저항이 감소하게 된다.

[실시예]

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도 2F는 본 발명의 실시예에 따른 고전압 N 모스 트랜지스터를 나타낸 단면도로서, p^--기판(11)과, 기판(11) 상부의 소정 영역에 형성된 게이트 산화막(16)과, 게이트 산화막(16) 상부에 형성된 게이트(17)와, 게이트(17)를 중심으로 기판(11) 표면에 각각 나란히 형성된 제 1 n⁺소오스/드레인영역(18a, 19a) 및 제 2 n⁺소오스/드레인영역(18b, 19b)과, 제 1 및 제 2 n⁺드레인영역(19a, 19b) 하부에 각각 형성된 제 1 및 제 2 n^-드레인영역(14a, 14b)과, 게이트 산화막(16) 하부의 소정 부분과 접촉함과 더불어 제 1 및 제 2 n^-드레인영역(14a, 14b)을 각각 둘러싸고, 제 1 및 제 2 n⁺소오스영역(18a, 18b)과 소정 부분 접합하는 제 1 및 제 2 p^-웰영역(13a, 13b)과, 제 1 및 제 2 n⁺소오스영역(18a, 18b)과 각각 접합하고 제 1 및 제 2 p^-웰영역(13a, 13b) 표면에 각각 형성된 제 1 및 제 2 p⁺웰영역(20a, 20b)과, 제 1 및 제 2 p^-웰영역(13a, 13b)과 제 1 및 제 2 n⁺소오스영역(18a, 18b) 전체를 둘러싸는 n^--소오스영역(12)과, 제 1 p⁺웰영역(20a)과 제 1 n⁺소오스영역(18a)이 접합된 부분과 제 2 p⁺웰영역(20b)과 제 2 n⁺소오스영역(18b)이 접합된 부분과 각각 접촉하는 소오스 전극(22)과, 제 1 및 제 2 n⁺드레인영역(19a, 19b) 상부에 각각 형성된 드레인 전극(23)으로 구성되어 있다.

이때, 제 1 전도형은 보론(B), 갈륨(Ga) 또는 인듐(In) 등의 3가 이온 즉, P형을 의미하고, 제 2 전도형은 인(P), 아세닉(As) 등의 5가 이온 즉, N 형을 의미한다.

또한, 불순물의 도핑 레벨 순서는 고농도＞저농도＞최저농도의 순서로서, 예컨대 제 1 전도형의 도핑 레벨 순서는 p＞ p^-＞ p^--이고, 제 2 전도형의 도핑 레벨 순서는 n＞ n^-＞ n^--이다.

이어서, 상기한 구성으로 된 고전압 N 모스 트랜지스터의 제조방법을 살펴본다.

도 2A 내지 도 2G는 본 발명의 실시예에 따른 고전압 N 모스 트랜지스터의 제조방법을 설명하기 위하여 순차적으로 나타낸 공정 단면도이다.

먼저, 도 2A에 도시된 바와 같이, p^--기판(11) 상부에 통상의 열산화 공정으로 산화막(도시되지 않음)을 성장하고, 이 상부에 공지의 방법으로 질화막(도시되지 않음)을 형성한 후, 상기 질화막 상부에 포토리소그라피로 감광막 패턴(도시되지 않음)을 형성한다. 상기 감광막 패턴을 이용하여 하부의 상기 질화막을 식각하고 상기 감광막 패턴을 제거하여 질화막 이온 주입 마스크를 형성한다.

상기 질화막 마스크를 이용한 이온 주입 공정을 통하여 n^--를 반도체 기판(11) 상에 선택적으로 주입하고, 어닐링을 실시하여 소정의 깊이를 갖는 n^--소오스영역(12)을 형성한 다음, 공지된 방법으로 상기 질화막 마스크를 제거한다.

도 2B에 도시된 바와 같이, n--소오스영역(12)의 소정 부분에 상기와 같은 마스크 공정 및 이온 주입 공정으로 p^--보다 도핑 레벨이 높은 p^-를 선택적으로 주입하고, 어닐링을 실시하여 소정 깊이의 제 1 및 제 2 p^-웰영역(13a, 13b)을 나란히 형성한다.

도 2C에 도시된 바와 같이, 제 1 및 제 2 p-웰영역(13a, 13b)의 소정 부분에 마스크 공정 및 이온 주입 공정으로 상기 n^--보다 도핑 레벨이 높은 n^-를 주입하고, 어닐링을 실시하여 소정 깊이의 제 1 및 제 2 n^-드레인영역(14a, 14b)을 각각 형성한다.

도 2D에 도시된 바와 같이, 반도체 기판(11) 상부에 공지된 방법으로 소자간 분리를 위한 필드 산화막(15)을 형성한다. 그런 다음, 제 1 및 제 2 p^-웰영역(13a, 13b) 및 제 1 및 제 2 n^-드레인영역(14a, 14b)의 소정 부분과 접촉하도록 필드 산화막(15) 사이의 반도체 기판(11) 상부에 게이트 산화막(16) 및 게이트(17)를 순차적으로 형성한다.

도 2E에 도시된 바와 같이, 마스크 공정 및 이온 주입 공정을 통하여 게이트(17) 양측의 노출된 n^--소오스영역(12) 표면과 노출된 제 1 및 제 2 n^-드레인영역(14a, 14b) 표면의 소정 부분에 n⁺를 주입하고 어닐링을 실시하여, 제 1 및 제 2 n+ 소오스영역(18a, 18b)과 제 1 및 제 2 n⁺드레인영역(19a, 19b)을 형성한다.

이어서, 상기와 같은 마스크 공정 및 이온 주입 공정을 통하여 게이트(17) 양측의 노출된 제 1 및 제 2 p^-웰영역(13a, 13b) 표면의 소정 부분에 제 1 및 제 2 n⁺소오스영역(18a, 18b)과 각각 접합하도록 p⁺를 주입하여 제 1 및 제 2 p⁺웰영역(20a, 20b)을 형성한다.

도 2F에 도시된 바와 같이, 전체 구조물 상부에 절연막(21)을 형성하고, 포토리소그라피 및 식각 공정을 통하여 제 1 및 제 2 n⁺드레인영역(19a, 19b)과 서로 접합된 제 1 및 제 2 n⁺소오스영역(18a, 18b) 및 제 1 및 제 2 n⁺웰영역(20a, 20b)과 전기적 결합을 위한 콘택홀(도시되지 않음)을 형성한다.

그런 다음, 상기 콘택홀 및 절연막(21) 상부에 금속을 증착한 후 패터닝하여, 각각의 드레인 전극(23)과 웰영역과 소오스영역이 접합된 각각의 소오스 전극(22)을 형성한다.

한편, 상기한 방법으로 도 3에 도시된 바와 같이 P 모스 트랜지스터를 제조할 수 있음은 이 분야의 통상의 지식을 가진자는 용이하게 이해할 수 있을 것이다.

상기 실시예에 의한 고전압 N 모스 트랜지스터는, 게이트에 전압이 인가될 때 게이트 산화막 하부에 소오스영역이 형성되고, 게이트를 중심으로 채널이 양쪽으로 형성되게 된다.

그리고, 브레이크 다운 전압을 높이기 위하여 종래와 같이 드레인영역 하부에 드레인과 동일 전도형의 저농도 드레인층을 형성하고, 소오스영역은 트랜지스터 전체를 감싸도록 n^--층으로 형성함에 따라, p-웰영역에서 채널이 형성되게 된다. 또한, 트랜지스터의 동작시 n^--의 소오스영역은 축적 상태가 되어 채널 영역의 저항을 감소시킬 수 있게 된다.

또한, 본 발명은 상기 실시에에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 채널 영역의 저항을 감소 시켜 고전압 동작을 할 수 있는 고전압 반도체 소자 및 그의 제조방법을 실현할 수 있게 된다.

Claims (10)

1. 상부에 게이트 산화막 및 게이트가 형성된 제 1 전도형의 최저농도 기판과,

   상기 게이트를 중심으로 상기 기판 표면에 각각 나란히 형성된 제 2 전도형의 제 1 고농도 소오스/드레인영역 및 제 2 고농도 소오스/드레인영역과,

   상기 제 1 및 제 2 고농도 드레인영역 하부에 형성된 제 2 전도형 제 1 및 제 2 저농도 드레인영역과,

   상기 게이트 산화막 하부의 소정 부분과 접촉함과 더불어 상기 제 1 및 제 2 저농도 드레인영역을 둘러싸고, 상기 제 1 및 제 2 고농도 소오스영역과 소정 부분 접합하는 제 1 전도형의 제 1 및 제 2 저농도 웰영역과,

   상기 제 1 및 제 2 고농도 소오스영역과 접합하고 상기 제 1 및 제 2 저농도 웰영역 표면에 형성된 제 1 전도형의 제 1 및 제 2 고농도 웰영역과,

   상기 제 1 및 제 2 저농도 웰영역과 상기 제 1 및 제 2 고농도 소오스영역 전체를 둘러싸는 제 2 전도형의 최저농도 소오스영역과,

   상기 제 1 고농도 웰영역 및 제 1 고농도 소오스영역이 접합된 부분과 상기 제 2 고농도 웰영역과 제 2 고농도 소오스영역이 접합된 부분과 각각 접촉하는 소오스 전극 및, 상기 제 1 및 제 2 고농도 드레인영역 상부에 각각 형성된 드레인 전극을 포함하는 것을 특징으로 하는 고전압 반도체 소자.
2. 제 1 항에 있어서, 상기 고농도와 저농도 및 최저농도의 도핑 레벨은 고농도＞저농도＞최저농도의 순서인 것을 특징으로 하는 고전압 반도체 소자.
3. 제 1 항에 있어서, 상기 제 1 전도형은 P 형이고, 상기 제 2 전도형은 N 형인 것을 특징으로 하는 고전압 반도체 소자.
4. 제 1 항에 있어서, 상기 제 1 전도형은 N 형이고, 상기 제 2 전도형은 P 형인 것을 특징으로 하는 고전압 반도체 소자.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 고농도＞저농도＞최저농도의 농도레벨 순서는 상기 제 1 또는 제 2 전도형이 P 형인 경우는 p⁺＞p^-＞p^--이고, 상기 제 1 또는 제 2 전도형이 N 형인 경우는 n⁺＞n^-＞n^--인 것을 특징으로 하는 고전압 반도체 소자.
6. 제 1 전도형의 최저농도의 기판을 제공하는 단계;

   상기 기판에 소정 깊이의 제 2 전도형의 최저농도 소오스영역을 형성하는 단계;

   상기 최저농도 소오스영역에 소정 깊이의 제 1 전도형의 제 1 및 제 2 저농도 웰영역을 형성하는 단계;

   상기 제 1 및 제 2 저농도 웰영역에 소정 깊이의 제 2 전도형의 제 1 및 제 2 저농도 드레인영역을 형성하는 단계;

   상기 제 1 및 제 2 저농도 웰영역과 상기 제 1 및 제 2 저농도 드레인영역과 접하도록 상기 소오스영역 중앙의 상기 반도체 기판 상부에 게이트 산화막 및 게이트를 형성하는 단계;

   상기 게이트 양 측의 상기 제 1 및 제 2 최저도 소오스영역 및 상기 제 1 및 제 2 저농도 드레인영역 각각의 표면의 소정 부분에 제 2 전도형의 제 1 고농도 소오스/드레인영역 및 제 2 고농도 소오스/드레인영역을 형성하는 단계;

   상기 게이트 양 측의 노출된 제 1 및 제 2 저농도 웰영역 표면의 소정 부분에 상기 제 1 및 제 2 고농도 소오스영역과 각각 접합하도록 제 1 및 제 2 고농도 웰영역을 형성하는 단계; 및,

   상기 제 1 고농도 웰영역과 제 1 고농도 소오스영역이 접합된 부분과 상기 제 2 고농도 웰영역과 제 2 고농도 소오스영역이 접합된 부분과 각각 접촉하는 소오스 전극과, 제 1 및 제 2 고농도 드레인영역과 각각 접촉하는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고전압 반도체 소자의 제조방법.
7. 제 6 항에 있어서, 상기 고농도와 저농도 및 최저농도의 도핑 레벨은 고농도＞저농도＞최저농도의 순서인 것을 특징으로 하는 고전압 반도체 소자의 제조방법.
8. 제 6 항에 있어서, 상기 제 1 전도형은 P 형이고, 상기 제 2 전도형은 N 형인 것을 특징으로 하는 고전압 반도체 소자의 제조방법.
9. 제 6 항에 있어서, 상기 제 1 전도형은 N 형이고, 상기 제 2 전도형은 P 형인 것을 특징으로 하는 고전압 반도체 소자의 제조방법.
10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 고농도＞저농도＞최저농도의 농도레벨 순서는 상기 제 1 또는 제 2 전도형이 P 형인 경우는 p⁺＞p^-＞p^--이고, 상기 제 1 또는 제 2 전도형이 N 형인 경우는 n⁺＞n^-＞n^--인 것을 특징으로 하는 고전압 반도체 소자의 제조방법.