KR19980027312U - 업/다운 전환 카운터 - Google Patents

업/다운 전환 카운터 Download PDF

Info

Publication number
KR19980027312U
KR19980027312U KR2019960040243U KR19960040243U KR19980027312U KR 19980027312 U KR19980027312 U KR 19980027312U KR 2019960040243 U KR2019960040243 U KR 2019960040243U KR 19960040243 U KR19960040243 U KR 19960040243U KR 19980027312 U KR19980027312 U KR 19980027312U
Authority
KR
South Korea
Prior art keywords
signal
output
flip
flop
control signal
Prior art date
Application number
KR2019960040243U
Other languages
English (en)
Other versions
KR200252001Y1 (ko
Inventor
박정훈
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR2019960040243U priority Critical patent/KR200252001Y1/ko
Publication of KR19980027312U publication Critical patent/KR19980027312U/ko
Application granted granted Critical
Publication of KR200252001Y1 publication Critical patent/KR200252001Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/56—Reversible counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits

Landscapes

  • Logic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 고안은 기존의 다운 카운터와 업 카운터회로를 따로 만들어 쓰던 것을 하나의 카운터로 구성하고 외부에서 제어신호를 인가하는 것에 따라 자동으로 전환되어 질 수 있도록 하는 것으로 특히, 소정의 양전압을 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 1JK플립플롭의 출력신호 중 정논리 신호와 부논리 신호중 어느 하나의 신호를 업/다운 동작 모드에 따라 선택적으로 출력하는 제 1신호 선택부와; 상기 제 1신호 선택부에서 출력하는 신호를 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 2JK플립플롭의 출력신호중 정논리 신호와 부논리 신호중 어느 하나의 신호를 업/다운 동작 모드와 제 1제어신호에 따라 선택적으로 출력하는 제 2신호 선택부; 및 상기 제 2신호 선택부에서 출력하는 신호를 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 3JK플립플롭의 출력신호 중 정논리 신호와 부논리 신호 중 어느 하나의 신호를 업/다운 동작 모드와 제 1제어신호 및 제 2제어신호에 따라 선택적으로 출력하여 제 4플립플롭의 데이터 입력으로 제공하는 제 3신호 선택부를 포함한다.

Description

업/다운 전환 카운터
제 1도는 종래의 일반적인 카운터의 구성 예시도
제 2도는 본 고안에 따른 업/다운 전환 카운터의 구성 예시도
본 고안은 카운터에 관한 것으로 특히, 기존의 다운 카운터와 업 카운터회로를 따로 만들어 쓰던 것을 하나의 카운터로 구성하고 외부에서 제어신호를 인가하는 것에 따라 자동으로 전환되어 질 수 있는 업/다운 전환 카운터에 관한 것이다.
일반적으로, 업 카운터 또는 다운 카운터를 구성할 때에는 각 비트당 하나의 플립플롭과 앤드 게이트를 가지고 구성하는데, 그 예를 첨부한 제 1도를 참조하여 살펴보면 다음과 같다.
제 1도는 JK플립플롭을 사용한 업카운터의 구성예로서, 소정의 양전압(VCC)를 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭(CLK)을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 1JK플립프롭(JK1)과, 상기 클럭(CLK)과 상기 제 1JK플립플립(JK1)의 출력신호를 입력받아 논리곱 연산 동작하여 출력하는 제 1앤드게이트(AND1)와, 상기 양전압(VCC)를 두개의 데이터 입력단인 JK에 입력받고 상기 제 1앤드게이트(AND1)의 출력신호를 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 2JK플립프롭(JK2)과, 상기 클럭(CLK)과 상기 제 1JK플립프롭(JK1) 및 제 2JK플립프롭(JK2)의출력신호를 입력받아 논리곱 연산 동작하여 출력하는 제 2앤드게이트(AND2), 및 상기 양전압(VCC)를 두개의 데이터 입력단인 JK에 입력받고 상기 제 2앤드게이트(AND2)의 출력신호를 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 3JK플립프롭(JK3)으로 구성되어 있다.
상기와 같이 구성되는 종래 업 커운터의 동작을 간략히 살펴보면, 구비되어 있는 제 1JK플립프롭(JK1)이 클럭의 네가티브에서 토글(toggle)하도록 j와 k입력을 하이로 유지하는 것이다.
그에 따라, 두번째 클럭마다 제 2JK플립프롭(JK2)을 또한 네번째 클럭마다 제 3JK플립프롭(JK3)를 통제하도록 맨드 게이트를 이용한다.
이때, 클럭(CLK)는 직접 제 1JK플립프롭(JK1)에 인가되며, 상기 제 1JK플립프롭(JK1)이 클럭 입력의 네가티브 전이에서 반응하고 j와 k입력이 하이일 때 토글되기 때문에 각각의 네가티브 클럭 전이에서 상태를 바꾼다.
이와 같이 동작하는 카운터 자체의 동작상의 문제점은 발생하지 않지만 같은 회로에서 업 카운터와 다운 카운터가 동시에 필요한 경우 필요한 다운 카운터와 업 카운터를 각각 따로이 구성하여야 하기 때문에 동일한 회로가 추가되어 결국 게이트수가 늘어난다는 문제점이 발생되었다.
상기와 같은 문제점을 해소하기 위한 본 고안의 목적은 기존의 다운 카운터와 업 카운터회로를 따로 만들어 쓰던 것을 하나의 카운터로 구성하고 외부에서 제어신호를 인가하는 것에 따라 자동으로 전환되어 질 수 있는 업/다운 전환 카운터를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 고안의 특징은, JK플럽플롭을 다수개 구비하고 있는 카운터에 있어서, 소정의 양전압을 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 1JK플립플롭의 출력신호 중 정논리 신호와 부논리 신호중 어느 하나의 신호를 업/다운 동작 모드에 따라 선택적으로 출력하는 제 1신호 선택부와; 상기 제 1신호 선택부에서 출력하는 신호를 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 2JK플립플롭의 출력신호 중 정논리 신호와 부논리 신호 중 어느 하나의 신호를 업/다운 동작 모드와 제 1제어신호에 따라 선택적으로 출력하는 제 2신호 선택부; 및 상기 제 2신호 선택부에서 출력하는 신호를 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 3JK플립플롭의 출력신호중 정논리 신호와 부논리 신호중 어느 하나의 신호를 업/다운 동작 모드와 제 1제어신호 및 제 2제어신호에 따라 선택적으로 출력하여 제 4플립플롭의 데이터 입력으로 제공하는 제 3신호 선택부를 포함하는 데 있다.
이하, 첨부한 도면을 참조하여 본 고안에 따른 바람직한 실시예를 설명한다,.
제 2도는 본 고안에 따른 업/다운 전환 카운터의 구성 예시도로서, 소정의 양전압(VCC)를 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭(CLK)을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 1JK플립프롭(JF1)과, 상기 제 1JK플립프롭(JF1)의 정논리 출력단(A)에서 출력되는 신호와 업카운팅 제어신호(CU)를 입력받아 논리곱 연산 동작하여 출력하는 제 1앤드게이트(A1)와, 상기 제 1JK플립프롭(JF1)의 부논리 출력단()에서 출력되는 신호와 다운카운팅 제어신호(CD)를 입력받아 논리곱 연산 동작하여 출력하는 제 2앤드 게이트(A2)와, 상기 제 1앤드게이트(A1)와 제 2앤드게이트(A2)의 출력 신호를 입력받아 논리합 연산 동작하여 출력하는 제 1오아 게이트(01)와, 상기 제 1 오아 게이트(01)의 출력신호를 두개의 데이터 입력단인 JK에 입력받고 상기 클럭(CLK)을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 2JK플립프롭(JF2)과, 상기 제 2JK플립프롭(JF2)의 정논리 출력단(B)에서 출력되는 신호와 업카운팅 제어신호(CU) 및 제 1제어신호(AS)를 입력받아 논리곱 연산 동작하여 출력하는 제 3앤드게이트(A3)와, 상기 제 2JK플립프롭(JF2)의 부논리 출력단()에서 출력되는 신호와 다운카운팅 제어신호(CD) 및 상기 제 1제어신호의 반전신호)를 입력받아 논리곱 연산 동작하여 출력하는 제 4앤드게이트(A4)와, 상기 제 3앤드게이트(A3)와 제 4앤드게이트(A4)의 출력신호를 입력받아 논리합 연산 동작하여 출력하는 제 2오아 게이트(O2)와, 상기 제 2오아게이트(O2)의 출력신호를 두개의 데이터 입력단인 JK에 입력받고 상기 클럭(CLK)을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 3JK플립플롭(JF3)과, 상기 제 3JK플립프롭(JF3)의 정논리 출력단(C)에서 출력되는 신호와 업카운팅 제어신호(CU)와 제 1제어신호(AS) 및 제 2제어신호(BS)를 입력받아 논리곱 연산 동작하여 출력하는 제 5앤드게이트(A5)와, 상기 제 3JK플립프롭(JF3)의 부논리 출력단()에서 출력되는 신호와 다운카운팅 제어신호(CD)와 상기 제 1제어신호의 반전신호() 및 상기 제 2제어신호의 반전신호()를 입력받아 논리곱 연산 동작하여 출력하는 제 6앤드게이트(A6)와, 상기 제 5앤드게이트(A5)와 제 6앤드게이트(A6)의 출력신호를 입력받아 논리합 연산 동작하여 출력하는 제 3오아 게이트(O3), 및 상기 제 3오아 게이트(O3)의 출력신호를 두개의 데이터 입력단인 JK에 입력받고 상기 클럭CLK)을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 4JK플립프롭(JF4)으로 구성되어 있다.
상기와 같이 구성되는 본 고안에 따른 업/다운 전환 카운터의 바람직한 동작예를 살펴보면 다음과 같다.
우선, 본 고안의 요지를 부여하면, 한 회로에서 업 카운터와 다운 카운터가 둘다필요한 경우 기존의 카운터에 각 비트당 하나의 오아게이트를 추가시켜 연결함으로서, 업/다운 전환 카운터를 제공하고자 하는 것이다.
이때, 제 1제어신호(A)는 클럭(CLK)이 동작할 때 마다 상태변화를 위해 요구하며 제 1플립플롭(JF1)는 두개의 입력단에 모두 하이상태에서 유지된다.
또한, 카운트 증가 모드 즉, 다운카운팅 제어신호(CD)가 로우이고 업 카운터 제어신호(CU)가 하이일때, 제 2제어신호(B)는 상기 제 1제어신호(A)가 하이이고 클럭(CLK)이 로우로 동작할 때 마다 상태변화를 한다.
제 1앤드게이트(A1)는 상기 제 1JK플립프롭(JK1)의 정논리 출력단(A)에서 출력되는 신호와 업카운팅 제어신호(CU)가 모두 하이상태일 경우 하이신호를 출력한다.
그러므로, 제 2JK플립프롭(JF2)의 두 입력단에 걸리는 신호는 카운트증가와 상기 제 1JK플립프롭(JF1)의 정논리 출력단(A)에서 출력되는 신호가 하이 상태일 때 마다 하이상태가 된다.
이러한 동작은 종래 업카운터의 동작과 동일하게 된다.
그런데, 카운트증가 형식에서 상기 제 1JK플립프롭(JF1)에서 제 2JK플립프롭(JF2)으로 진행할때나 상기 제 3JK플립플롭(JF3)에서 제 4JK플립프롭(JF4)으로 진행할 때 상기 제 1제어신호(A)가 하이상태이면 네가티브 클럭 전이는 제 2제어신호(B)를 토글시키게 된다.
또한, 카운트 감소 모드에서 상기 제 2제어신호(B)는 제 1제어신호(A)가 하이이고, 클럭이 로우로 동작할 때 마다 상태변화를 한다.
그에 따라, 카운트 감소 모드에서 제 2제어신호(B)는 제 1제어신호(A)가 하이이고 클럭이 로우로 동작할때마다 0에서 15 또는 14에서 13으로 동작하는 것처럼 상태를 변화시켜 일반적인 다운 카운터의 기능을 수행하게 된다.
그러므로, 상술한 바와 같이 동작하는 본 고안에 따른 업/다운 전환 카운터를 제공하면, 두가지 카운터방식이 필요한 회로에서 따로 따로 카운터를 구성하지 않고 하나의 카운터로 이를 해결함으로써 회로의 게이트수를 줄일 수 있다는 효과가 있다.

Claims (6)

  1. JK플립플롭을 다수개 구비하고 있는 카운터에 있어서,
    소정의 양전압을 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 1JK플립플롭의 출력신호 중 정논리 신호와 부논리 신호 중 어느 하나의 신호를 업/다운 동작 모드에 따라 선택적으로 출력하는 제 1신호 선택부와;
    상기 제 1신호 선택부에서 출력하는 신호를 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 2JK플립플롭의 출력신호 중 정논리 신호와 부논리 신호 중 어느 하나의 신호를 업/다운 동작 모드와 제 1제어신호에 따라 선택적으로 출력하는 제 2신호 선택부; 및
    상기 제 2신호 선택부에서 출력하는 신호를 두개의 데이터 입력단인 JK에 입력받고 임의의 주파수 대역을 갖는 클럭을 동기신호로 입력받아 하강에지 상태에서 데이터를 출력하는 제 3JK플립플롭의 출력신호 중 정논리 신호와 부논리 신호 중 어느 하나의 신호를 업/다운 동작 모드와 제 1제어신호 및 제 2제어신호에 따라 선택적으로 출력하여 제 4플립플롭의 데이터 입력으로 제공하는 제 3신호 선택부를 포함하는 것을 특징으로 하는 업/다운 전환 카운터.
  2. 제 1항에 있어서,
    상기 제 1신호 선택부는 상기 제 1JK플립프롭의 정논리 출력단에서 출력되는 신호와 업카운팅 모드 선택 신호를 입력받아 논리곱 연산 동작하여 출력하는 제 1앤드게이트와;
    상기 제 1JK플립프롭의 부논리 출력단에서 출력되는 신호와 다운카운팅 모드 제어 신호를 입력받아 논리곱 연산 동작하여 출력하는 제 2앤드게이트; 및
    상기 제 1앤드게이트와 제 2앤드게이트의 출력신호를 입력받아 논리합 연산 동작하여 출력하는 제 1오아 게이트로 구성되는 것을 특징으로 하는 업/다운 전환 카운터.
  3. 제 1항에 있어서,
    상기 제 2신호 선택부는 상기 제 2JK플립프롭의 정논리 출력단에서 출력되는 신호와 업카운팅 모드 선택 신호 및 제 1제어신호를 입력받아 논리곱 연산 동작하여 출력하는 제 3앤드게이트와;
    상기 제 2JK플립프롭의 부논리 출력단에서 출력되는 신호와 다운카운팅 모드 선택 신호 및 상기 제 1제어신호의 반전신호를 입력받아 논리곱 연산 동작하여 출력하는 제 4앤드게이트;및
    상기 제 3앤드게이트와 제 4앤드게이트의 출력신호를 입력받아 논리합 연산 동작하여 출력하는 제 2오아 게이트로 구성되는 것을 특징으로 하는 업/다운 전환 카운터.
  4. 제 1항에 있어서,
    상기 제 3신호 선택부는 상기 제 3JK플립프롭의 정논리 출력단에서 출력되는 신호와 업카운팅 모드 선택 신호와 제 1제어신호 및 제 2제어신호를 입력받아 논리곱 연산 동작하여 출력하는 제 5앤드게이트와;
    상기 제 3JK플립프롭의 부논리 출력단에서 출력되는 신호와 다운카운팅 모드 선택신호와 상기 제 1제어신호의 반전신호 및 상기 제 2제어신호의 반전신호를 입력받아 논리곱 연산 동작하여 출력하는 제 6앤드게이트; 및
    상기 제 5앤드게이트와 제 6앤드게이트의 출력신호를 입력받아 논리합 연산 동작하여 출력하는 제 3오아 게이트로 구성되는 것을 특징으로 하는 업/다운 전환 카운터.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제 1제어신호는 클럭이 동작할 때 마다 상태변화를 위해 요구하며 제 1플립플롭은 두개의 입력단에 모두 하이상태에서 유지되는 것을 특징으로 하는 업/다운 전환 카운터.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제 2제어신호는 카운트 증가 모드일 때 상기 제 1제어신호가 하이이고 클럭이 로우로 동작할 때 마다 상태변환하는 것을 특징으로 하는 업/다운 전환 카운터.
KR2019960040243U 1996-11-15 1996-11-15 업/다운 전환 카운터 KR200252001Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960040243U KR200252001Y1 (ko) 1996-11-15 1996-11-15 업/다운 전환 카운터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960040243U KR200252001Y1 (ko) 1996-11-15 1996-11-15 업/다운 전환 카운터

Publications (2)

Publication Number Publication Date
KR19980027312U true KR19980027312U (ko) 1998-08-05
KR200252001Y1 KR200252001Y1 (ko) 2002-02-20

Family

ID=53983487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960040243U KR200252001Y1 (ko) 1996-11-15 1996-11-15 업/다운 전환 카운터

Country Status (1)

Country Link
KR (1) KR200252001Y1 (ko)

Also Published As

Publication number Publication date
KR200252001Y1 (ko) 2002-02-20

Similar Documents

Publication Publication Date Title
US5440245A (en) Logic module with configurable combinational and sequential blocks
US5055718A (en) Logic module with configurable combinational and sequential blocks
US3943378A (en) CMOS synchronous binary counter
EP0656544A2 (en) Technique and method for asynchronous scan design
US5327019A (en) Double edge single data flip-flop circuitry
KR100232017B1 (ko) 업/다운 전환 카운터
JPH0795013A (ja) エッジトリガ型フリップフロップ
US6282255B1 (en) Frequency divider with variable modulo
KR200252001Y1 (ko) 업/다운 전환 카운터
KR960701539A (ko) 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit)
KR900000995B1 (ko) 테스트 데이타 부하 기능을 갖춘 논리회로
US6735270B1 (en) Asynchronous up-down counter and method for operating the same
US5692026A (en) Apparatus for reducing capacitive loading of clock and shift signals by shifting register-based devices
JPH01202025A (ja) モード切替回路
KR950002087B1 (ko) 피포(fifo)기능을 수행하는 레지스터 회로
JP3389292B2 (ja) 分周回路
KR100199190B1 (ko) 데이타 포착회로
KR970003646Y1 (ko) 고속 카운트 회로
JP2567463B2 (ja) プロブラマブル入出力回路
JPH04105412A (ja) フリップフロップ
JPH03181098A (ja) フリップフロップ回路
JPS62176319A (ja) フリツプフロツプ回路
KR100434711B1 (ko) 직렬데이타비교기
KR940010436B1 (ko) 주파수 분주회로
JPH0529924A (ja) ９分周回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee