KR19980026459A - 반도체 금속막 식각공정 - Google Patents

반도체 금속막 식각공정 Download PDF

Info

Publication number
KR19980026459A
KR19980026459A KR1019960044894A KR19960044894A KR19980026459A KR 19980026459 A KR19980026459 A KR 19980026459A KR 1019960044894 A KR1019960044894 A KR 1019960044894A KR 19960044894 A KR19960044894 A KR 19960044894A KR 19980026459 A KR19980026459 A KR 19980026459A
Authority
KR
South Korea
Prior art keywords
film
metal
metal film
photoresist
etching process
Prior art date
Application number
KR1019960044894A
Other languages
English (en)
Other versions
KR100216730B1 (ko
Inventor
윤동현
장동근
Original Assignee
곽정소
한국전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 한국전자 주식회사 filed Critical 곽정소
Priority to KR1019960044894A priority Critical patent/KR100216730B1/ko
Publication of KR19980026459A publication Critical patent/KR19980026459A/ko
Application granted granted Critical
Publication of KR100216730B1 publication Critical patent/KR100216730B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속막 표면에 폴리머가 형성되는 것을 방지할 수 있는 금속막 식각공정이 개시되어 있다.
본 발명은, 반도체기판의 층간절연막 상부에 증착된 금속막을 선택적으로 제거하여 금속전극을 형성하는 금속막 식각공정에 있어서, 금속막 상부에 보호막을 형성하는 단계와, 상기 보호막 상부에 사진공정을 실시하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트를 마스크로 사용하여 상기 보호막을 선택적으로 제거하는 단계와, 상기 포토레지스트를 제거하고 상기 보호막을 마스크로 사용하여 상기 금속막을 선택적으로 제거하여 금속전극을 형성하는 단계와, 상기 금속전극 상부의 보호막을 제거하는 단계로 구성됨을 특징으로 한다.
따라서, 본 발명은 금속전극의 저항을 감소시킬 수 있을 뿐만 아니라 금속전극 간의 절연 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

반도체 금속막 식각공정
본 발명은 반도체 박막 식각공정에 관한 것으로서, 특히 금속막을 선택적으로 식각하여 전극 패턴을 형성하는 금속막 식각공정에 관한 것이다.
반도체 건식식각공정은 이방성 식각공정으로서, 사진공정에 의해 박막 위에 도포된 포토레지스트를 마스크로 사용하여 선택적으로 박막을 제거함으로써 포토레지스트에 묘사된 소자패턴을 소자구성막질에 전사시켜 주는 소자패턴형성공정으로 주로 사용된다.
반도체장치의 고집적화를 위해서는 소자패턴의 미세화가 필수요건이며, 따라서 포토레지스트 패턴과 동일한 치수의 소자패턴을 전사시킬 수 있는 건식식각공정의 중요성이 날로 높아지고 있으며 실질적으로 반도체장치의 고집적화는 정밀한 미세 패턴을 형성할 수 있는 건식식각공정의 개발에 달려 있다고 해도 과언이 아니다.
반도체 제조공정에 있어서, 전극배선을 형성하기 위한 금속막 형성공정은 전극의 전기적 특성을 향상시키기 위하여 다층의 금속막을 사용하게 되는데, 특히 알루미늄 또는 구리 박막의 표면이 산화되는 것을 방지하기 위하여 알루미늄 또는 구리 박막 표면에 금(Au) 박막을 형성하게 된다.
그러나 금은 저온에서 확산계수가 크기 때문에 일반적인 금속전극 형성공정에서 포토레지스토와 반응하여 폴리머를 형성하는 문제가 있다.
도 2 의 (a) 내지 (d) 는 종래의 금속전극 패턴을 형성하는 공정을 나타내는 개략적인 도면이다.
먼저, 도 2 (a) 를 참조하면, 일련의 반도체 제조공정을 실시하여 반도체기판(10)에 집적회로를 구성하는 반도체소자들(도시되지 않음)을 형성하고 각각의 소자들을 전기적으로 절연하기 위한 HTO, BPSG 등의 층간절연막(12)을 침적한 다음 상기 층간절연막(12)을 선택적으로 제거하여 상기 반도체소자들에 접속하기 위한 콘택홀(도시되지 않음)을 형성한 후 반도체기판 전면에 알루미늄, 구리 등의 금속막을 침적시켜 상기 콘택홀을 채우고 난 후 상기 금속막의 산화를 방지하기 위하여 상기 금속막 위에 산화 포텐셜이 높은 금 박막을 증착하여 다층금속막(14a)을 형성하게 된다.
그 다음, 도 2 (b) 에 도시된 바와 같이, 반도체 기판에 사진공정을 실시하여 상기 다층금속막(14a) 위에 포토레지스트(16) 패턴을 형성하게 되는데, 상기 사진공정에는 포토레지스트(16)의 식각에 대한 저항성을 증가시키기 위하여 열 또는 빛으로 포토레지스트(16)를 경화시키는 베이크공정이 포함된다.
이어서, 도 2 (c) 를 참조하면, 반도체기판에 건식식각공정을 실시하여 불필요한 다층금속막(14a)을 선택적으로 제거함으로써 금속전극(14b) 패턴을 형성하게 되는데, 상기 건식식각공정은 플라즈마 상태에서 실시된다.
이때, 상기 금속전극(14b)과 상기 포토레지스트(16)의 계면 영역에는 상기 베이크공정과 상기 건식식각공정에서 가해지는 열로 인하여 다층금속막(14a)을 이루는 금 박막은 저온에서 확산계수가 크기 때문에 포토레지스트(16)와 반응하여 폴리머(18)를 형성한다.
이후, 상기 포토레지스트(16)를 제거하게 되는데, 금속전극 표면에 형성된 상기 폴리머(18) 성분은 제거가 되지 않고, 도 2 (d) 에 도시된 바와 같이, 금속전극(14b) 표면에 남게 되어 후속의 다층금속배선공정 등에 악영향을 미치게 된다.
또한, 상기 건식식각공정에서 제거되는 다층금속막(14a)과 포토레지스트(16)가 반응하여 형성된 폴리머(18)가 금속전극들(14b) 사이에 브리지를 형성하는 현상이 일어날 수 있다.
따라서, 종래의 금속막 식각공정은 금속전극의 저항을 증가시키며 각각의 금속전극들을 전기적으로 절연시키기 어려운 문제점이 있었다.
본 발명의 목적은 상기 문제점을 해결하기 위한 것으로서, 금속전극의 표면에 폴리머가 형성되는 것을 방지할 수 있는 반도체 금속막 식각공정을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 금속막 식각공정은, 반도체기판의 층간절연막 상부에 증착된 금속막을 선택적으로 제거하여 금속전극을 형성하는 금속막 식각공정에 있어서, 금속막 상부에 보호막을 형성하는 단계와, 상기 보호막 상부에 사진공정을 실시하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트를 마스크로 사용하여 상기 보호막을 선택적으로 제거하는 단계와, 상기 포토레지스트를 제거하고 상기 보호막을 마스크로 사용하여 상기 금속막을 선택적으로 제거하여 금속전극을 형성하는 단계와, 상기 금속전극 상부의 보호막을 제거하는 단계로 구성됨을 특징으로 한다.
상기 금속막 식각공정에 있어서, 상기 포토레지스트를 마스크로 사용하여 상기 보호막과 상기 금속막을 선택적으로 연속 제거하는 것도 바람직하다.
도 1 의 (a) 내지 (d) 는 본 발명의 금속막 식각공정의 일 실시예를 설명하기 위한 도면.
도 1 (e) 는 본 발명의 다른 실시예를 설명하기 위한 도면.
도 2 의 (a) 내지 (d) 는 종래의 금속막 식각공정을 설명하기 위한 도면.
*도면의 주요 부분에 대한 부호 설명*
10 : 반도체기판12 : 층간절연막
14a : 다층금속막14b : 금속전극
15 : 보호막16 : 포토레지스트
18 : 폴리머
이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 더욱 상세히 설명한다.
도 1 의 (a) 내지 (e) 는 본 발명의 금속막 식각공정의 실시예를 설명하기 위한 도면이다.
먼저 도 1 (a) 를 참조하면, 반도체기판(10)에 일련의 반도체 제조공정을 실시하여 집적회로를 구성하는 반도체소자들(도시되지 않음)을 형성하고 각각의 소자들을 전기적으로 절연하기 위한 HTO, BPSG 등의 층간절연막(12)을 침적한 다음 상기 층간절연막(12)을 선택적으로 제거하여 상기 반도체소자들에 접속하기 위한 콘택홀(도시되지 않음)을 형성한 후 반도체기판 전면에 알루미늄, 구리 등의 금속막을 침적시켜 상기 콘택홀을 채우고 상기 금속막 표면의 산화를 방지하기 위하여 상기 금속막 위에 금 박막을 증착하여 다층금속막(14a)을 형성한 후 상기 다층금속막(14a) 위에 저온산화막, SOG(Spin On Glass) 등의 보호막(15)을 형성하게 된다.
상기 보호막(15)은 다층금속막(14a)이 후속공정으로 도포되는 포토레지스트 안으로 확산되는 것을 방지하기 위한 것으로서, 상기 보호막(15)은 다층금속막(14a)의 온도에 따른 확산 특성에 따라 결정되며 통상의 상압 또는 저압 기상증착방법으로 형성될 경우 그 공정온도가 500。C 이상이 되므로 본 발명에서는 300。C 이하의 저온에서 산화막 형성이 가능한 SOG 막을 제안한다.
그 다음, 반도체기판에 통상의 사진공정을 실시하여 포토레지스트(16) 패턴을 형성하고 통상의 산화막 건식식각공정으로 상기 다층금속막(14a)을 식각 스톱층으로 이용하여 상기 보호막(15)을 선택적으로 제거하여 도 1 (b) 와 같은 구조를 형성한다.
이어서, 상기 포토레지스트(16)를 제거하고, 도 1 (c) 에 도시된 바와 같이, 상기 다층금속막(14a) 상부에 남아 있는 보호막(15)을 마스크로 사용하고 상기 층간절연막(12)을 식각 스톱층으로 사용하여 상기 다층금속막(14a)을 선택적으로 제거하여 금속전극(14b)을 형성한다.
이때, 상기 금속막 제거공정에서는 포토레지스트가 존재하지 않기 때문에 다층금속막(14a)과 포토레지스트의 반응현상이 일어나지 않으므로 폴리머 문제가 배제된다.
상기 공정에 있어서, 상기 보호막(15)과 상기 다층금속막(14a)은 상기 포토레지스트를 마스크로 사용하여, 도 1 (e) 에 도시된 바와 같이, 연속으로 제거하는 것도 바람직하다.
이후, 도 1 (d) 에 도시된 바와 같이, 상기 보호막(15)을 제거하고 후속의 반도체공정으로 반도체장치를 완성하게 된다.
상기와 같이 이루어지는 본 발명의 금속막 식각공정에서는 다층금속막(14a)과 포토레지스트(16) 사이에 보호막(15)이 삽입되어 금속막의 금속성분이 포토레지스트(16)와 반응하는 것이 방지되기 때문에 폴리머 형성이 억제되어 깨끗한 금속전극(14B) 표면을 얻을 수 있으며 금속전극(14B) 간의 절연을 확보할 수 있게 된다.
따라서, 본 발명은 금속전극의 저항을 감소시킬 수 있을 뿐만 아니라 금속전극 간의 절연 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 반도체기판의 층간절연막 상부에 증착된 금속막을 선택적으로 제거하여 금속전극을 형성하는 금속막 식각공정에 있어서, 금속막 상부에 보호막을 형성하는 단계와, 상기 보호막 상부에 사진공정을 실시하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트를 마스크로 사용하여 상기 보호막을 선택적으로 제거하는 단계와, 상기 포토레지스트를 제거하고 상기 보호막을 마스크로 사용하여 상기 금속막을 선택적으로 제거하여 금속전극을 형성하는 단계와, 상기 금속전극 상부의 보호막을 제거하는 단계로 구성됨을 특징으로 하는 금속막 식각공정.
  2. 제 1 항에 있어서, 상기 보호막은 300。C 이하에서 형성되는 저온 산화막 또는 SOG 막인 것을 특징으로 하는 금속막 식각공정.
  3. 반도체기판의 층간절연막 상부에 증착된 금속막을 선택적으로 제거하여 금속전극을 형성하는 금속막 식각공정에 있어서, 금속막 상부에 보호막을 형성하는 단계와, 상기 보호막 상부에 사진공정을 실시하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트를 마스크로 사용하여 상기 보호막과 상기 금속막을 선택적으로 연속 제거하여 금속전극을 형성하는 단계와, 상기 금속전극 상부의 포토레지스트와 보호막을 제거하는 단계로 구성됨을 특징으로 하는 금속막 식각공정.
KR1019960044894A 1996-10-09 1996-10-09 반도체 금속막 식각공정 KR100216730B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044894A KR100216730B1 (ko) 1996-10-09 1996-10-09 반도체 금속막 식각공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044894A KR100216730B1 (ko) 1996-10-09 1996-10-09 반도체 금속막 식각공정

Publications (2)

Publication Number Publication Date
KR19980026459A true KR19980026459A (ko) 1998-07-15
KR100216730B1 KR100216730B1 (ko) 1999-10-01

Family

ID=19476831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044894A KR100216730B1 (ko) 1996-10-09 1996-10-09 반도체 금속막 식각공정

Country Status (1)

Country Link
KR (1) KR100216730B1 (ko)

Also Published As

Publication number Publication date
KR100216730B1 (ko) 1999-10-01

Similar Documents

Publication Publication Date Title
KR900001834B1 (ko) 반도체장치의 제조방법
US7169665B2 (en) Capacitance process by using passivation film scheme
KR100216730B1 (ko) 반도체 금속막 식각공정
KR100478483B1 (ko) 반도체 소자의 제조 방법
JPH10223759A (ja) 半導体装置の多層配線形成方法
KR100290466B1 (ko) 반도체소자의 제조방법
KR100802285B1 (ko) 반도체 소자의 제조 방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100228278B1 (ko) 반도체 장치의 제조 방법
KR100246192B1 (ko) 반도체소자의 금속배선 형성방법
KR920000831B1 (ko) 베리어 금속층을 이용한 반도체 소자의 다층금속층 제조방법
KR0179707B1 (ko) 반도체 장치의 다층 배선구조 및 그 제조방법
KR100226252B1 (ko) 반도체 소자 및 그의 제조방법
KR100405933B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100191709B1 (ko) 미세 콘택홀의 형성방법
JPH0945771A (ja) 半導体集積回路の製造方法
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
KR100407809B1 (ko) 반도체 소자의 제조 방법
JP2828089B2 (ja) 半導体装置の製造方法
JPH06236931A (ja) 配線構造及びその製造方法
JPH06349828A (ja) 集積回路装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
KR20000054967A (ko) 반도체 장치의 콘택홀 형성방법
KR19980038883A (ko) 반도체 소자의 금속 배선 형성방법
KR19990055175A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040601

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee