KR19980015997A - 디지탈 키폰시스템에 있어서 디지탈 트렁크(t1,e1)의 클럭 소스 제어방법 및 회로 - Google Patents

디지탈 키폰시스템에 있어서 디지탈 트렁크(t1,e1)의 클럭 소스 제어방법 및 회로 Download PDF

Info

Publication number
KR19980015997A
KR19980015997A KR1019960035479A KR19960035479A KR19980015997A KR 19980015997 A KR19980015997 A KR 19980015997A KR 1019960035479 A KR1019960035479 A KR 1019960035479A KR 19960035479 A KR19960035479 A KR 19960035479A KR 19980015997 A KR19980015997 A KR 19980015997A
Authority
KR
South Korea
Prior art keywords
buffer
circuit
card
pll
signal
Prior art date
Application number
KR1019960035479A
Other languages
English (en)
Other versions
KR100196569B1 (ko
Inventor
정창래
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960035479A priority Critical patent/KR100196569B1/ko
Publication of KR19980015997A publication Critical patent/KR19980015997A/ko
Application granted granted Critical
Publication of KR100196569B1 publication Critical patent/KR100196569B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M7/00—Arrangements for interconnection between switching centres
    • H04M7/0096—Trunk circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/22—Synchronisation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

하나의 카드로 통일화시키고 딥스위치선택에 의해 카드 id변경으로 클럭변동 조건을 소프트웨어적으로 제어되도록하기위해각부를 제어하는 중앙처리장치(301)와, 상기 중앙처리장치(301)의 제어용 시스템프로그램 및 데이터를 보관하는 ROM(303), RAM(305)와,상기 타임스위치(204) 및 PLL회로(102)와 연결되어 각 신호와 클럭신호를 완충하는 신호선 버퍼회로(307)와, PLL 유.무에 따른 카드 id를 선택하는 카드 id부(309)와,상기 신호선 버퍼회로(307), 카드id부(309)와, 마더보드와 연결되는 연결부(311)로 구성된다.

Description

디지탈 키폰시스템에 있어서 디지탈 트렁크(T1,E1)의 클럭 소스 제어방법 및 회로
본 발명은 디지탈 키폰시스템에 있어서 디지탈 트렁크(T1,E1)의 클럭소스 제어회로에 관한 것으로, 특히 선택스위치에 의한 트렁크 카드의 id변경으로 클럭변동 조건이 소프트 웨어적으로 제어되도록 하는 디지탈 키폰시스템의 디지탈 트렁크 클럭소스 제어 방법및회로에 관한 것이다.
일반적으로 디지탈 키폰시스템에서는 오직하나의 디지탈 트렁크가 실장되도록 설계되어 있다.여기서 클럭발생을 위한 첫 번째방법으로 디지탈 키폰시스템의 T1,E1 하이브리드회로(101)에서 국선측신호로부터 추출한 신호로부터 얻어진 동기신호(8KHZ)에 따라 PLL회로(102)에서 네트워크클럭(FOi,4MHZ)을 발생시킨다. 상기 PLL회로(102)에서 발생된 네트워크클럭(FOi, 4MHZ)은 타임스위치(204)에 제공한다.
두 번째 다른 방법으로 사용자의 요구에 따라 여러장의 디지탈트렁크가 제어시스템에 장착될경우가 있다.이때 각 보드의 PLL회로는 제어가 어렵도록되어 있어 PLL를 통합시켜 마더보드에 실장시켜 왔었다.최근의 디지탈 트렁크에서는 상기 첫 번째와 두 번째 방법을 같이 적용한 T1,E1보드를 사용하는데,제어를 위해 T1,E1를 구분을 필요로 할 때가 있다. 상기 E1,T1보드를 구분하는 방법으로 0저항과 부품실장, 미실장방법을 사용한다.이방법은 상기 두 번째 방법으로 PLL회로의 부품을 사용하지 않고 서로 충돌하는 패턴에 대해 0을 붙이지 않고 개방시키는 방법을 이용한것이다. 그러나 종래의 방법에서 PCB는 동일하지만 조립하는 보드의 종류가 2가지이므로 그에따른 부품실장도 판이하므로 부품이 잘못 실장될 확률이 많으며 이의 원인으로 보드의 이상 동작의 원인되고, 상기 첫 번째 또는 두 번째방법의 사용에 따른 보드의 잘못실장으로 시스템이 다운되는 문제점이 있었다.
따라서 본 발명의 목적은 하나의 카드로 통일화시키고 딥스위치선택에 의해 카드 id변경으로 클럭변동 조건을 소프트웨어적으로 제어되도록하는 방법 및 장치를 제공함에 있다.
도1은 종래의 회로도
도2는 본 발명의 실시에에 따른 회로로
도3은 본 발명의실시예에 제2도의 카드 ID부(309)의 구체회로도
도4는 본 발명의실시예에 따른 흐름도
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
도2도는 본 발명에 따른 시스템도로서 T1,E1 하이브리드회로(101), PLL회로(102), 타임스위치(204), 마더보드연결부(311)를 구비한 디지탈 트렁크카드에 있어서,
상기 타임스위치(204)를 제어하는 중앙처리장치(301)와,
상기 중앙처리장치(301)의 제어용 시스템프로그램 및 데이터를 보관하는 ROM(303), RAM(305)와,
상기 타임스위치(204) 및 PLL회로(102)와 연결되어 각 신호와 클럭신호를 완충하는 신호선 버퍼회로(307)와, PLL 유.무에 따른 카드 id를 선택하는 카드 id부(309)와,
상기 신호선 버퍼회로(307), 카드id부(309)와, 마더보드와 연결되는 연결부(311)로 구성된다.
도3은 도2의 카드 id부(309)의 구체회로로도로서
3-스테이트 버퍼(334)는 게이트단(335)에 의해 인에이블되고 딥스위치(333)의 조작에 의해 PLL 유.무신호(BP1,BP2)를 발생토록 구성되어 있다.
도4는 도2의 신호선 버퍼회로(307)의 구체회로도로서,
도3의 딥스위치(333)의 출력단(BD1)의 상태를 CPU(301)에서 발생되는 클럭에 따라 래치하여 신호의 전송통로를 선택하는 신호를 발생하는 디플립플롭(DF)과,
상기 디플립플롭(DF1)의 출력을 반전하는 인버터(N1)와, 상기 인버터(N1)의 출력에 의해 인에이블되어 4MHZ, T1DET, FOi신호를 연결부(311)로 전달 완충하는 제1버퍼(B1)와,
상기 디플립플롭(DF1)의 출력에 의해 인에이블되어 E8KO, 1.5MHZ, 2MHZ, CLKX를 연결부(311) 또는 타임스위치(204)로 전송토록 완충하는 제2버퍼(B2)로 구성된다.
도5는 본 발명에 따른 흐름도로서,
카드 id를 리드하여 PLL이 있을 때 하이로 세팅하여 제1버퍼를 인에이블하는 제1과정과,
상기 제1과정에서 PLL이 없을 때 로우로 세팅하여 제2버퍼를 인에이블하는 제2과정과,
상기 제1과정에서 제1버퍼를 인에이블 했을 때 4MHZ를 입력하고 T1를 감지하며 FOi를 마더보드로 입력하는 제3과정과,
상기 제2과정에서 제2버퍼를 인에이블 했을 때 1.5MHZ와 클럭(CLKX)을 마더보드로부터 받고, E8KO, 엑티브 신호를 마더보드로 전송하는 제4과정으로 이루어진다.
따라서 본 발명의 구체적 인실시예를 도2.도5를 참조하여 상세히 설명하면,
카드 ID부(309)에서 도3의딥스위치(333)의 선택에 따라 카드의 PLL 유.무가 설정된다. 상기 딥스위치(333)에서 카드ID가 1-2쇼트이면 (BP1) PLL이 있는 것으로 설정되고, 2-3 쇼트이면 (BD2) PLL이 없는 것으로 설정된다. CPU(301)은 도5(5a)과정에서 CPU(301)은 상기 카드ID부(309)의 출력을 읽어들이여 PLL의 유.무를 체킹한다. 상기 CPU(301)에서 BD1, BD2의 입력으로부터 PLL의 유.무가 확인된다. 상기 (5b)과정에서 BD1의 신호가 있으면 PLL이 있는 것으로 신호선 버퍼회로(307)에 하이를 인가되도록 세팅하고, BD2의 신호가 있으면 PLL이 없는 것으로 신호선 버퍼회로(307)에 로우를 인가되도록 세팅한다.
상기 신호선 버퍼회로(307)는 도4의 도시와 같이 CPU(301)의 디플립플롭(DF1)의 데이터단(D)의 하이 또는 로우의 세팅에 따라 클럭단(CNT)의 클럭으로 출력단(Q)으로 하이 또는 로우를 출력한다.상기 출력단(Q1)이 하이일시 인버터(N1)의 출력은 로우가 되어 제1버퍼(B1)가 인에이블 되므로 (5d) 4MHZ T1DET, FOi신호를 완충하여 연결부(311)를 통해 마더보드로 전송한다(5e), 그리고 디플립플롭(DF2)의 출력단(D)의 출력이 로우일시 제2버퍼(B2)를 인에이블하여 (5g) E8KO, 1.5MHZ, 2MHZ, CLKX를 완충하여 연결부(311), 타임스위치(204)로 제공하는데(5d), 1.5MHZ와 클럭(CLKX)를 연결부(311)를 통해 마더보드로 부터 받고, E8KO, 엑티브 신호를 연결부(311)를 통해 마더보드로 전송한다.
상술한 바와같이 단일보드 마더보드 변경에 따른 생산공정이 단순화되어지고 부품실장 변경을 없앨수 있으며, 소프트웨어 변경 없이 다양한 시스템을 구축하는 이점이 있다.

Claims (4)

  1. T1,E1 하이브리드회로(101), PLL회로(102), 타임스위치(204), 마더보드연결부(311)를 구비한 디지탈 트렁크카드에 있어서,
    상기 타임스위치(204)를 제어하는 중앙처리장치(301)와,
    상기 중앙처리장치(301)의 제어용 시스템프로그램 및 데이터를 보관하는 ROM(303), RAM(305)와,
    상기 타임스위치(204) 및 PLL회로(102)와 연결되어 각 신호와 클럭신호를 완충하는 신호선 버퍼회로(307)와,
    상기 PLL 유.무에 따른 카드 id를 선택하는 카드 id부(309)와,
    상기 신호선 버퍼회로(307), 카드id부(309)와, 마더보드와 연결되는 연결부(311)로 구성됨을 특징으로 하는 회로.
  2. 제1항에 있어서,
    카드 id부(309)는 게이트단(331)에 의해 인에이블되고 딥스위치(333)의 조작에 의해 PLL 유.무신호(BP1,BP2)를 발생토록 3-스테이트 버퍼(334)로 구성됨을 특징으로 하는 디지탈 키폰시스템에 있어서 디지탈 트렁크의 클럭 소스제어회로.
  3. 제1항에 있어서.
    신호선버퍼회로(307)는 상기딥스위치(333)의 출력단(BD1)의 상태를 CPU(301)에서 발생되는 클럭에 따라 래치하여 신호의 전송통로를 선택하는 신호를 발생하는 디플립플롭(DF)과,
    상기 디플립플롭(DF1)의 출력을 반전하는 인버터(N1)와, 상기 인버터(N1)의 출력에 의해 인에이블되어 4MHZ, T1DET, FOi신호를 연결부(311)로 전달 완충하는 제1버퍼(B1)와,
    상기 디플립플롭(DF1)의 출력에 의해 인에이블되어 EKO, 1.5MHZ, 2MHZ, CLKX를 연결부(311) 또는 타임스위치(204)로 전송토록 완충하는 제2버퍼(B2)로 구성됨을 특징으로 하는 회로.
  4. 디지탈키폰시스템의 클럭소스제어방법에 있어서
    카드 id를 리드하여 PLL이 있을 때 하이로 세팅하여 제1버퍼를 인에이블하는 제1과정과,
    상기 제1과정에서 PLL이 없을 때 로우로 세팅하여 제2버퍼를 인에이블하는 제2과정과,
    상기 제1과정에서 제1버퍼를 인에이블 했을 때 4MHZ를 입력하고 T1를 감지하며 FOi를 마더보드로 입력하는 제3과정과,
    상기 제2과정에서 제2버퍼를 인에이블 했을 때 1.5MHZ와 클럭(CLKX)을 마더보드로부터 받고, E8KO, 엑티브 신호를 마더보드로 전송하는 제4과정으로 이루어짐을 특징으로 하는 방법.
KR1019960035479A 1996-08-24 1996-08-24 디지탈 키폰시스템에 있어서 디지탈 트렁크(t1,e1)의 클럭 소스 제어방법 및회로 KR100196569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960035479A KR100196569B1 (ko) 1996-08-24 1996-08-24 디지탈 키폰시스템에 있어서 디지탈 트렁크(t1,e1)의 클럭 소스 제어방법 및회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960035479A KR100196569B1 (ko) 1996-08-24 1996-08-24 디지탈 키폰시스템에 있어서 디지탈 트렁크(t1,e1)의 클럭 소스 제어방법 및회로

Publications (2)

Publication Number Publication Date
KR19980015997A true KR19980015997A (ko) 1998-05-25
KR100196569B1 KR100196569B1 (ko) 1999-06-15

Family

ID=19470767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035479A KR100196569B1 (ko) 1996-08-24 1996-08-24 디지탈 키폰시스템에 있어서 디지탈 트렁크(t1,e1)의 클럭 소스 제어방법 및회로

Country Status (1)

Country Link
KR (1) KR100196569B1 (ko)

Also Published As

Publication number Publication date
KR100196569B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JPH11154937A (ja) データ伝送装置
US5274677A (en) Clock distribution system
KR19980015997A (ko) 디지탈 키폰시스템에 있어서 디지탈 트렁크(t1,e1)의 클럭 소스 제어방법 및 회로
JP2001077880A (ja) 電子機器のモジュール
KR930000452B1 (ko) 비동기 펄스 파형의 동기화 회로
CN115687197B (zh) 数据接收模块、数据接收方法、电路、芯片及相关设备
US6397342B1 (en) Device with a clock output circuit
KR100734521B1 (ko) 시스템 온 칩을 위한 ｉｐ 모듈
EP0166220A2 (en) Digital data processing device with address allocation means
US7180935B2 (en) System and method for compensating for delay time fluctuations
KR100242706B1 (ko) 전전자 교환기에서 중계선 클럭 수용 장치
EP1271968A3 (en) Distributed scalable storage fabric architectur using network interfacing for data input
JP2002232402A (ja) クロック信号の自動位相反転回路
KR100369685B1 (ko) 교환기의 기준클럭 동기 장치 및 그 방법
US6067630A (en) Signal processor
KR920004415B1 (ko) 데이타 전송회로 및 방법
KR970006410B1 (ko) 핸드 쉐이킹방법을 이용한 어레이 프로세서간의 데이타 통신회로
JP2560558B2 (ja) パッケージ誤実装時の排他制御方式
KR0132148B1 (ko) 부가통신시스템의 기본 클럭 발생 및 수신을 위한 장치와 그 방법
KR920005877B1 (ko) 시스템 프레임 신호 동기회로 및 제어방법
MX2007002534A (es) Metodo para la configuracion dinamica de un sistema electronico con senales variables de entrada y de salida.
US20030131275A1 (en) Microcontroller and system having a clock generator
KR20010053924A (ko) 이중화시스템에서의 동기신호생성장치
JPH0537588A (ja) 通信装置
KR20020084966A (ko) 우선 순위를 갖는 동기화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080108

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee