KR19980015971A - 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법 - Google Patents
플래시 불휘발성 반도체 메모리 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR19980015971A KR19980015971A KR1019960035453A KR19960035453A KR19980015971A KR 19980015971 A KR19980015971 A KR 19980015971A KR 1019960035453 A KR1019960035453 A KR 1019960035453A KR 19960035453 A KR19960035453 A KR 19960035453A KR 19980015971 A KR19980015971 A KR 19980015971A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- film
- peripheral circuit
- oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims abstract description 59
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 230000001788 irregular Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 2
- 230000003471 anti-radiation Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 238000001459 lithography Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000002265 prevention Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical class [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical group 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
제 1도전형의 반도체 기판에 채널에 의해 이격되는 제 2도전형의 소오스와 드레인영역과 상기 기판전면에 형성되어 플로팅게이트층을 절연시키기 위한 터널산화막과, 상기 플로팅게이트층 상에 형성되어 콘트롤게이트층을 절연시키기 위한 다층층간절연막과 그 다층층간절연막 상에 형성된 상기 콘트롤게이트층을 가지는 셀어레이영역과, 제 2도전형의 반도체 기판에 채널에 의해 이격되는 제 1도전형의 소오스와 드레인영역과 상기 기판전면에 형성되어 게이트층을 절연시키기 위한 게이트산화막과 그 게이트산화막상에 형성된 상기 게이트층을 가지는 주변회로영역을 포함하는 플래시 불휘발성 반도체 메모리 장치에 있어서, 상기 주변회로영역의 게이트층의 포토리소그래피시에 패턴균일성을 향상시키기 위하여, 상기 주변회로영역의 게이트층과 옥사이드 마스크층 사이에 반사방지막을 가짐으로서 그 방사방지막에 의해 셀어레이와 주변회로영역의 게이트 패턴닝을 2번에 걸쳐 진행하여도 노광시 빛의 난반사로 인한 로딩현상을 방지하고 노칭현상 및 낵킹현상 또한 방지할 수 있는 효과가 있다.
Description
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로, 특히 주변회로영역과 셀어레이영역을 가지는 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법에 관한 것이다.
일반적으로, 디지털 컴퓨터 시스템의 신뢰성 및 향상된 성능에 대한 요구에 따라 마그네틱 플로피 디스켓 드라이브와 같은 기존의 불휘발성 데이타 저장소자들이 대체될 수 있는 고용량 및 고집적화, 저전압을 이용하는 불휘발성 반도체 메모리 장치의 개발이 진행되어 오고 있다. 이에, 이러한 불휘발성 반도체 메모리 장치도 고집적화, 고성능화, 미세 패턴을 형성하기 위해서는 즉, 고집적화를 위해서는 트랜지스터 셀 게이트폭을 감소해야만 하며, 또한, 소자의 성능특성을 향상시키기 위해서는 저저항 게이트전극과 셀 채널의 전류증가를 위해 게이트산화막의 두께를 최소화하여야 한다. 이러한 저저항 게이트전극의 물질로서 메탈 실리사이드 화합물이 대두되고 있다. 이러한 메탈 실리사이드는 그 하부층의 폴리실리콘과 함께 통상 폴리사이드라 칭한다. 즉, 폴리사이드는 폴리실리콘과 함께 화합된 희토류금속 텅스텐, 탄탈륨, 티타늄, 몰리브덴등이다. 이러한 폴리사이드는 기존의 도핑된 게이트 폴리실리콘에 비해 수십배의 낮은 저항값을 가진다. 하기에 설명할 본 발명도 이러한 폴리사이드를 이용한다.
도 1 부터 도 4는 종래 기술의 일실시예에 따른 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법을 보인 도면이다. 도 1부터 차례로 설명하자면, 인용부호 100은 플래시 이이피롬 반도체 메모리 장치의 셀어레이영역이며, 200은 주변회로영역이다. 셀어레이영역 100의 제 1도전형의 반도체 기판 2상에 터널산화막 4와, 제 1도전층의 폴리실리콘 6과, 화학증착방법에 의한 산화막/질화막/산화막으로 구성된 다층층간절연막 5를 차례로 형성한다. 이때, 주변회로영역 200은 제 2도전형의 반도체 기판 2에 상기 셀어레이영역 100 제조시 함께 형성된 상기 폴리실리콘 6과 터널산화막 4를 제거하고 다시 기판 2상에 게이트산화막 4을 형성한다. 이어, 셀어레이영역 100 및 주변회로영역 200의 기판 2의 다층층간절연막 5상과 게이트산화막 4상에 상술한 바와 같은 폴리사이드 8층을 형성한다. 이러한 폴리사이드층 8 형성공정은 공지된 사항이라 자세한 설명은 생략한다. 한편, 상기 폴리사이드층 8을 선택적으로 에칭하여 게이트패턴을 형성하고자 상기 영역 100, 200전면에 0.1∼0.3㎛두께의 옥사이드층을 형성한다. 그리고, 셀어레이영역 100을 포토공정으로 통하여 상기 옥사이드를 패턴하여 각각의 옥사이드 마스크 10a를 형성한다. 이는 상대적으로 밀집된 정도가 큰 셀어레영역 100의 로딩현상을 최소화하기 위하여 애스팩트 비를 최소화 하고자 이러한 옥사이드 마스크를 이용한다. 즉, 1.0∼1.2㎛두께의 포토레지스트를 사용함에 비해 폭대 비의 높이를 줄이는 얇은 층은 옥사이드를 사용한다. 도 2는 플라즈마 에천트를 사용하여 셀어레이영역 100의 각각의 폴리사이드 게이트패턴을 형성한다. 즉, 터널산화막 4상에 플로팅게이트 6a와, 다층층간절연막 5와 콘트롤게이트 8a를 형성한다. 도 3은 형성된 셀어레이영역 100의 게이트패턴을 보호코자 셀어레이영역 100을 포토레지스트 16으로 완전히 코팅하고 주변회로영역 200의 옥사이드층 10상에 선택적 에칭을 통한 포토레지스트 16a를 형성하고 그 포토레지스트 16a를 마스크로 에칭하여 도 4와 같은 게이트패턴을 형성한다. 하지만, 이러한 포토레지스트 16를 이용한 이러한 포토리소그래피 공정을 통한 주변회로영역 200의 게이트패턴은 동일한 사이즈로 설계되었음에도 불구하고 활성화영역상에 형성된 게이트와 필드산화막 12상에 형성된 게이트의 폭이 각기 상이하게 형성되는 문제점이 있다. 이는 포토 공정으로 인한 폴리사이드층 8의 패턴시 로딩현상에 의하여 노광시 빛의 난반사로 인한 노칭(notching)현상 때문이며, 이러한 노칭현상이 지나칠 경우 소자가 끊어지는 낵킹(necking)현상도 유발되는 문제점이 있다.
따라서, 상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 주변회로영역의 게이트층의 포토리소그래피시에 패턴균일성을 향상시키기 위한 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 포토에칭공정시에 빛의 난반사로 인한 노칭 및 낵킹현상을 방지하기 위한 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법을 제공함에 있다.
도 1 부터 도 4는 종래 기술의 일실시예에 따른 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법을 보인 도면.
도 5 부터 도 8은 본 발명의 일실시예에 따른 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법을 보인 도면.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 5 부터 도 8은 본 발명의 일실시예에 따른 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법을 보인 도면이다. 각각의 도면을 차례로 참조하자면, 인용부호 100의 셀어레이영역 100과 주변회로영역 200의 반도체 기판 2전면에 산화막을 열성장하여 터널산화막 4을 형성하고 그 상에 차례로 제 1도전층 6(폴리실리콘층)과 다층층간절연막 5를 형성한다. 이때, 상기 주변회로영역 200에 형성된 상기 제 1도전층 6과 다층층간절연막 5과 터널산화막 4을 제거한다. 그리고, 상기 주변회로영역 200의 기판 2상에 게이트산화막 4를 형성하고, 상기 셀어레이영역 100의 상기 다층층간절연막 5상과 상기 게이트산화막 4상에 폴리사이드층 8을 통상의 실리사이드 공정을 통하여 형성하고, 그 폴리사이드층 8 상에 게이트 패턴닝시의 노광의 난반사를 방지하기 위하여 반사방지막 18을 형성한다. 이 방사방지막 18은 통상의 옥시나이트라이드막을 이용한다. 그 반사방지막 18상에 옥사이드층 10을 형성한후 패턴닝하여 각각의 옥사이드마스크 10a를 상기 셀어레이영역 100상에 형성하고 선택적 에칭하여 각각의 게이트층을 형성한다. 따라서, 도 6에서 처럼 그 게이트층은 통상의 플로팅게이트 6a 와 CVD산화막/질화막/CVD산화막의 3중층의 다층층간절연막 5과 콘트롤게이트 8a를 가진다. 폴리실리콘의 제 1도전층 6은 패턴닝되어 상기 플로팅게이트 6a가 되며 상술한 폴리사이드층 8은 패턴닝되어 상기 콘트롤게이트 8a가 된다. 그리고, 각각의 콘트롤게이트 8a상에는 방사방지막 18a과 그의 상에는 옥사이드마스크 10a가 잔존한다. 도 7은 이에, 상기 주변회로영역상에 형성된 옥사이드층 상에 포토레지스트층 16을 형성하고 패턴닝하여 각각의 마스크 16a를 이용 선택적 에칭하여 각각의 게이트층을 도 8에서 처럼 형성한다. 즉, 게이트산화막 4상에 게이트층 8b와 방사방지막 18b와 옥사이드마스크 10b가 잔존한다. 상기 반사방지막 18로 인하여 주변회로영역 200의 게이트패턴시 노광의 하부층 즉 폴리사이드층 8의 난반사를 방지한다.
상기한 바와 같은 본 발명을 따르면, 종래에 이용하는 방사방지막을 플래시 불휘발성 반도체 메모리 장치의 제조에 이용한다. 즉, 주변회로영역 200의 옥사이드마스크 10b와 폴리사이드층 8b 사이에 방사방지막을 형성하여 게이트 패턴닝함으로서 셀어레이 건식식각후 추가 공정없이 주변회로의 노광시 빛의 난반사로 인한 로딩현상을 방지하고 노칭현상 및 낵킹현상 또한 방지할 수 있는 효과가 있다.
Claims (4)
- 제 1도전형의 반도체 기판에 채널에 의해 이격되는 제 1 소오스와 드레인영역과 상기 기판전면에 형성되어 플로팅게이트층을 절연시키기 위한 터널산화막과, 상기 플로팅게이트층 상에 형성되어 콘트롤게이트층을 절연시기 위한 다층층간절연막과 그 다층층간절연막 상에 형성된 상기 콘트롤게이트층을 가지는 셀어레이영역과, 상기 반도체 기판에 채널에 의해 이격되는 제 2 소오스와 드레인영역과 상기 기판전면에 형성되어 게이트층을 절연시키기 위한 게이트산화막과 그 게이트산화막상에 형성된 상기 게이트층을 가지는 주변회로영역을 포함하는 플래시 불휘발성 반도체 메모리 장치에 있어서:상기 주변회로영역의 게이트층의 포토리소그래피시에 패턴균일성을 향상시키기 위하여, 상기 주변회로영역의 게이트층과 옥사이드 마스크층 사이에 반사방지막을 가짐을 특징으로 하는 플래시 불휘발성 반도체 메모리 장치.
- 제 1항에 있어서; 상기 반사방지막은,옥시나이트라이드막임을 특징으로 하는 플래시 불휘발성 반도체 메모리 장치.
- 반도체 기판상에 형성된 셀어레이영역과 주변회로영역을 가지며, 그 주변회로영역의 게이트층 형성을 위한 포토리소그래피시에 그 게이트층 패턴을 균일하게 형성하고 노광시 발생하는 노칭현상을 방지하기 위한 플래시 불휘발성 반도체 메모리 장치의 제조방법에 있어서:상기 기판 전면에 산화막을 열성장하여 터널산화막을 형성하고 그 상에 차례로 제 1도전층과 다층층간절연막을 형성하고 상기 주변회로영역에 형성된 상기 제 1도전층과 다층층간절연막과 터널산화막을 제거하는 제 1과정과;상기 주변회로영역의 기판상에 게이트산화막을 형성하고, 상기 셀어레이영역의 상기 다층층간절연막 상과 상기 게이트산화막 상에 폴리사이드층을 형성하고, 그 폴리사이드층 상에 게이트 패턴닝시의 노광의 난반사를 방지하기 위하여 반사방지막을 형성하는 제 2과정과;상기 반사방지막 상에 옥사이드층을 형성한후 패턴닝하여 옥사이드마스크를 상기 셀어레이영역상에 형성하고 선택적 에칭하여 각각의 게이트층을 형성하고, 상기 주변회로영역상에 형성된 옥사이드층 상에 포토레지스트층을 이용 선택적 에칭하여 각각의 게이트층을 형성하는 제 3과정을 포함함을 특징으로 하는 플래시 불휘발성 반도체 메모리 장치의 제조방법.
- 제 4항에 있어서; 상기 반사방지막은,옥시나이트라이드막임을 특징으로 하는 플래시 불휘발성 반도체 메모리 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960035453A KR0182974B1 (ko) | 1996-08-24 | 1996-08-24 | 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960035453A KR0182974B1 (ko) | 1996-08-24 | 1996-08-24 | 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015971A true KR19980015971A (ko) | 1998-05-25 |
| KR0182974B1 KR0182974B1 (ko) | 1999-03-20 |
Family
ID=19470744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960035453A KR0182974B1 (ko) | 1996-08-24 | 1996-08-24 | 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182974B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415084B1 (ko) * | 2001-06-15 | 2004-01-13 | 주식회사 하이닉스반도체 | 플레쉬 메모리소자의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6235587B1 (en) * | 1999-10-13 | 2001-05-22 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device with reduced arc loss in peripheral circuitry region |
-
1996
- 1996-08-24 KR KR1019960035453A patent/KR0182974B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415084B1 (ko) * | 2001-06-15 | 2004-01-13 | 주식회사 하이닉스반도체 | 플레쉬 메모리소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0182974B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7455956B2 (en) | Method to align mask patterns | |
| KR100239459B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| JP2015122516A (ja) | ピッチマルチプリケーションされた材料のループの一部分を分離するための方法およびその関連構造 | |
| CN101772832A (zh) | 包括紧密间距触点的半导体结构及其形成方法 | |
| KR0136528B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| KR100415518B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100919342B1 (ko) | 반도체 소자의 제조 방법 | |
| US8084366B2 (en) | Modified DARC stack for resist patterning | |
| US6110779A (en) | Method and structure of etching a memory cell polysilicon gate layer using resist mask and etched silicon oxynitride | |
| EP0859400A2 (en) | Improvements in or relating to integrated circuits | |
| KR20000008402A (ko) | 반도체 장치의 자기정렬 콘택 형성 방법 | |
| US6376292B1 (en) | Self-aligning photolithography and method of fabricating semiconductor device using the same | |
| KR0182974B1 (ko) | 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법 | |
| KR100555485B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20020049929A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20010065285A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100543637B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR100330716B1 (ko) | 도전층 패턴과 그 하부 콘택홀 간의 얼라인먼트 마진을개선할수 있는 반도체 장치의 패턴 레이아웃 구조 | |
| KR100265853B1 (ko) | 반도체소자제조방법 | |
| KR100314731B1 (ko) | 멀티비트플래쉬메모리장치의제조방법 | |
| KR0167608B1 (ko) | 롬의 게이트 전극 제조 방법 | |
| KR950006342B1 (ko) | 배선막구조 및 그 제조방법 | |
| KR0165374B1 (ko) | 반도체장치의 게이트전극 형성방법 | |
| KR0179295B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |