KR19980015757A - 반도체 장치의 콘택홀 매립방법 - Google Patents

Abstract

본 발명은 반도체 장치의 콘택홀을 매립시키기 위한 방법에 관하여 기재하고 있다. 이는, 반도체 기판상의 층간 절연막에 상이한 선폭 크기를 갖는 적어도 2개의 콘택홀을 형성시키는 단계와, 상기 결과물상에 도전 물질을 소정 두께로 증착시켜서 도전층을 형성시키는 단계와, 리플로우 공정에 의하여 상대적으로 큰 선폭 크기를 갖는 콘택홀을 매립시키고 상대적으로 작은 선폭 크기를 갖는 콘택홀에 브리지를 형성시키는 단계와, 고압 스퍼터링 공정에 의하여 상대적으로 작은 선폭 크기를 갖는 콘택홀을 매립시키는 단계로 이루어진다. 따라서, 본 발명에 따르면, 상이한 선폭 크기를 갖는 다수의 콘택홀은 리플로우 공정 및 고압 스퍼터링 공정에 의하여 도전성 물질로 매립시킴으로서 반도체 장치의 성능 및 신뢰도를 향상시킨다.

Description

반도체 장치의 콘택홀 매립 방법

본 발명은 반도체 장치의 콘택홀을 매립시키기 위한 방법에 관한 것으로, 상이한 크기를 갖는 복수개의 콘택홀을 매립시키기 위한 방법에 관한 것이다.

일반적으로, 반도체 장치의 집적도가 증가됨에 따라 반도체 메모리 장치의 경우 단위셀이 차지하는 면적이 점차적으로 축소되므로 결과적으로 칩내에 콘택홀을 형성시킬 수 있는 영역의 감소가 심각해지고 또한 서브 도전층으로 작용하는 게이트 전극, 비트 라인 전극, 커패시터의 스토리지 전극 또는 플레이트 전극 등과 같은 메탈 배선사이의 층간 전기적 절연을 위한 다층의 절연막의 높이가 상대적으로 증가하므로 이러한 절연막에 메탈 콘택홀을 형성하는 경우에 이러한 콘택홀의 종횡비도 상대적으로 증가한다.

한편, 칩내에 콘택홀을 형성시킬 수 있는 영역이 감소되고 또한 콘택홀의 종횡비(Aspect Ratio)가 증가하는 결과를 파생시키므로 이러한 콘택홀을 매립시키기 위하여 selective-W, blanket-W, 레이저-리플로우, 고온 증착 및 알루미늄 리플로우 공정 등이 있다. 최근에는 LTS(long throw sputtering)과 고압 리플로우 공정이 사용되고 있다.

여기에서, 상기 LTS에 있어서, 타케트와 웨이퍼 거리를 증가시켜 초기 스텁 커버리지 향상을 통하여 매립 능력의 향상을 꾀하고 있으나 증착 속도의 저하와 중심에서 에지 영역의 콘택홀에서 비대칭으로 인하여 공공(void) 형성 가능성이 높고 단차 4이상의 콘택홀에서 매립 능력의 한계가 나타난다. 한편, 상기 고압 플로우 공정에 있어서, 형성되어진 콘택홀에 알루미늄을 증착시킨 후 약 400℃ 정도의 온도로 유지된 챔버내에서 600MPa의 고압을 가하여 단차 10이상의 콘택홀을 매립시키는 공정으로서 이 공정의 특징은 고온, 고압의 챔버가 사용된다는 것 뿐만 아니라 알루미늄의 즈악 단계에서 브리지가 형성되어야만 후고 고압 공정에서 콘택홀이 매립될 수 있다는 것이다.

따라서 이러한 고압 플로우 공정은 콘택홀의 선폭 크기가 상대적으로 작은 것을 요구하는 반면에 상대적으로 큰 선폭 크기를 갖는 콘택홀에서 브리지가 형성되지 않으므로 상기 고압 플로우 공정을 적용시킨다는 것이 부적절하다는 문제점을 야기시킨다.

따라서, 상기된 바와 같은 종래의 문제점을 해소시키기 위한 본 발명의 기술적 과제는 반도체 기판상에 형성되는 콘택홀의 선폭 크기가 상이한 값을 갖는 경우에 이러한 콘택홀을 매립시킬 수 있는 반도체 장치의 콘택홀 매립 방법을 제공하는 데 있다.

도 1 내지 도 4는 본 발명의 실시예에 따라서 상이한 크기를 갖는 콘택홀을 도전성 물질로 매립시키는 방법을 순차적으로 나타낸 단면도.

* 도면의 주요 부분에 대한 부호 설명 *

110. 반도체 기판120. 층간 절연막

130. 도전층CH₁,CH₂. 콘택홀

상기된 기술적 과제를 달성하기 위하여, 본 발명은, 반도체 기판상의 층간 절연막에 상이한 선폭 크기를 갖는 다수의 콘택홀을 형성시키는 단계와, 상기 결과알루미늄 리플로우 공정에 의하여 상대적으로 작은 선폭 크기를 갖는 콘택홀에 브리지를 형성시키고 상대적으로 큰 선폭 크기를 갖는 콘택홀을 매립시키는 단계와, 고압 리플로우 공정에 의하여 브리지가 형성된 상대적으로 작은 선폭 크기의 콘택홀을 매립시키는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법을 제공한다.

본 발명의 일실시예에 따르면, 상기 도전성 물질은 알루미늄으로 이루어져 있는 것을 특징으로 한다.

본 발명의 일실시예에 따르면, 상기 도전성 물질은 2000Å 정도의 두께로 증착되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.

도 1 내지 도 4는 본 발명의 일실시예에 따라서 콘택홀을 매립시키는 방법을 순차적으로 도시한 단면도이다.

즉, 본 발명에 따른 반도체 장치의 콘택홀 매립 방법은 반도체 기판(110)상의 층간 절연막(120)에 상이한 선폭 크기를 갖는 다수의 콘택홀(CH₁,CH₂)을 형성시키는 단계와, 상기 결과물상에 도전성 물질을 소정 두께로 증착시켜서 도전층(130)을 형성시키는 단계와, 알루미늄 리플로우 공정에 의하여 상대적으로 작은 선폭 크기를 갖는 콘택홀(CH₁)에 브리지를 형성시키고 상대적으로 큰 선폭 크기를 갖는 콘택홀(CH₂)을 매립시키는 단계와, 고압 리플로우 공정에 의하여 브리지가 형성된 상대적으로 작은 선폭 크기의 콘택홀(CH₁)을 매립시키는 단계로 이루어진다.

먼저, 층간 절연막(120)에 다수의 콘택홀이 형성된 것을 단면 도시한 도 1을 참조하면, 국부 산화 공정(LOCOS) 또는 트렌치를 이용한 소자 분리 영역 형성 공정 등에 의하여 반도체 기판(110)상에 형성되는 필드 산화막에 의해서 한정된 활성 영역상에 게이트 전극 및 드레인 영역/소오스 영역으로 이루어진 트랜지스터와 같은 단일 소자를 형성시킨다. 이 후에 상기된 바와 같은 단일 소자가 형성된 결과물상에 BPSG, PSG, 또는 USG 등과 같은 절연 물질을 화학 기상 증착(CVD) 공정 등에 의하여 소정 두께로 증착시켜서 층간 절연막(120)을 형성시킨다.

사진 식각 공정 등에 의하여 형성되는 마스크를 통하여 노출되는 상기 층간 절연막(120)의 일부를 반응성 이온 식각(RIE) 공정과 같이 이방성 식각 특성이 양호한 건식 식각 공정에 의하여 제거한다. 즉, 상기 건식 식각 공정의 결과 상기 반도체 기판(110)의 활성 영역의 일부 또는 게이트 전극을 노출시키는 다수의 콘택홀(CH₁,CH₂)을 형성시킨다. 이때, 상기 층간 절연막(120)에 형성되는 다수의 콘택홀(CH₁,CH₂)은 상이한 선폭 크기를 갖는다.

한편, 다수의 콘택홀이 형성된 결과물상에 도전층(130)이 형성되는 것을 단면 도시한 도 2를 참조하면, 상기 결과물상에 스퍼터링 증착 공정 예를 들면 DC 마그네트론 스퍼터링 증착 공정 또는 플라즈마 증착 공정 등과 같은 진공 증착 공정에 의하여 도전성 물질 예를 들면, 알루미늄, 텅스텐, 또는 구리를 소정 두께 예를 들면, 약 2000Å 정도의 두께로 증착시켜서 도전층(130)을 형성시킨다. 이때, 상기 도전층(130)은 상기 층간 절연막(120)의 표면 뿐만 아니라 상기 층간 절연막(120)에 형성된 다수의 콘택홀(CH₁,CH₂)의 노출 표면을 따라서 균일한 두께로 형성된다.

이 후에, 상대적으로 작은 선폭 크기를 갖는 콘택홀(CH₁)의 상부에 브리지가 형성되고 상대적으로 큰 선폭 크기를 갖는 콘택홀(CH₂)을 도전성 물질로 매립시키는 것을 단면 도시한 도 3을 참조하면, 상기된 바와 같이 소정 두께의 도전층(130)이 형성된 결과물을 리플로우 공정 처리 특히 알루미늄 리플로우 공정 처리를 한다. 한편, 상기 알루미늄 리플로우 공정에 따르면, 상대적으로 저온에서 증착된 알루미늄을 약 400℃ 정도의 고온에서 리플로우시킴으로서 콘택홀의 상부에 증착된 알루미늄 원자들이 콘택홀의 하부로 이동하며 그 결과 메탈 콘택을 형성시킨다. 이때, 상대적으로 큰 선폭 크기를 갖는 콘택홀(CH₂)은 상기 리플로우 공정에 의하여 도전성 물질 특히 알루미늄으로 매립되는 반면에 상대적으로 작은 선폭 크기를 갖는 콘택홀(CH₁)은 상기 리플로우 공정에 의하여 상기 콘택홀(CH₁)의 상부에 증착된 알루미늄 원자들이 상기 콘택홀(CH₁)의 하부로 이동하기 전에 서로 접촉되어서 상기 콘택홀(CH₁)의 상부를 봉쇄시키는 브리지(bridge)를 형성시키고 그 결과 형성되는 메탈 콘택의 내부에 소정 크기의 보이드가 형성된다.

한편, 상대적으로 작은 선폭 크기를 갖는 콘택홀(CH₁)을 매립시키는 것을 단면 도시한 도 4를 참조하면, 상기 리플로우 공정 결과 형성된 결과물을 약 600MPa 정도의 고압으로 유지된 챔버에 장착시킨 후 고압 스퍼터링 공정에 의하여 상대적으로 작은 선폭 크기를 갖는 콘택홀(CH₁)을 도전성 물질로 매립시킨다.

이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명의 당업자는 첨부된 청구 범위에 기재된 본 발명의 요지 및 사상을 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.

따라서, 본 발명에 따르면, 상이한 선폭 크기를 갖는 다수의 콘택홀은 리플로우 공정 및 고압 스퍼터링 공정에 의하여 도전성 물질로 매립시킴으로서 반도체 장치의 성능 및 신뢰도를 향상시킨다.

Claims (3)

1. 반도체 장치의 콘택홀을 매립시키는 방법에 있어서,

   반도체 기판상의 층간 절연막에 상이한 선폭 크기를 갖는 다수의 콘택홀을 형성시키는 단계와,

   상기 결과물상에 도전성 물질을 소정 두께로 증착시켜서 도전층을 형성시키는 단계와,

   알루미늄 리플로우 공정에 의하여 상대적으로 작은 선폭 크기를 갖는 콘택홀의 상부에 브리지를 형성시키고 상대적으로 큰 선폭 크기를 갖는 콘택홀을 매립시키는 단계와,

   고압 스퍼터링 공정에 의하여 브리지가 형성된 상대적으로 작은 선폭 크기의 콘택홀을 매립시키는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법.
2. 제1항에 있어서, 상기 도전층은,

   DC 마그네트론 스퍼터링 증착 공정에 의하여 형성되는 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법.
3. 제2항에 있어서, 상기 도전층은,

   2000Å의 두께로 형성되는 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법.