KR19980013965A - 반도체 소자의 번인(burn-in)검사장치 - Google Patents

반도체 소자의 번인(burn-in)검사장치 Download PDF

Info

Publication number
KR19980013965A
KR19980013965A KR1019960032702A KR19960032702A KR19980013965A KR 19980013965 A KR19980013965 A KR 19980013965A KR 1019960032702 A KR1019960032702 A KR 1019960032702A KR 19960032702 A KR19960032702 A KR 19960032702A KR 19980013965 A KR19980013965 A KR 19980013965A
Authority
KR
South Korea
Prior art keywords
burn
word line
decoder
test
output
Prior art date
Application number
KR1019960032702A
Other languages
English (en)
Other versions
KR100202671B1 (ko
Inventor
김태형
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960032702A priority Critical patent/KR100202671B1/ko
Priority to US08/905,955 priority patent/US5802001A/en
Priority to JP9211866A priority patent/JP2841065B2/ja
Publication of KR19980013965A publication Critical patent/KR19980013965A/ko
Application granted granted Critical
Publication of KR100202671B1 publication Critical patent/KR100202671B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 반도체 소자의 번인(burn-in) 검사장치는, 내부 또는 외부 어드레스가 입력되면 이를 디코딩하기 위한 로우어드레스 프리 디코더와 워드라인을 구동하기 위한 워드라인 구동부 사이에 번인 플래그 인가시에만 상기 로우 어드레스 프리 디코더의 출력을 다시 디코딩한 후디코딩 결과에 의해 선택된 워드라인이 다음 신호에 의해 다른 워드라인이 선택되어도 계속 인에이블 되도록 래치하기 위한 래치형 디코더를 언결하여 구성되며, 모든 워드라인을 거의 1분정도의 시간안에 순차적으로 인에이블시킨 후 그 상태를 번인 검사완료시까지 래치시킴으로써 모든 워드라인을 한꺼번에 인에이블 시키는 종래방법에 비해 실제 검사에 소모되는 시간을 거의 증가시키지 않을뿐만 아니라 순간전류량의 증가로 인한 소자특성의 저하를 방지할 수 있는 효과가 있다.

Description

반도체 소자의 번인(burn-in) 검사장치
제1도는 종래의 기술에 의한 반도체 소자의 번인(burn-in) 검사장치를 도시한 것이고,
제2도는 종래의 기술에 의한 번인검사시 반도체 소자의 워드라인 인에이블 상태를 도시한 것이며,
제3도는 종래의 기술에 의한 번인 검사시 반도체 소자의 워드라인 인에이블 상태를 도시한 것이며,
제4도는 본 발명에 의한 반도체 소자의 번인(burn-in) 검사장치를 도시한 것이며,
제5도는 본 발명에 의한 반도체 소자의 번인(burn-in) 검사장치 중 래치형 디코더의 상세회로를 도시한 것이며,
제6도는 본 발명에 의한 번인(burn-in) 검사시 하나의 워드라인을 한단위로처리할때의 워드라인 인에이블 상태를 도시한 것이며,
제7도는 본 발명에 의한 번인(burn-in) 검사시 복수개의 워드라인을 한단위로 처리할 때의 워드라인 인에이블 상태를 도시한 것이다.
*도면의 주요 부분에 대한 부호의 설명*
11:어드레스 버퍼12:로우 어드레스 멀티플렉서
13:로우 어드레스 프리 디코더14:래치형 디코더
15:워드라인 구동부16:내부 어드레스 카운더
17:번인(burn-in) 플래그 발생부
본 발명은 반도체 메모리소자를 검사하기 위한 검사장치에 관한 것으로, 특히 번인(burn-in) 검사를 위한 워드라인(word line) 인에이블시에 소모되는 순간전류를 최소화하기 위한 반도체 메모리소자의 번인(burn-in) 검사장치에 관한 것이다.
제1도는 종래의 기술에 의한 반도체 메모리 소자의 번인검사장치를 도시한 것으로, 외부 어드레스(address)(A)를 버퍼링(buffering)하기 위한 어드레스 버퍼(1)와, 내부 어드레스를 발생시키기 위한 내부 어드레스 카운터(6)(internal address counter)와, 상기 어드레스 버퍼(1)로부터 출력된 외부 어드레스(ACL)와 내부 어드레스 카운터(6)에서 출력된 내부 어드레스(HX) 중 어느 하나를 선택하기 위한 로우 어드레스 멀티플렉서(rowaddress multiplex)(2) 와, 상기 로우 어드레스 멀티플렉서(2)에서 출력된 어드레스를 디코딩하기 위한 로우 어드레스 프리 디코더(row address predecoder)(3)와, 상기 로우 어드레스 프리 디코더(3)의 출력을 다시 디코딩하기 위한 디코더 n단(4)과, 상기 디코더 n단(4)을통해 선택된 워드라인을 구동하기 위한 워드라인 구동부(5)와, 번인 검사를 위해 번인(burn-in) 플래그를 발생하기 위한 번인 플래그(burn-in flag)발생부(7)를 포함하여 구성된다.
이때 상기 번인 플래그 발생부(7)는, 상기 로우 어드레스 프리 디코더(3)와 디코더 n단(4)을 제어하여 번인 검사시 어드레스 입력이 워드라인 구동부를 디코딩하지 못하도록 하며, 번인 검사방법을 살펴보면 제2도에 도시한 바와 같이 워드라인이 순차적으로 인에이블 되도록 하거나, 또는 제3도에 도시한 바와 같이 모든 워드라인을 한꺼번에 인에이블 되도록 하는데, 제2도의 경우 선택된 워드라인의 번인검사가 완료되면 다음 워드라인을 선택하여 번인검사를 함으로써 안정된 검사가 가능하며, 이에 비해 제3도의 방법은 모든 워드라인에 한꺼번에 번인 플래그를 인가하여 번인 검사를 함으로써 번인검사시간을 단축시킬 수 있는 장점이 있다.
그러나, 전자의 경우 하나의 워드라인을 번인검사하기 위해 걸리는 시간이 예를들어 30분이라면 256개 정도의 워드라인을 모두 검사하기 위해서는 7680분이라는 매우 많은 시간이 소모되는 문제점이 있으며, 후자의 경우 모든 워드라인이 갑자기 한꺼번에 인에이블되면 순간적으로 내부전압(Vpp)에서 소모되는 순간전류가 분산되지 못하므로 소자특성을 저하시키게되는 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 번인검사시간을 단축시킴과 동시에 순간전류를 최소화하여 소자의 특성 저하를 방지할 수 있는 반도체 소자의 번인(burn-in) 검사장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 번인(burn-in) 검사장치는, 내부 또는 외부 어드레스가 입력되면 이를 디코딩하기 위한 로우어드레스 프리 디코더와 워드라인을 구동하기 위한 워드라인 구동부 사이에 번인 플래그 인가시에만 상기 로우 어드레스 프리 디코더의 출력을 다시 디코딩한 후 디코딩 결과에 의해 선택된 워드라인이 다음 신호에 의해 다른 워드라인이 선택되어도 계속 인에이블 되도록 래치하기 위한 래치형 디코더를 연결하여 구성된 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 반도체 소자의 번인(burn-in) 검사장치는, 제4도에 도시한 바와 같이 외부 어드레스(A)를 버퍼링하기 위한 어드레스 버퍼(11)와, 내부 어드레스를 발생시키기 위한 내부 어드레스 카운터(16)와, 상기 어드레스 버퍼(11)로부터 출력된 외부 어드레스(ACL)와 내부 어드레스 카운터(16)에서 출력된 내부 어드레스(HX) 증 어느하나를 선택하기 위한 로우어드레스 멀티플렉서(12)와, 상기 로우어드레스 멀티플렉서(12)에서 출력된 어드레스를 디코딩하기 위한 로우 어드레스 프리 디코더(13)는 종래와 동일하게 연결되며, 이에 비해 종래의 상기 로우 어드레스프리 디코더의 출력을 다시 디코딩하기 위한 디코더 n단(4) 대신 워드라인 구동부(15)와의 사이에, 번인 플래그 발생부(17)와 연결되어 번인 플래그 발생시 상기 로우 어드레스 프리디코더(13)의 출력을다시 디코딩한 후 디코딩 결과에 의해 선택된 워드라인이 다음 신호에 의해 다른 워드라인이 선택되어도 계속 인에이블 되도록 래치하기 위한 래치형 디코더(14)를 연결한다.
상기 래치형 디코더(14)는 제5도에 도시한 바와 같이 상기 로우 어드레스 프리 디코더의 출력과 번인 플래그가 입력되는 낸드게이트(14)의 출력을 입력으로 하는 낸드게이트(14')와, 상기 낸드 게이트(14')의 출력과 번인 플래그를 입력으로 하는 낸드게이트(14)로 구성되며, 소자 특성이 저하되지 않는 범위 내에서 복수개의 워드라인을 한개의 단위로 하여 동시에 인에이블 시키도록 워드라인 구동부와 연결하거나 또는 한개의 워드라인을 한 개의 단위로 하여 워드라인 구동부와 연결한다.
즉, 본 발명의 래치형 디코더를 사용하면, 제6도의 (바)에 도시한 바와 같이 번인 플래그가 로우로써, 입력되지 않을때는 내부 어드레스나 외부어드레스 중 어느 하나에 의해 워드라인이 WLO으로부터 WLn번째에 이르기까지 순차적으로 인에이블되어 구동되며, 예를들어 상기 워드라인이 2개가 한 단위로 처리되도록 구성되어 있으면, 제7도에 도시한 바와 같이 (라)의 번인 플래그 입력시 두 개의 워드라인이 인에이블되며 다음의 워드라인들이 인에이블되어도 계속하여 인에이블 상태를 유지하고 있다.
이때 상기 모든 워드라인이 선택되어 인에이블 되기까지 걸리는 시간은 1분 정도로, 각 워드라인을 포함하는 셀이 번인 검사로 인한 스트레스를 받는 시간과는 비교할 수 없을 정도로 짧으나 모든 워드라인이 한꺼번에 인에이블되는 것을 방지함으로써 순간전류를 최소화할 수 있다.
이상에서와 같이 본 발명에 의하면, 모든 워드라인을 거의 1분정도의 시간안에 순차적으로 인에이블시킨 후 그 상태를 번인 검사완료시까지 래치시킴으로써 모든 워드라인을 한꺼번에 인에이블 시키는 종래방법에 비해 실제 검사에 소모되는 시간을 거의 증가시키지 않을뿐만 아니라 순간전류량의 증가로 인한 소자특성의 저하를 방지할 수 있는 효과가 있다.

Claims (4)

  1. 내부 또는 외부 어드레스가 입력되면 이를 디코딩하기 위한 로우어드레스 프리 디코더와 워드라인을 구동하기 위한 워드라인 구동부 사이에, 번인 플래그 인가시에만 상기 로우 어드레스 프리 디코더의 출력을 다시 디코딩한 후 디코딩 결과에 의해 선택된 워드라인이 다음 신호에 의해 다른 워드라인이 선택되어도 계속 인에이블 되도록 래치하기 위한 래치형디코더를 연결하여 구성된 것을 특징으로 하는 반도체 소자의 번인(burn-in) 검사장치.
  2. 제1항에 있어서, 상기 래치형 디코더는, 소자 특성이 저하되지 않는 범위 내에서 복수개의 워드라인을 한개의 단위로 하여 동시에 인에이블 시키도록 구성된 것을 특징으로 하는 반도체 소자의 번인(burn-in) 검사장치.
  3. 제1항에 있어서, 상기 래치형 디코더는, 소자 특성이 저하되지 않는 범위 내에서 1개의 워드라인을 한개의 단위로 하여 동시에 인에이블 시키도록 구성된 것을 특징으로 하는 반도체 소자의 번인(burn-in) 검사장치.
  4. 제1항에 있어서, 상기 래치형 디코더는, 로우 어드레스 프리 디코더의 출력을 입력으로 하는 낸드게이트(14')와, 상기 낸드 게이트(14')의 출력과 번인 플래그를 입력으로 하는 낸드게이트(14)으로 구성된 것을 특징으로 하는 반도체 소자의 번인(burn-in) 검사장치.
KR1019960032702A 1996-08-06 1996-08-06 반도체 소자의 번인 검사장치 KR100202671B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960032702A KR100202671B1 (ko) 1996-08-06 1996-08-06 반도체 소자의 번인 검사장치
US08/905,955 US5802001A (en) 1996-08-06 1997-08-05 Burn-in checking apparatus for semiconductor memory device
JP9211866A JP2841065B2 (ja) 1996-08-06 1997-08-06 半導体素子のバーンイン検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960032702A KR100202671B1 (ko) 1996-08-06 1996-08-06 반도체 소자의 번인 검사장치

Publications (2)

Publication Number Publication Date
KR19980013965A true KR19980013965A (ko) 1998-05-15
KR100202671B1 KR100202671B1 (ko) 1999-06-15

Family

ID=19468888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032702A KR100202671B1 (ko) 1996-08-06 1996-08-06 반도체 소자의 번인 검사장치

Country Status (3)

Country Link
US (1) US5802001A (ko)
JP (1) JP2841065B2 (ko)
KR (1) KR100202671B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386950B1 (ko) * 2000-07-12 2003-06-18 삼성전자주식회사 워드 라인 순차적 비활성화가 가능한 반도체 메모리장치의 디코딩 회로
KR100498417B1 (ko) * 1997-12-22 2005-09-08 삼성전자주식회사 반도체메모리장치의로우디코더

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11328997A (ja) * 1998-05-19 1999-11-30 Nec Ic Microcomput Syst Ltd 半導体メモリ装置及びバーイン試験方法
US6262933B1 (en) * 1999-01-29 2001-07-17 Altera Corporation High speed programmable address decoder
JP2001143497A (ja) * 1999-11-17 2001-05-25 Hitachi Ltd 半導体記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0122107B1 (ko) * 1994-06-04 1997-12-05 김광호 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
US5640353A (en) * 1995-12-27 1997-06-17 Act Corporation External compensation apparatus and method for fail bit dynamic random access memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498417B1 (ko) * 1997-12-22 2005-09-08 삼성전자주식회사 반도체메모리장치의로우디코더
KR100386950B1 (ko) * 2000-07-12 2003-06-18 삼성전자주식회사 워드 라인 순차적 비활성화가 가능한 반도체 메모리장치의 디코딩 회로

Also Published As

Publication number Publication date
US5802001A (en) 1998-09-01
KR100202671B1 (ko) 1999-06-15
JP2841065B2 (ja) 1998-12-24
JPH1092196A (ja) 1998-04-10

Similar Documents

Publication Publication Date Title
KR0119887B1 (ko) 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
KR0170271B1 (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
US6968482B2 (en) Memory redundancy with programmable non-volatile control
US20020060934A1 (en) Semiconductor memory device and method of identifying programmed defective address thereof
EP0622809B1 (en) Method for stress testing decoders and periphery circuits in memory arrays
KR960039015A (ko) 멀티비트 테스트모드와 특수 테스트모드를 동시에 지정할 수 있는 반도체 기억장치
KR940002865A (ko) 반도체 메모리 장치의 번-인 인에이블 회로 및 번-인 테스트 방법
US6366118B2 (en) Antifuse repair circuit
JPH0689596A (ja) 並列試験回路
JPH10199944A (ja) 半導体メモリのウエハバーンインテスト回路
US5757202A (en) Semiconductor device having a test mode setting circuit
US20090116322A1 (en) Semiconductor memory device having wafer burn-in test mode
KR100202671B1 (ko) 반도체 소자의 번인 검사장치
JP3938229B2 (ja) 半導体記憶装置
US6288958B1 (en) Semiconductor storage device and burn-in test method
US6813579B1 (en) Apparatus and method for test mode control
JP3886679B2 (ja) 半導体記憶装置およびその制御方法
KR100268434B1 (ko) 반도체 메모리 장치 및 그것의 번-인 테스트방법
KR970067377A (ko) 번인 테스트 시간을 감소하기 위한 장치 및 그 방법
KR19980060724A (ko) 반도체 메모리장치의 dc 신호 측정회로
KR940005699B1 (ko) 리던던시 회로를 갖는 반도체 기억소자
KR0172282B1 (ko) 플래쉬 메모리 장치
KR100244469B1 (ko) 반도체 메모리
KR0182973B1 (ko) 반도체 메모리 장치의 웨이퍼 번-인 테스트 회로
KR970022353A (ko) 비트라인에 스트레스전압을 인가하는 웨이퍼번인 테스트방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee