KR102687003B1 - 다이아몬드 기판의 제조 방법 - Google Patents

다이아몬드 기판의 제조 방법 Download PDF

Info

Publication number
KR102687003B1
KR102687003B1 KR1020170023620A KR20170023620A KR102687003B1 KR 102687003 B1 KR102687003 B1 KR 102687003B1 KR 1020170023620 A KR1020170023620 A KR 1020170023620A KR 20170023620 A KR20170023620 A KR 20170023620A KR 102687003 B1 KR102687003 B1 KR 102687003B1
Authority
KR
South Korea
Prior art keywords
diamond
substrate
pattern
patterned
layer
Prior art date
Application number
KR1020170023620A
Other languages
English (en)
Other versions
KR20170101797A (ko
Inventor
히토시 노구치
쇼조 시라이
도시하루 마키노
마사히코 오구라
히로미츠 가토
히로유키 가와시마
다이스케 구와바라
사토시 야마사키
다이스케 다케우치
노리오 도쿠다
다카오 이노쿠마
츠바사 마츠모토
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼
도쿠리츠다이가쿠호징 가나자와다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤, 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼, 도쿠리츠다이가쿠호징 가나자와다이가쿠 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20170101797A publication Critical patent/KR20170101797A/ko
Application granted granted Critical
Publication of KR102687003B1 publication Critical patent/KR102687003B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(과제) 전위 결함이 적고, 이상 성장 입자의 발생을 억제한 다이아몬드 기판의 제조 방법을 제공한다.
(해결 수단) 다이아몬드 기판의 제조 방법으로서, 하지 표면에 패턴상의 다이아몬드를 형성하는 제 1 공정과, 그 제 1 공정에서 형성한 패턴상의 다이아몬드의 벽면에 부착된 이종 부착물을 제거하는 제 2 공정과, 상기 제 1 공정에서 형성한 패턴상의 다이아몬드로부터 다이아몬드를 성장시켜, 상기 제 1 공정에서 형성한 패턴상의 다이아몬드에 있어서의 패턴 간극에 다이아몬드를 형성하는 제 3 공정을 포함하는 것을 특징으로 하는 다이아몬드 기판의 제조 방법.

Description

다이아몬드 기판의 제조 방법 {METHOD FOR MANUFACTURING DIAMOND SUBSTRATE}
본 발명은 다이아몬드 기판의 제조 방법에 관한 것이다.
다이아몬드는, 실온에서 5.47 eV 라는 넓은 밴드 갭을 갖고, 와이드 밴드 갭 반도체로서 알려져 있다.
반도체 중에서도, 다이아몬드는, 절연 파괴 전계 강도가 10 MV/㎝ 로 매우 높고, 고전압 동작이 가능하다. 또, 이미 알려진 물질로서 최고의 열전도율을 가지고 있으므로 방열성도 우수하다. 또한, 캐리어 이동도나 포화 드리프트 속도가 매우 크기 때문에, 고속 디바이스로서 적합하다.
그 때문에, 다이아몬드는, 고주파·대전력 디바이스로서의 성능을 나타내는 Johnson 성능 지수를, 탄화규소나 질화갈륨 등의 반도체와 비교해도 가장 높은 값을 나타내어, 궁극의 반도체라고 알려져 있다.
이와 같이, 다이아몬드는, 반도체 재료로서의 실용화가 기대되고 있고, 대면적 및 고품질의 다이아몬드 기판의 공급이 요망되고 있다. 그러나, 아직 충분한 품질의 다이아몬드 기판은 얻어지지 않았다.
현재, 다이아몬드 기판으로서 사용되고 있는 것에, 고온 고압 합성 (HPHT) 법에 의해 합성된 Ib 형의 다이아몬드가 있다. 그러나, 이 Ib 형의 다이아몬드는, 질소 불순물을 많이 포함하고, 또, 최대로 가로 세로 8 ㎜ 정도의 크기밖에 얻어지지 않기 때문에, 실용성은 높지 않다.
비특허문헌 1 에서는, HPHT 법에 의해 합성된 다이아몬드를 기판으로서 사용하여, 쇼트키 다이오드를 제작하고 있다. 그러나, 여기서의 다이아몬드 기판의 전위 결함 밀도의 기준이 되는 수소 플라즈마 처리에 의한 에치 피트 밀도는, 105 ㎝-2 정도 존재하고 있고, 실제로 전극을 형성하여 작동을 시도해도, 전극 부근이나 전류 패스에 킬러 결함이 존재하기 때문에, 동작 불량이 되는 것이 보고되어 있다.
또, HPHT 법에 의해 합성된 다이아몬드를 하지 (下地) 로 하여, 화학 기상 성장 (CVD : Chemical Vapor Deposition) 법으로 에피택셜 성장시킨 호모에피택셜 다이아몬드를 기판으로서 사용하는 경우도 있다.
비특허문헌 2 에서는, 대형의 다이아몬드 기판을 얻기 위해서, 복수의 다이아몬드 기판을 결합한 모자이크상 다이아몬드 기판의 제작을 시도하고 있다. 그러나, 이와 같은 기술에는, 기판의 경계를 따라 크랙이 발생하기 쉬운 것 등의 문제가 있다.
한편, 이종 (異種) 재료 상에 다이아몬드를 성장시키는 헤테로에피택셜 성장에 의해, 다이아몬드 기판을 제작하는 것도 검토되고 있다. 헤테로에피택셜 성장에서는, 비교적 용이하게 대면적의 기판을 얻을 수 있고, 제조 비용도 삭감할 수 있다고 생각된다.
다이아몬드의 헤테로에피택셜 성장용 하지로는, 지금까지 실리콘 (Si), 백금 (Pt) 등이 검토되고 있고, 비특허문헌 3 에는, 이리듐 (Ir) 이 하지 재료로서 적합한 것이 보고되어 있다.
이것은, 단결정 산화마그네슘 (MgO) 표면에 에피택셜 성장시킨 Ir 을 하지 재료로서 사용하는 것으로, 이 표면에 다이아몬드핵 발생 처리를 실시하고, 추가로 직류 플라즈마 CVD 법에 의해 에피택셜 다이아몬드를 제작하는 것이다.
그러나, 헤테로에피택셜 성장에는, 다이아몬드와 하지 재료의 격자 부정합에 의해 전위 결함이 많이 발생한다는 문제도 있다. 예를 들어, 다이아몬드 (격자 정수 3.57 Å) 와 Ir (격자 정수 3.84 Å) 에서는, 격자 부정합이 7 ％ 로 크다. 비특허문헌 4 에는, 헤테로에피택셜 다이아몬드의 에치 피트 밀도가 108 ㎝-2 나 된다는 보고가 있다.
이와 같은 전위 결함을 저감시키는 방법으로서, 비특허문헌 5 에는, 선택 성장법으로 불리는 기술이 제안되어 있다. 이것은, 임의의 패턴으로 형성된 다이아몬드핵으로부터 다이아몬드를 횡방향 성장 (ELO : Epitaxial Lateral Overgrowth) 시키는 방법이다.
H. Umezawa et al., Diamond Relat. Mater., 18, 1196 (2009) H. Yamada et al., Appl. Phys. Lett., 104, 102110 (2014) K. Ohtsuka et al., Jpn. J. Appl. Phys., 35, L1072 (1996) K. Ichikawa et al., Proc. 24th NDF-Dia. Sympo., 226 (2010) 사와베 아쯔히토 외, 일본 결정 성장 학회지, 39, 179 (2012).
전술한 선택 성장법에 의해, 전위 결함을 저감시키는 것이 가능하지만, 한편으로, 선택 성장법에 의해 다이아몬드를 성장시키면, 이상 성장 입자가 발생하기 쉬운 것을 알았다.
이와 같은 이상 성장 입자가 발생하면, 다이아몬드 기판을 반도체 디바이스용 기판으로서 사용할 수 없다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 전위 결함이 적고, 이상 성장 입자의 발생을 억제한 다이아몬드 기판의 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명에 의하면, 다이아몬드 기판의 제조 방법으로서,
하지 표면에 패턴상의 다이아몬드를 형성하는 제 1 공정과, 그 제 1 공정에서 형성한 패턴상의 다이아몬드의 벽면에 부착된 이종 (異種) 부착물을 제거하는 제 2 공정과, 상기 제 1 공정에서 형성한 패턴상의 다이아몬드로부터 다이아몬드를 성장시켜, 상기 제 1 공정에서 형성한 패턴상의 다이아몬드에 있어서의 패턴 간극에 다이아몬드를 형성하는 제 3 공정을 포함하는 것을 특징으로 하는 다이아몬드 기판의 제조 방법을 제공한다.
이와 같은 다이아몬드 기판의 제조 방법에 의하면, 전위 결함이 적고, 이상 성장 입자의 발생을 억제한 다이아몬드 기판을 제조할 수 있다.
또 이 경우, 상기 하지 표면을 구성하는 재료를 다이아몬드로 할 수 있다.
이와 같이, 하지 표면을 구성하는 재료를 다이아몬드로 함으로써, 호모에피택셜 성장에 의해 다이아몬드 기판이 제조된다.
또 이 경우, 상기 하지 표면을 구성하는 재료를, 이리듐, 로듐, 백금 등의 다이아몬드가 아닌 이종 재료로 할 수 있다.
이와 같이, 표면이 이종 재료로 구성되는 하지를 사용하고, 다이아몬드를 헤테로에피택셜 성장시킨 경우에는, 고품질 또한 대면적의 다이아몬드 기판을 제작하는 것이 가능해진다.
또, 상기 제 2 공정에 있어서, CF4 플라즈마를 사용하여 상기 다이아몬드의 벽면에 부착된 상기 이종 부착물을 제거하는 것이 바람직하다.
이와 같이 CF4 플라즈마를 사용하면, 패턴상의 다이아몬드의 벽면에 부착된 Ir 이나 SiO2 등의 이종 부착물만을 선택적으로 제거할 수 있기 때문에 바람직하다.
또, 상기 제 1 공정에 있어서 형성하는 패턴상의 다이아몬드에 있어서의 패턴 간극의 깊이 (D) 와 폭 (W) 의 비인 D/W 를, 0.1 이상으로 하는 것이 바람직하다.
이와 같이 하면, 제 3 공정에 있어서 비교적 빨리 패턴 간극이 메워지므로, 패턴 간극으로부터 약간 이상 성장 입자가 발생했다고 해도, 형성한 다이아몬드 표면에 대한 영향을 적게 할 수 있다.
또 이 경우, 상기 제 1 공정에 있어서 형성하는 패턴상의 다이아몬드에 있어서의 패턴 간극의 바닥부의 적어도 일부를 관통시키는 것이 바람직하다.
또, 하지 표면을 구성하는 재료가 다이아몬드가 아닌 이종 재료일 때에는, 상기 제 1 공정에 있어서 형성하는 패턴상의 다이아몬드에 있어서의 패턴 간극의 바닥부의 적어도 일부를, 하지 표면보다 하방에 형성해도 된다.
이와 같이 함으로써, 내부 응력이나 하지가 이종 재료로 이루어지는 경우에 발생하는 열 응력을 완화시킬 수 있다.
또 이 경우, 상기 제 3 공정에 있어서, 화학 기상 성장법을 사용하여 다이아몬드를 성장시키는 것이 바람직하다.
이와 같이, 제 3 공정에서는, 여러 가지 화학 기상 성장법을 사용하여 다이아몬드를 성장시킬 수 있다.
또 이 경우, 상기 제 3 공정에 있어서 성장시키는 다이아몬드에 보이드를 형성하는 것이 바람직하다.
이와 같은 보이드를 형성하면, 응력, 특히는 하지가 이종 재료로 이루어지는 경우에 발생하는 열 응력을 완화시킬 수 있으므로 바람직하다.
본 발명에 의하면, 전위 결함이 적고, 이상 성장 입자의 발생을 억제한 다이아몬드 기판을 제공할 수 있다. 또, 하지에 이종 재료를 사용하여, 다이아몬드를 헤테로에피택셜 성장시킨 경우에는, 다이아몬드 기판의 대면적화도 동시에 실현할 수 있다.
도 1 은 본 발명의 다이아몬드 기판의 제조 방법의 일례 (실시예 2) 를 모식적으로 나타낸 도면이다.
도 2 는 본 발명의, 다른 다이아몬드 기판의 제조 방법의 일례 (실시예 1, 3) 를 모식적으로 나타낸 도면이다.
도 3 은 실시예 3 의 제 1 공정 후에 있어서, 패턴상의 다이아몬드의 벽면에 이종 부착물이 부착되어 있는 것을 확인한 SEM 관찰 이미지이다.
도 4 는 실시예 3 의 제 2 공정 후에 있어서, 패턴상의 다이아몬드의 벽면의 이종 부착물을 제거한 것을 확인한 SEM 관찰 이미지이다.
도 5 는 실시예 3 에서 제조한 다이아몬드 기판 표면의 SEM 관찰 이미지이다.
도 6 은 비교예 1 에서 제조한 다이아몬드 기판 표면의 SEM 관찰 이미지이다.
상기 서술한 바와 같이, 본 발명자들은, 선택 성장법에 의해 다이아몬드를 성장시키면, 확실히 전위 결함을 저감시킬 수는 있지만, 한편으로, 이상 성장 입자가 발생하기 쉽다는 과제를 인식하였다.
그리고, 본 발명자들은, 더욱 검토를 진행하여, 그 원인이 패턴상의 다이아몬드의 벽면에 부착된 이종 부착물인 것을 특정하였다. 그리고, 선택 성장법에 의해 다이아몬드를 성장시키기 전에, 패턴상의 다이아몬드의 벽면에 부착된 이종 부착물을 제거함으로써, 전위 결함이 적고, 이상 성장 입자의 발생을 억제한 다이아몬드 기판을 제조할 수 있는 것을 알아냈다.
즉, 본 발명은, 다이아몬드 기판의 제조 방법으로서, 하지 표면에 패턴상의 다이아몬드를 형성하는 제 1 공정과, 그 제 1 공정에서 형성한 패턴상의 다이아몬드의 벽면에 부착된 이종 부착물을 제거하는 제 2 공정과, 상기 제 1 공정에서 형성한 패턴상의 다이아몬드로부터 다이아몬드를 성장시켜, 상기 제 1 공정에서 형성한 패턴상의 다이아몬드에 있어서의 패턴 간극에 다이아몬드를 형성하는 제 3 공정을 포함하는 것을 특징으로 하는 다이아몬드 기판의 제조 방법을 제공한다.
이하, 본 발명의 실시형태에 대해 도면을 사용하여 설명하지만, 본 발명은 이것에 한정되는 것은 아니다. 본 발명의 다이아몬드 기판의 제조 방법은, 적어도 이하에 설명하는 3 개의 공정을 포함하는데, 필요에 따라 다른 공정을 추가할 수 있다.
먼저, 제 1 공정에서는, 하지 (1, 21) 의 표면에 패턴상의 다이아몬드 (2, 22) 를 형성한다 (도 1(a) ∼ (f), 도 2(a) ∼ (f)). 이 때, 하지 (1, 21) 를 구성하는 재료는 특별히 한정되지 않지만, 하지 표면을 구성하는 재료가 다이아몬드이면, 호모에피택셜 성장에 의해 다이아몬드 기판이 제작된다.
이와 같은 하지 (1) 의 예로는, HPHT 법에 의해 합성된 다이아몬드, 호모에피택셜 다이아몬드, 헤테로에피택셜 다이아몬드 등의 다이아몬드 (3) 를 들 수 있다. 특히, HPHT 법에 의해 합성된 다이아몬드나 호모에피택셜 다이아몬드 등의 비교적 결함이 적은 다이아몬드 (3) 를 하지 (1) 로서 사용하면, 더욱 결함이 적은 다이아몬드 기판을 제작할 수 있다.
한편, 하지 표면을 구성하는 재료가 다이아몬드가 아닌 이종 재료이면, 헤테로에피택셜 성장에 의해 다이아몬드 기판이 제작된다.
하지 표면을 구성하는 이종 재료로는, 다이아몬드와 동일하게 입방정이고, 다이아몬드와의 격자 부정합이 작고, 추가로 탄소와 반응하여 탄화물을 형성하지 않는 재료가 바람직하다. 이들 조건을 만족하는 재료로는, 로듐 (Rh), 팔라듐 (Pd), 이리듐 (Ir), 백금 (Pt) 등의 백금족을 주로 들 수 있다.
여기서, 다이아몬드의 격자 정수는 3.57 Å 이고, Rh (격자 정수 3.72 Å) 와의 격자 부정합은 6.4 ％, Ir (격자 정수 3.84 Å) 과의 격자 부정합은 7.6 ％, Pt (격자 정수 3.92 Å) 와의 격자 부정합은 9.8 ％ 이다. 다이아몬드와 하지 표면을 구성하는 이종 재료의 격자 부정합은 10 ％ 이하인 것이 바람직하다. 또, 탄소와 반응하여 탄화물을 형성하지 않는다는 관점에서는 Ir 이 바람직하다.
이와 같은 하지 (21) 의 예로는, 실리콘 (Si) 기판 (23) 상에, 단결정 산화마그네슘 (MgO), 단결정 티탄산스트론튬 (SrTiO3), α-알루미나 (Al2O3), 이트리아 안정화 지르코니아 (YSZ) 에서 선택되는 재료로 이루어지는 중간층 (24) 이 형성되고, 추가로 이 중간층 (24) 상에 이리듐 (Ir), 로듐 (Rh), 백금 (Pt) 에서 선택되는 재료로 이루어지는 표층 (25) 이 형성된 하지 (21) 를 들 수 있다.
또, 실리콘 (Si) 기판 (23) 과 중간층 (24) 사이에는, 금 (Au), 백금 (Pt), 티탄 (Ti), 크롬 (Cr), 이리듐 (Ir), 로듐 (Rh), 실리콘 (Si), 산화실리콘 (SiO2) 에서 선택되는 재료로 이루어지는 층 (도시 생략) 을 1 층 이상 개재시켜도 된다.
헤테로에피택셜 성장에서는, 비교적 저비용으로, 용이하게 대면적의 다이아몬드 기판을 얻을 수 있기 때문에, 본 발명에 헤테로에피택셜 성장을 적용하면, 고품질 또한 대면적의 다이아몬드 기판을 제작하는 것이 가능해진다.
또, 하지 표면에 패턴상의 다이아몬드를 형성하는 방법도 한정되지 않는다. 또한, 본 발명에 있어서 「패턴상」이란, 요철에 의해 형성되는 패턴이다.
도 1 과 같이, 하지 표면을 구성하는 재료가 다이아몬드인 경우에는, 예를 들어, 하지 표면의 다이아몬드를 포토리소그래피나 전자 빔 리소그래피 등의 공지된 방법에 의해, 패턴상의 다이아몬드로 가공할 수 있다. 구체적으로는, 이하와 같은 공정에서 하지 표면에 패턴상의 다이아몬드를 형성할 수 있다.
먼저, 다이아몬드 기판 (3) 을 하지 (1) 로서 준비한다 (도 1(a)). 다음으로, 다이아몬드 기판 (3) 상에, SiO2 막 (7) 을 형성한다 (도 1(b)). 이 SiO2 막 (7) 상에 레지스트 패턴 (8) 을 형성한다 (도 1(c)). 다음으로, 그 레지스트 패턴 (8) 이 형성된 SiO2 막 (7) 상에 티탄 (Ti) 막, 금 (Au) 막을 순서대로 성막하고, 리프트 오프함으로써, 다이아몬드 기판 (3) 상에 SiO2 막 (7), 티탄 (Ti)/금 (Au) 패턴 (9) 을 순서대로 형성한다 (도 1(d)). 이어서, CF4 가스를 사용하고 SiO2 에칭을 실시하여, 남은 SiO2 막을 다이아몬드 에칭용 하드 마스크로 한다 (도 1(e)).
이와 같이 하여 얻어진 SiO2 로 이루어지는 하드 마스크를 사용하고, O2 가스에 의해 다이아몬드의 에칭을 실시함으로써, 하지 (1) 의 표면에 패턴상의 다이아몬드 (2) 를 형성할 수 있다 (도 1(f)).
또, 도 2 와 같이, 하지 표면을 구성하는 재료가 이종 재료인 경우에는, 먼저, 마이크로파 플라즈마 CVD, 직류 플라즈마 CVD, 열 필라멘트 CVD, 아크 방전 플라즈마 제트 CVD 등의 공지된 방법에 의해, 하지 (21) 의 표면에 다이아몬드 (26) 를 성장시킨다 (도 2(a)).
다음으로, 하지 표면에 성장시킨 다이아몬드 (26) 를, 포토리소그래피나 전자 빔 리소그래피 등의 방법으로 패턴상으로 가공함으로써, 하지 표면에 패턴상의 다이아몬드를 형성할 수 있다. 구체적으로는, 이하와 같은 공정에서 하지 표면에 패턴상의 다이아몬드를 형성할 수 있다.
성장시킨 다이아몬드층 (26) 상에, SiO2 막 (27) 을 형성한다 (도 2(b)). 그리고, 이 SiO2 막 (27) 상에 레지스트 패턴 (28) 을 형성한다 (도 2(c)). 다음으로, 그 레지스트 패턴 (28) 이 형성된 SiO2 막 (7) 상에, 티탄 (Ti) 막, 금 (Au) 막을 순서대로 성막하고, 리프트 오프함으로써, 다이아몬드층 (26) 상에 SiO2 막 (27), 티탄 (Ti)/금 (Au) 패턴 (29) 을 순서대로 형성한다 (도 2(d)). 이어서, CF4 가스를 사용하여 SiO2 에칭을 실시하고, 남은 SiO2 막을 다이아몬드 에칭용 하드 마스크로 한다 (도 2(e)).
이와 같이 하여 얻어진 SiO2 로 이루어지는 하드 마스크를 사용하고, O2 가스에 의해 다이아몬드층의 에칭을 실시함으로써, 하지 (21) 의 표면에 패턴상의 다이아몬드 (22) 를 형성할 수 있다 (도 2(f)).
또, 하지 표면을 구성하는 재료가 다이아몬드이어도, 동일한 수법에 의해 하지 표면에 다이아몬드를 성장시키고, 성장시킨 다이아몬드를 패턴상으로 가공함으로써, 하지 표면에 패턴상의 다이아몬드를 형성해도 된다.
하지 표면에 형성하는 패턴의 형상은, 임의로 선택할 수 있다. 예를 들어, 라인상, 사각형 도트상, 원형 도트상 등의 다이아몬드를 복수 늘어놓은 패턴으로 할 수 있다.
이 때, 패턴상의 다이아몬드 (2, 22) 의 위치, 사이즈, 두께, 결정 방위 등도 임의로 선택할 수 있는데, 패턴 간극 (10, 30) 의 깊이 (D) 와 폭 (W) 의 비 (D/W) 는 0.1 이상인 것이 바람직하고, 0.5 이상인 것이 보다 바람직하다. 이와 같이 하면, 제 2 공정에 있어서 비교적 빨리 패턴 간극 (10, 30) 이 메워지기 때문에, 패턴 간극 (10, 30) 으로부터 약간 이상 성장 입자가 발생했다고 해도, 형성한 다이아몬드 표면에 대한 영향을 적게 할 수 있다. 또한, 본 발명에 있어서 「패턴 간극」이란, 패턴상의 다이아몬드의 볼록부 사이의 간극이다.
또, 패턴 간극 (10, 30) 의 바닥부 (13, 33) 를 구성하는 재료는, 다이아몬드이어도 이종 재료이어도 된다. 단, MgO 등의 재료는, 제 2 공정에 있어서 패턴 간극 (10, 30) 에 다이아몬드를 형성할 때에, CVD 의 수소 (H2)/메탄 (CH4) 플라즈마에 의해 에칭되기 때문에, Ir 등의 재료로 하는 것이 바람직하다.
또한, 필요에 따라, 제 1 공정에서 형성하는 패턴상의 다이아몬드 (2, 22) 에 있어서의 패턴 간극 (10, 30) 의 바닥부 (13, 33) 의 적어도 일부를, 하지도 포함시켜 제거하여 관통시켜도 된다.
또, 하지 표면을 구성하는 재료가 다이아몬드가 아닌 이종 재료일 때에는, 제 1 공정에서 형성하는 패턴상의 다이아몬드 (2, 22) 에 있어서의 패턴 간극 (10, 30) 의 바닥부 (13, 33) 의 적어도 일부를, 하지도 일부 제거하여 하지 표면보다 하방에 형성해도 된다. 이 때, 하지 표면으로부터 패턴 간극 (10, 30) 의 바닥부 (13, 33) 까지의 깊이는 임의로 결정할 수 있다.
이와 같이 하면, 내부 응력이나 하지가 이종 재료로 이루어지는 경우에 발생하는 열 응력을 완화시킬 수 있다. 또한, 하지도 포함시켜 제거시키는 방법으로는, 예를 들어 에칭을 들 수 있다.
제 2 공정에서는, 제 1 공정에서 형성한 패턴상의 다이아몬드 (2, 22) 의 벽면에 부착되는 이종 부착물을 제거한다 (도 1(g), 도 2(g)). 패턴상의 다이아몬드의 벽면에 부착된 이종 부착물은, 제 3 공정에 있어서 이상 성장 입자가 발생하는 원인이 될 수 있다.
특히, 패턴 간극의 바닥부를 구성하는 재료가 이종 재료인 경우, 다이아몬드를 패턴상으로 가공하는 공정에서, 다이아몬드의 벽면에 이종 부착물이 부착되는 경우가 있다.
또, 패턴 간극의 바닥부를 구성하는 재료가 다이아몬드인 경우도, 예를 들어, 에칭에 의해 다이아몬드를 패턴상으로 가공하는 경우에는, SiO2 등의 하드 마스크 재료가, 다이아몬드의 벽면에 부착될 가능성이 있다.
여기서, 패턴상의 다이아몬드 (2, 22) 의 벽면에 부착되는 이종 부착물을 제거하는 방법은 한정되지 않고, 드라이 에칭이나 웨트 에칭에 의해 제거할 수 있다. 단, 다이아몬드의 벽면에 부착된 이종 부착물만을 선택적으로 제거할 수 있는 수법을 사용하는 것이 바람직하다.
예를 들어, 패턴상의 다이아몬드 (2, 22) 의 벽면에 Ir 이나 SiO2 가 부착되어 있는 경우에는, CF4 플라즈마를 사용하면, 다이아몬드는 에칭되지 않고, Ir 이나 SiO2 만 에칭으로 제거할 수 있다.
그 후, 필요에 따라, SiO2 등의 하드 마스크의 제거나 세정을 실시해도 된다 (도 1(h), 도 2(h)).
제 3 공정에서는, 제 1 공정에서 형성한 패턴상의 다이아몬드로부터 다이아몬드를 성장시켜, 제 1 공정에서 형성한 패턴상의 다이아몬드에 있어서의 패턴 간극 (10, 30) 에 다이아몬드 (11, 31) 를 형성한다 (도 1(i), 도 2(i)).
제 1 공정에서 형성한 패턴상의 다이아몬드 (2, 22) 로부터 다이아몬드를 성장시키는 방법은, 마이크로파 플라즈마 CVD, 직류 플라즈마 CVD, 열 필라멘트 CVD, 아크 방전 플라즈마 제트 CVD 등의 공지된 방법에서 선택하면 된다.
이 때, 패턴상의 다이아몬드 (2, 22) 를 핵으로 하여, 다이아몬드가 횡방향 성장 (ELO : Epitaxial Lateral Overgrowth) 해 가기 때문에, 패턴 간극 (10, 30) 에는 결함이 적은 다이아몬드 (11, 31) 가 형성된다.
또, 반드시 패턴 간극 (10, 30) 을 모두 메우도록 다이아몬드를 형성할 필요는 없다.
또, 제 3 공정에 있어서 다이아몬드를 성장시킬 때, 패턴상의 다이아몬드의 하부로부터보다 상부로부터가 성장 속도가 빨라지도록 하면, 패턴 간극 (10, 30) 의 바닥부에 보이드를 형성하는 것이 가능하다. 이와 같은 보이드를 형성하면, 응력, 특히는 하지가 이종 재료로 이루어지는 경우에 발생하는 열 응력을 완화시킬 수 있으므로, 바람직하다. 형성하는 보이드는, 예를 들어, 단면이 1 변 0.01 ㎛ ∼ 20 ㎛ 의 대략 삼각 형상의 보이드로 할 수 있다.
패턴상의 다이아몬드의 하부와 상부에 있어서의 성장 속도의 조정 방법으로는, 구체적으로는, 원료 가스 (예를 들어, 메탄) 농도나 프레셔, 입력 전력 등을 조정함으로써, 각 결정 방위에 대한 성장 속도의 비를 제어하는 것이 가능하다.
본 발명에서는, 제 1 내지 제 3 공정에 의해, 이상 성장 입자의 발생을 억제하면서, 표면의 일부가 횡방향 성장시킨 다이아몬드 및/또는 횡방향 성장시킨 다이아몬드로부터 성장한 다이아몬드로 이루어지는 다이아몬드 기판 (12, 32) 을 제조하는 것이 가능하다.
또한, 제 1 내지 제 3 공정에 따라 패턴상의 다이아몬드의 형성, 클리닝, 성장을 복수 회 반복함으로써, 표면 전체가 횡방향 성장시킨 다이아몬드 및/또는 횡방향 성장시킨 다이아몬드로부터 성장한 다이아몬드로 이루어지는 다이아몬드 기판을 제조해도 된다.
또, 표면 전체를 횡방향 성장시킨 다이아몬드 및/또는 횡방향 성장시킨 다이아몬드로부터 성장한 다이아몬드로 한 후에, 제 1 내지 제 3 공정에 따라 패턴상의 다이아몬드의 형성, 성장을 복수 회 반복함으로써, 더욱 결함을 저감시키는 것이 가능하다. 또 이 경우, 보이드를 많이 형성하는 것도 가능해지므로, 추가적인 저응력화도 기대할 수 있다.
본 발명에 의해 제조한 다이아몬드 기판은, 하지를 남겨 사용해도 되고, 하지를 제거하여 자립 기판으로서 사용해도 된다.
다이아몬드 기판의 하지를 제거하여 자립 기판으로 하는 경우에는, 그 자립 기판의 두께가 50 ㎛ 이상 2000 ㎛ 이하인 것이 바람직하다. 자립 기판의 두께가 50 ㎛ 이상이면, 제조 프로세스나 그 다이아몬드 기판을 사용한 디바이스 제조 프로세스에 있어서, 핸들링하기 쉽고, 파손될 우려가 없기 때문에 바람직하다.
한편, 자립 기판의 두께가 2000 ㎛ 이하인 경우에는, 단순하게 다이아몬드를 형성하는 시간이 길어질 우려가 없고, 또, 다이아몬드 기판 표면의 요철이 커질 우려가 없기 때문에, 연마 가공에 필요로 하는 시간을 짧게 할 수 있다. 그 때문에, 제조 비용을 저감시킬 수 있다. 또한, 기판의 휨을 억제할 수 있고, 크랙의 발생이나 파손을 억제할 수 있다.
다이아몬드 기판의 하지를 남겨, 하지를 포함시킨 기판 구조로 하는 경우에는, 다이아몬드층을 필요 이상으로 두껍게 형성하지 않아도 된다. 다이아몬드 기판을 제조하기 위한 시간이나 내부 응력의 영향을 고려하면, 하지 표면으로부터 기판 표면까지의 두께가 300 ㎛ 이하인 것이 바람직하다.
또, 제 3 공정에 있어서, 패턴 간극 (10, 30) 의 바닥부에 보이드를 형성시킨 경우에는, 기판의 내부에 보이드를 갖는 다이아몬드 기판이 얻어진다. 또한, 하지를 제거하여 자립 기판으로 한 경우에는, 일방의 표면에 보이드를 갖는 다이아몬드 기판이 된다.
제 1 공정에 있어서 형성하는 패턴상의 다이아몬드에 있어서의 패턴 간극 (10, 30) 의 바닥부의 적어도 일부를 관통시킨 경우, 일방의 표면 (이면) 에 개구부를 갖는 다이아몬드 기판이 얻어진다.
이와 같은 기판의 내부 또는 표면 (이면) 에 보이드나 개구부를 갖는 다이아몬드 기판은, 열 응력을 저감시킬 수 있으므로, 기판의 휨이나 크랙의 발생을 억제할 수 있다.
본 발명에 의해 제조한 다이아몬드 기판의 표면은, 단결정 다이아몬드로 이루어지는 것이 바람직하다.
또, 본 발명에 의해 제조한 다이아몬드 기판의 표면에는, 추가로 붕소 (B) 등의 불순물을 도프한 p 형 다이아몬드, 인 (P) 등의 불순물을 도프한 n 형 다이아몬드, 불순물을 도프하지 않은 다이아몬드 중 어느 것에서 선택되는 재료가 적층되어 있어도 된다. 이와 같은 구성으로 함으로써, 반도체 디바이스로서 동작시키는 것이 가능해진다.
(실시예)
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하는데, 본 발명은 이들의 실시예에 한정되는 것은 아니다.
(실시예 1)
도 2 에 나타내는 방법으로, 다이아몬드 기판을 제조하였다.
먼저, 이하와 같이 하여, 하지 (21) 를 제작하고, 그 하지 (21) 에 다이아몬드층 (26) 을 형성하였다 (도 2(a)).
직경 10.0 ㎜, 두께 1.0 ㎜, 표면이 (100) 면이 되는 양면 연마된 단결정 실리콘 (Si) 기판 (23) 을 준비하였다. 준비한 단결정 실리콘 기판 (23) 의 편면에, 전자 빔 증착에 의해 단결정 MgO 로 이루어지는 층 (24) 을 형성하였다. 이 때, 진공 중, 기판 온도 900 ℃ 의 조건으로 하고, 단결정 MgO 층 (24) 이 1 ㎛ 가 될 때까지 에피택셜 성장시켰다. 또한, 이 단결정 MgO 층 (24) 상에, Ir 로 이루어지는 층 (25) 을 형성하였다. Ir 층 (25) 의 형성에는, 직경 6 인치 (150 ㎜), 두께 5.0 ㎜, 순도 99.9 ％ 이상의 Ir 을 타깃으로 한 고주파 (RF) 마그네트론 스퍼터법 (13.56 MHz) 을 사용하였다. 단결정 MgO 층 (24) 이 형성된 기판을 800 ℃ 로 가열하고, 베이스 프레셔가 6 × 10-7 Torr (약 8.0 × 10-5 ㎩) 이하가 된 것을 확인한 후, Ar 가스를 10 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 프레셔를 5 × 10-2 Torr (약 6.7 ㎩) 로 한 후, RF 전력 1000 W 를 입력하여 15 분간 성막을 실시하였다. 얻어진 Ir 층 (25) 은 두께 0.7 ㎛ 였다.
이와 같이 하여 얻어진 단결정 실리콘 기판 (23) 상에, 단결정 MgO 층 (24), Ir 층 (25) 을 적층시킨 것을 실시예 1 에 있어서의 하지 (21) 로 하였다.
다음으로, 다이아몬드의 핵 형성을 위해서 하지 (21) 의 전처리 (바이어스 처리) 를 실시하였다. Ir 층 (25) 측을 위로 하여 하지 (21) 를 15 ㎜ 직경으로 평판형의 전극 상에 세트하였다. 베이스 프레셔가 1 × 10-6 Torr (약 1.3 × 10-4 ㎩) 이하가 된 것을 확인한 후, 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 을 500 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 프레셔를 100 Torr (약 1.3 × 104 ㎩) 로 한 후, 기판측 전극에 부 (負) 전압을 인가하고 90 초간 플라즈마에 노출시켜, 하지 표면을 바이어스 처리하였다.
계속해서, 하지 표면에 직류 플라즈마 CVD 법에 의해 다이아몬드층 (26) 을 헤테로에피택셜 성장시켰다. 바이어스 처리를 실시한 하지를, 직류 플라즈마 CVD 장치의 챔버 내에 세트하고, 로터리 펌프로 10-3 Torr (약 1.3 × 10-1 ㎩) 이하의 베이스 프레셔까지 배기한 후, 원료 가스인 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 을 1000 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 챔버 내의 프레셔를 110 Torr (약 1.5 × 104 ㎩) 로 한 후, 2.0 A 의 직류 전류를 흘려 2 시간 제막을 실시하였다. 제막 중의 하지 온도를 파이로미터로 측정한 결과 950 ℃ 였다.
얻어진 다이아몬드층 (26) 은, 직경 10 ㎜ 의 기판 전체면에서 박리도 없고 완전한 연속막이며, 막두께는 10 ㎛ 였다. 이 다이아몬드층을 X 선 회절 측정 (입사 X 선 파장 1.54 Å) 한 결과, 다이아몬드 (004) 귀속의 2θ = 119.5˚ 에 있어서의 회절 강도 피크의 로킹 커브 반치폭 (Full width at half maximum (FWHM)) 은, 720 arcsec (약 0.2˚) 였다.
또한, 에치 피트 밀도에 대해서도 평가를 실시하였다. 2.45 GHz 의 마이크로파 플라즈마 CVD 장치를 사용하여, H2 가스 100 vol.％, 0.8 ㎩, 2200 W, 1 시간의 조건에서, 다이아몬드층 (26) 의 표면을 플라즈마 처리한 후, SEM 관찰에 의해 에치 피트 밀도를 측정한 결과, 8 × 108 (cm-2) 이었다.
다음으로, 다이아몬드층 (26) 의 패터닝을 실시하였다. 먼저, 오르토규산테트라에틸 (TEOS) 을 원료로 하고, RF 플라즈마 CVD 법에 의해 다이아몬드층 상에 1000 ㎚ 의 SiO2 막 (27) 을 형성하였다 (도 2(b)). 이 SiO2 막 (27) 상에 레지스트 패턴 (28) 을 형성하였다 (도 2(c)). 이어서, 그 레지스트 패턴 (28) 이 형성된 SiO2 막 (27) 상에 티탄 (Ti) 막, 금 (Au) 막을 순서대로 성막하고, 리프트 오프함으로써, 다이아몬드층 (26) 상에 SiO2 막 (27), 티탄 (Ti)/금 (Au) 패턴 (29) 을 순서대로 형성하였다 (도 2(d)). 다음으로, CF4 가스를 사용하고 SiO2 에칭을 실시하여 다이아몬드 에칭용 하드 마스크로 하였다 (도 2(e)).
유도 결합형 플라즈마 에칭 장치를 사용하여, O2 가스 100 vol.％, 2.0 ㎩, 500 W, 900 초의 조건에서 다이아몬드층의 에칭을 실시하고, 하지 (21) 표면에 패턴상의 다이아몬드 (22) 를 형성하였다 (도 2(f)). 또한, 여기까지가 본 발명에 있어서의 제 1 공정이다.
이 때, 패턴상의 다이아몬드 (22) 는, 가로 세로 50 ㎛ 의 사각형 도트상의 다이아몬드가 정렬한 패턴을 갖고 있고, 패턴 간극 (30) 의 폭 (W) 은 70 ㎛ 로 하였다. 바꿔 말하면, 다이아몬드층에 서로 평행한 복수의 홈을 형성하고, 또한 그 홈에 대해 수직이며, 또한 서로 평행한 복수의 홈을 형성한 패턴이다. 또, 홈의 방향은 서로 수직인 2 방향이며, 어느 일방은 다이아몬드층의 [011] 방향과 동일해지도록 하였다.
패턴 간극 (30) 의 깊이 (D) 는 10 ㎛ 이므로, 이 때의 패턴 간극 (30) 의 깊이 (D) 와 폭 (W) 의 비 (D/W) 는 0.14 가 되었다. 또, 패턴 간극 (30) 의 바닥부 (33) 는, 하지의 Ir 이 노출되어 있는 상태로 되어 있었다.
다음으로, 제 2 공정으로서, 얻어진 패턴상의 다이아몬드 (22) 에 대해, 플라즈마 처리에 의한 클리닝을 실시하였다 (도 2(g)). 유도 결합형 플라즈마 에칭 장치를 사용하여, CF4 가스 100 vol.％, 2.0 ㎩, 500 W, 650 초의 조건에서 처리를 실시하였다. 이 조작에 의해, 패턴상의 다이아몬드 벽면에 부착된 Ir 유래라고 생각되는 이물질을 제거할 수 있었다.
클리닝 후, 버퍼드 불화수소산으로 SiO2 의 하드 마스크를 제거하고, 추가로 열 혼산 세정을 실시하였다 (도 2(h)).
다음으로, 제 3 공정으로서, 하지 표면에 형성된 패턴상의 다이아몬드 (22) 로부터, 마이크로파 플라즈마 CVD 법에 의해 다이아몬드를 성장시키고, 제 1 공정에서 형성한 패턴상의 다이아몬드에 있어서의 패턴 간극 (30) 에 다이아몬드 (31) 를 형성하였다 (도 2(i)).
패턴상의 다이아몬드 (22) 를 형성한 기판을, 마이크로파 플라즈마 CVD 장치의 챔버 내에 세트하고, 로터리 펌프 및 터보 분자 펌프로 7 × 10-8 Torr (약 9.3 × 10-6 ㎩) 까지 배기한 후, 원료 가스인 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 을 500 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 챔버 내의 프레셔를 110 Torr (약 1.5 × 104 ㎩) 로 한 후, 3000 W 의 마이크로파 전력을 인가하여, 18 시간 제막을 실시하였다. 제막 중의 기판 온도를 파이로미터로 측정한 결과 1035 ℃ 였다.
얻어진 다이아몬드층은, 패턴 간극이 메워져 있었다. 이 때, 하지 표면으로부터 기판 표면까지의 두께는 103 ㎛ 였다. 이 다이아몬드층을 X 선 회절 측정 (입사 X 선 파장 1.54 Å) 한 결과, 다이아몬드 (004) 귀속의 2θ = 119.5˚ 에 있어서의 회절 강도 피크의 로킹 커브 반치폭은, 340 arcsec (약 0.1˚) 였다.
또한, 에치 피트 밀도에 대해서도 평가를 실시하였다. 2.45 GHz 의 마이크로파 플라즈마 CVD 장치를 사용하여, H2 가스 100 vol.％, 0.8 ㎩, 2200 W, 1 시간의 조건에서, 다이아몬드층의 표면을 플라즈마 처리한 후, SEM 관찰에 의해 에치 피트 밀도를 측정한 결과, 패턴상의 다이아몬드 위로 성장한 부분에서는 1 × 108 (㎝-2) 이었던 것에 대해, 패턴 간극 부분에서는 3 × 106 (㎝-2) 으로, 에치 피트 밀도가 2 자리 정도 감소되어 있었다.
제조된 다이아몬드 기판 (32) 의 단면을 SEM 관찰한 결과, 패턴 간극이었던 지점의 중앙 부근에서, Ir 층과 다이아몬드층의 경계에 접하도록, 단면이 1 변 5 ㎛ 인 대략 삼각 형상의 보이드가 관찰되었다.
다이아몬드 기판 (32) 의 응력을 평가하기 위해서, 다이아몬드층 형성 전후에 있어서의 기판 이면의 휨 변화량을, 광 간섭식 또는 접촉식의 측정 장치를 사용하여 측정하였다. 계속해서, 이 측정값을 다이아몬드층 형성 전후에 있어서의 막두께 증가량으로 나누어, 산출한 값을 다이아몬드 기판의 응력의 평가값으로 하였다. 여기서의 평가값은 21 × 10-2 였다.
다음으로, 얻어진 다이아몬드 기판 (32) 의 표면에 연마 가공을 실시하였다. 연마 후의 하지 표면으로부터 기판 표면까지의 두께는 71 ㎛, 표면 조도 (RMS) 는 0.3 ㎚ (AFM 측정, 가로 세로 10 ㎛ 영역) 가 되었다.
계속해서, 2 회째의 다이아몬드층의 패터닝을 1 회째의 패터닝과 동일한 방법으로 실시하였다. 여기서의 패턴 형상은, 1 회째의 패턴 형상과 동일하게, 가로 세로 50 ㎛ 의 사각형 도트상의 다이아몬드가 정렬한 패턴이고, 패턴 간극의 폭 (W) 은 70 ㎛ 로 하였다. 단, 패턴의 위치는, 1 회째의 패턴에 대해, 다이아몬드층의 [011] 방향으로 60 ㎛ 평행 이동시킨 패턴으로 하였다. 즉, 여기서는, 제 2 공정에서 형성한 다이아몬드를, 제 1 공정에서 형성한 패턴상의 다이아몬드와의 경계로부터 10 ㎛ 의 위치까지 제거하고 있다.
다음으로, 하지 표면에 형성된 패턴상의 다이아몬드로부터 다이아몬드를 성장시킨 방법과 동일한 방법으로, 패턴상의 다이아몬드로부터 다이아몬드를 성장시켰다.
얻어진 다이아몬드층은, 패턴 간극이 메워져 있었다. 이 때, 하지 표면으로부터 기판 표면까지의 두께는 164 ㎛ 였다. 이 다이아몬드층을 X 선 회절 측정 (입사 X 선 파장 1.54 Å) 한 결과, 다이아몬드 (004) 귀속의 2θ = 119.5˚ 에 있어서의 회절 강도 피크의 로킹 커브 반치폭은, 340 arcsec (약 0.1˚) 였다.
또한, 에치 피트 밀도에 대해서도 평가를 실시하였다. 2.45 GHz 의 마이크로파 플라즈마 CVD 장치를 사용하여, H2 가스 100 vol.％, 0.8 ㎩, 2200 W, 1 시간의 조건에서, 다이아몬드층의 표면을 플라즈마 처리한 후, SEM 관찰에 의해 에치 피트 밀도를 측정한 결과, 패턴상의 다이아몬드 위로 성장한 부분에서도, 패턴 간극 부분에서도 3 × 106 (㎝-2) 이고, 다이아몬드 기판 표면 전체에서 에치 피트 밀도는 낮은 값이 되었다.
기판의 단면을 SEM 관찰한 결과, 2 회째의 패턴 간극이었던 지점의 중앙 부근에서도, Ir 층과 다이아몬드층의 경계에 접하도록, 단면이 1 변 5 ㎛ 인 대략 삼각 형상의 보이드가 관찰되었다.
다이아몬드 기판의 응력을 평가하기 위해서, 다이아몬드층 형성 전후에 있어서의 (기판 이면의 휨 변화량)/(막두께 증가량) 을 측정한 결과, 그 값은 15 × 10-2 였다.
(실시예 2)
도 1 에 나타내는 방법으로, 다이아몬드 기판을 제조하였다.
먼저, 직경 5.0 ㎜, 두께 0.5 ㎜, 표면이 (100) 면이 되는 양면 연마된 헤테로에피택셜 다이아몬드 기판 (자립 기판) (3) 을 준비하고, 열 혼산 세정을 실시한 것을 하지 (1) 로 하였다 (도 1(a)).
다음으로, 실시예 1 과 동일한 방법으로, 다이아몬드 (3) 로 이루어지는 하지 (1) 의 패터닝을 실시하였다. 먼저, 오르토규산테트라에틸 (TEOS) 을 원료로 하고, RF 플라즈마 CVD 법에 의해 다이아몬드 기판 (3) 상에 1000 ㎚ 의 SiO2 막 (7) 을 형성하였다 (도 1(b)). 이 SiO2 막 (7) 상에 레지스트 패턴 (8) 을 형성하였다 (도 1(c)). 다음으로, 그 레지스트 패턴 (8) 이 형성된 SiO2 막 (7) 상에 티탄 (Ti) 막, 금 (Au) 막을 순서대로 성막하고, 리프트 오프함으로써, 다이아몬드 기판 (3) 상에 SiO2 막 (7), 티탄 (Ti)/금 (Au) 패턴 (9) 을 순서대로 형성하였다 (도 1(d)). 이어서, CF4 가스를 사용하고 SiO2 에칭을 실시하여 다이아몬드 에칭용 하드 마스크로 하였다 (도 1(e)).
유도 결합형 플라즈마 에칭 장치를 사용하여, O2 가스 100 vol.％, 2.0 ㎩, 500 W, 900 초의 조건에서 다이아몬드의 에칭을 실시하고, 하지 표면에 패턴상의 다이아몬드 (2) 를 형성하였다 (도 1(f)). 또한, 여기까지가 본 발명에 있어서의 제 1 공정이다.
이 때, 패턴 형상은, 가로 세로 50 ㎛ 의 사각형 도트상의 다이아몬드가 정렬한 패턴이고, 패턴 간극 (10) 의 폭 (W) 은 70 ㎛ 로 하였다. 바꿔 말하면, 다이아몬드층에 서로 평행한 복수의 홈을 형성하고, 또한, 그 홈에 대해 수직이며, 또한 서로 평행한 복수의 홈을 형성한 패턴이다. 또, 홈의 방향은 서로 수직인 2 방향이며, 어느 일방은 다이아몬드층의 [011] 방향과 동일해지도록 하였다.
패턴 간극 (10) 의 깊이 (D) 는 10 ㎛ 가 되도록 했으므로, 이 때의 패턴 간극 (10) 의 깊이 (D) 와 폭 (W) 의 비 (D/W) 는 0.14 가 되었다.
다음으로, 제 2 공정으로서, 얻어진 패턴상의 다이아몬드 (2) 에 대해, 플라즈마 처리에 의한 클리닝을 실시하였다 (도 1(g)). 유도 결합형 플라즈마 에칭 장치를 사용하여, CF4 가스 100 vol.％, 2.0 ㎩, 500 W, 650 초의 조건에서 처리를 실시하였다.
클리닝 후, 버퍼드 불화수소산으로 SiO2 의 하드 마스크를 제거하고, 추가로 열 혼산 세정을 실시하였다 (도 1(h)).
다음으로, 제 3 공정으로서, 하지 표면에 형성된 패턴상의 다이아몬드 (2) 로부터, 마이크로파 플라즈마 CVD 법에 의해 다이아몬드를 성장시키고, 제 1 공정에서 형성한 패턴상의 다이아몬드 (2) 에 있어서의 패턴 간극 (10) 에 다이아몬드 (11) 를 형성하였다 (도 1(i)).
패턴상의 다이아몬드 (2) 를 형성한 기판을, 마이크로파 플라즈마 CVD 장치의 챔버 내에 세트하고, 로터리 펌프 및 터보 분자 펌프로 7 × 10-8 Torr (약 9.3 × 10-6 ㎩) 까지 배기한 후, 원료 가스인 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 를 500 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 챔버 내의 프레셔를 110 Torr (약 1.5 × 104 ㎩) 로 한 후, 3000 W 의 마이크로파 전력을 인가하여, 15 시간 제막을 실시하였다. 제막 중의 기판 온도를 파이로미터로 측정한 결과 1050 ℃ 였다.
얻어진 다이아몬드층은, 패턴 간극이 메워져 있었다. 이 때, 하지 표면으로부터 기판 표면까지의 두께는 78 ㎛ 였다. 이 다이아몬드층을 X 선 회절 측정 (입사 X 선 파장 1.54 Å) 한 결과, 다이아몬드 (004) 귀속의 2θ = 119.5˚ 에 있어서의 회절 강도 피크의 로킹 커브 반치폭은, 340 arcsec (약 0.1˚) 였다.
또한, 에치 피트 밀도에 대해서도 평가를 실시하였다. 2.45 GHz 의 마이크로파 플라즈마 CVD 장치를 사용하여, H2 가스 100 vol.％, 0.8 ㎩, 2200 W, 1 시간의 조건에서, 다이아몬드층의 표면을 플라즈마 처리한 후, SEM 관찰에 의해 에치 피트 밀도를 측정한 결과, 패턴상의 다이아몬드 위로 성장한 부분에서는 2 × 108 (㎝-2) 이었던 것에 대해, 패턴 간극 부분에서는 4 × 106 (㎝-2) 으로, 에치 피트 밀도가 2 자리 정도 감소되어 있었다.
다이아몬드 기판 (12) 의 단면을 SEM 관찰한 결과, 패턴 간극이었던 지점은 완전히 메워져 있었다. 다이아몬드 기판의 응력을 평가하기 위해서, 다이아몬드층 형성 전후에 있어서의 (기판 이면의 휨 변화량)/(막두께 증가량) 을 측정한 결과, 그 값은 15 × 10-2 였다.
다음으로, 얻어진 다이아몬드 기판 (12) 의 표면에 연마 가공을 실시하였다. 연마 후의 하지 표면으로부터 기판 표면까지의 두께는 56 ㎛, 표면 조도 (RMS) 는 0.3 ㎚ (AFM 측정, 가로 세로 10 ㎛ 영역) 가 되었다.
계속해서, 2 회째의 다이아몬드층의 패터닝을 1 회째의 패터닝과 동일한 방법으로 실시하였다. 여기서의 패턴 형상은, 1 회째의 패턴 형상과 동일하게, 가로 세로 50 ㎛ 의 사각형 도트상의 다이아몬드가 정렬한 패턴이고, 패턴 간극의 폭 (W) 은 70 ㎛ 로 하였다. 단, 패턴의 위치는, 1 회째의 패턴에 대해, 다이아몬드층의 [011] 방향으로 60 ㎛ 평행 이동시킨 패턴으로 하였다. 즉, 여기서는, 제 2 공정에서 형성한 다이아몬드를, 제 1 공정에서 형성한 패턴상의 다이아몬드와의 경계로부터 10 ㎛ 의 위치까지 제거하고 있다.
다음으로, 하지 표면에 형성된 패턴상의 다이아몬드로부터 다이아몬드를 성장시킨 방법과 동일한 방법으로, 패턴상의 다이아몬드로부터 다이아몬드를 성장시켰다.
얻어진 다이아몬드층은, 패턴 간극이 메워져 있었다. 이 때, 하지 표면으로부터 기판 표면까지의 두께는 134 ㎛ 였다.
이 다이아몬드층을 X 선 회절 측정 (입사 X 선 파장 1.54 Å) 한 결과, 다이아몬드 (004) 귀속의 2θ = 119.5˚ 에 있어서의 회절 강도 피크의 로킹 커브 반치폭은, 340 arcsec (약 0.1˚) 였다.
또한, 에치 피트 밀도에 대해서도 평가를 실시하였다. 2.45 GHz 의 마이크로파 플라즈마 CVD 장치를 사용하여, H2 가스 100 vol.％, 0.8 ㎩, 2200 W, 1 시간의 조건에서, 다이아몬드층의 표면을 플라즈마 처리한 후, SEM 관찰에 의해 에치 피트 밀도를 측정한 결과, 패턴상의 다이아몬드 위로 성장한 부분에서는 3 × 106 (㎝-2), 패턴 간극 부분도 4 × 106 (㎝-2) 으로, 다이아몬드 기판 표면 전체에서 에치 피트 밀도는 낮은 값이 되었다.
기판의 단면을 SEM 관찰한 결과, 패턴 간극이었던 지점은 완전히 메워져 있었다.
다이아몬드 기판의 응력을 평가하기 위해서, 다이아몬드층 형성 전후에 있어서의 (기판 이면의 휨 변화량)/(막두께 증가량) 을 측정한 결과, 그 값은 10 × 10-2 였다.
(실시예 3)
도 2 에 나타내는 방법으로, 다이아몬드 기판을 제조하였다.
먼저, 이하와 같이 하여, 하지 (21) 를 제작하고, 그 하지 (21) 에 다이아몬드층 (26) 을 형성하였다 (도 2(a)).
직경 10.0 ㎜, 두께 1.0 ㎜, 표면이 (100) 면이 되는 양면 연마된 단결정 실리콘 (Si) 기판 (23) 을 준비하였다. 준비한 단결정 실리콘 기판 (23) 의 편면에, 전자 빔 증착에 의해 단결정 MgO 로 이루어지는 층 (24) 을 형성하였다. 이 때, 진공 중, 기판 온도 900 ℃ 의 조건으로 하고, 단결정 MgO 층 (24) 이 1 ㎛ 가 될 때까지 에피택셜 성장시켰다. 또한, 이 단결정 MgO 층 (24) 상에, Ir 로 이루어지는 층 (25) 을 형성하였다. Ir 층 (25) 의 형성에는, 직경 6 인치 (150 ㎜), 두께 5.0 ㎜, 순도 99.9 ％ 이상의 Ir 을 타깃으로 한 고주파 (RF) 마그네트론 스퍼터법 (13.56 MHz) 을 사용하였다.
단결정 MgO 층 (24) 이 형성된 기판을 800 ℃ 로 가열하고, 베이스 프레셔가 6 × 10-7 Torr (약 8.0 × 10-5 ㎩) 이하가 된 것을 확인한 후, Ar 가스를 10 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 프레셔를 5 × 10-2 Torr (약 6.7 ㎩) 로 한 후, RF 전력 1000 W 를 입력하여 15 분간 성막을 실시하였다. 얻어진 Ir 층 (25) 은 두께 0.7 ㎛ 였다.
이와 같이 하여 얻어진 단결정 실리콘 기판 (23) 상에, 단결정 MgO 층 (24), Ir 층 (25) 을 적층시킨 것을 실시예 3 에 있어서의 하지 (21) 로 하였다.
다음으로, 다이아몬드의 핵 형성을 위해서 하지 (21) 의 전처리 (바이어스 처리) 를 실시하였다. Ir 층 (25) 측을 위로 하여 하지 (21) 를 15 ㎜ 직경으로 평판형의 전극 상에 세트하였다. 베이스 프레셔가 1 × 10-6 Torr (약 1.3 × 10-4 ㎩) 이하가 된 것을 확인한 후, 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 을 500 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 프레셔를 100 Torr (약 1.3 × 104 ㎩) 로 한 후, 기판측 전극에 부 전압을 인가하고 90 초간 플라즈마에 노출시켜, 하지 표면을 바이어스 처리하였다.
계속해서, 하지 표면에 직류 플라즈마 CVD 법에 의해 다이아몬드층 (26) 을 헤테로에피택셜 성장시켰다. 바이어스 처리를 실시한 하지를, 직류 플라즈마 CVD 장치의 챔버 내에 세트하고, 로터리 펌프로 10-3 Torr (약 1.3 × 10-1 ㎩) 이하의 베이스 프레셔까지 배기한 후, 원료 가스인 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 을 1000 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 챔버 내의 프레셔를 110 Torr (약 1.5 × 104 ㎩) 로 한 후, 2.0 A 의 직류 전류를 흘려 2 시간 제막을 실시하였다. 제막 중의 하지 온도를 파이로미터로 측정한 결과 950 ℃ 였다.
얻어진 다이아몬드층 (26) 은, 직경 10 ㎜ 의 기판 전체면에서 박리도 없고 완전한 연속막이며, 막두께는 10 ㎛ 였다. 이 다이아몬드층을 X 선 회절 측정 (입사 X 선 파장 1.54 Å) 한 결과, 다이아몬드 (004) 귀속의 2θ = 119.5˚ 에 있어서의 회절 강도 피크의 로킹 커브 반치폭은, 720 arcsec (약 0.2˚) 였다.
또한, 에치 피트 밀도에 대해서도 평가를 실시하였다. 2.45 GHz 의 마이크로파 플라즈마 CVD 장치를 사용하여, H2 가스 100 vol.％, 0.8 ㎩, 2200 W, 1 시간의 조건에서, 다이아몬드층 (26) 의 표면을 플라즈마 처리한 후, SEM 관찰에 의해 에치 피트 밀도를 측정한 결과, 8 × 108 (㎝-2) 이었다.
다음으로, 다이아몬드층 (26) 의 패터닝을 실시하였다. 먼저, 오르토규산테트라에틸 (TEOS) 을 원료로 하고, RF 플라즈마 CVD 법에 의해 다이아몬드층 상에 1000 ㎚ 의 SiO2 막 (27) 을 형성하였다 (도 2(b)). 이 SiO2 막 (27) 상에 레지스트 패턴 (28) 을 형성하였다 (도 2(c)). 다음으로, 그 레지스트 패턴 (28) 이 형성된 SiO2 막 (27) 상에 티탄 (Ti) 막, 금 (Au) 막을 순서대로 성막하고, 리프트 오프함으로써, 다이아몬드층 (26) 상에 SiO2 막 (27), 티탄 (Ti)/금 (Au) 패턴 (29) 을 순서대로 형성하였다 (도 2(d)). 이어서, CF4 가스를 사용하고 SiO2 에칭을 실시하여 다이아몬드 에칭용 하드 마스크로 하였다 (도 2(e)).
유도 결합형 플라즈마 에칭 장치를 사용하여, O2 가스 100 vol.％, 2.0 ㎩, 500 W, 900 초의 조건에서 다이아몬드층의 에칭을 실시하고, 하지 (21) 의 표면에 패턴상의 다이아몬드 (22) 를 형성하였다 (도 2(f)). 여기까지가 본 발명에 있어서의 제 1 공정이다.
이 때, 패턴 형상은, 가로 세로 50 ㎛ 의 사각형 도트상의 다이아몬드가 정렬한 패턴이고, 패턴상의 다이아몬드에 있어서의 패턴 간극 (30) 의 폭 (W) 은 5 ㎛ 로 하였다. 바꿔 말하면, 다이아몬드층에 서로 평행한 복수의 홈을 형성하고, 또한 그 홈에 대해 수직이며, 또한 서로 평행한 복수의 홈을 형성한 패턴이다. 또, 홈의 방향은 서로 수직인 2 방향이며, 어느 일방은 다이아몬드층의 [011] 방향과 동일해지도록 하였다.
패턴 간극 (30) 의 깊이 (D) 는 10 ㎛ 이므로, 이 때의 패턴 간극 (30) 의 깊이 (D) 와 폭 (W) 의 비 (D/W) 는 2.0 이 되었다. 또, 패턴 간극 (30) 의 바닥부는, 하지의 Ir 이 노출되어 있는 상태로 되어 있었다.
또, 이 때의 기판 표면의 SEM 관찰 이미지를 도 3 에 나타낸다. 도 3 에 나타내는 바와 같이, 패턴상의 다이아몬드 (22) 의 벽면에 이종 부착물이 부착되어 있는 모습이 관찰되었다.
다음으로, 제 2 공정으로서, 얻어진 패턴상의 다이아몬드 (22) 에 대해, 플라즈마 처리에 의한 클리닝을 실시하였다 (도 2(g)). 유도 결합형 플라즈마 에칭 장치를 사용하여, CF4 가스 100 vol.％, 2.0 ㎩, 500 W, 650 초의 조건에서 처리를 실시하였다. 이 조작에 의해, 패턴상의 다이아몬드 벽면에 부착된 Ir 유래라고 생각되는 이물질을 제거할 수 있었다. 클리닝 후의, 기판 표면의 SEM 관찰 이미지를 도 4 에 나타낸다. 패턴상의 다이아몬드 (22) 의 벽면에 이종 재료를 제거한 것이 확인되었다.
클리닝 후, 버퍼드 불화수소산으로 SiO2 의 하드 마스크를 제거하고, 추가로 열 혼산 세정을 실시하였다 (도 2(h)).
다음으로, 제 3 공정으로서, 하지 표면에 형성된 패턴상의 다이아몬드 (22) 로부터, 마이크로파 플라즈마 CVD 법에 의해 다이아몬드 (31) 를 성장시켰다 (도 2(i)).
패턴상의 다이아몬드 (22) 를 형성한 기판을, 마이크로파 플라즈마 CVD 장치의 챔버 내에 세트하고, 로터리 펌프 및 터보 분자 펌프로 7 × 10-8 Torr (약 9.3 × 10-6 ㎩) 까지 배기한 후, 원료 가스인 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 을 500 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 챔버 내의 프레셔를 110 Torr (약 1.5 × 104 ㎩) 로 한 후, 3000 W 의 마이크로파 전력을 인가하여, 18 시간 제막을 실시하였다. 제막 중의 기판 온도를 파이로미터로 측정한 결과 1035 ℃ 였다.
도 5 에, 제조된 다이아몬드 기판 (32) 의 표면의 SEM 관찰 이미지를 나타낸다. 얻어진 다이아몬드층은, 패턴 간극이 일부를 제외하고 메워져 있었다. 이 때, 하지 표면으로부터 기판 표면까지의 두께는 103 ㎛ 였다. 이 다이아몬드층을 X 선 회절 측정 (입사 X 선 파장 1.54 Å) 한 결과, 다이아몬드 (004) 귀속의 2θ = 119.5˚ 에 있어서의 회절 강도 피크의 로킹 커브 반치폭은, 340 arcsec (약 0.1˚) 였다.
또한, 에치 피트 밀도에 대해서도 평가를 실시하였다. 2.45 GHz 의 마이크로파 플라즈마 CVD 장치를 사용하여, H2 가스 100 vol.％, 0.8 ㎩, 2200 W, 1 시간의 조건에서, 다이아몬드층의 표면을 플라즈마 처리한 후, SEM 관찰에 의해 에치 피트 밀도를 측정한 결과, 패턴상의 다이아몬드 위로 성장한 부분에서는 1 × 108 (㎝-2) 이었던 것에 대해, 패턴 간극 부분에서는 4 × 106 (㎝-2) 으로, 에치 피트 밀도가 2 자리 정도 감소되어 있었다.
얻어진 다이아몬드 기판 (32) 의 단면을 SEM 관찰한 결과, 패턴 간극이었던 지점의 중앙 부근에서, Ir 층과 다이아몬드층의 경계에 접하도록, 단면이 1 변 3 ㎛ 인 대략 삼각 형상의 보이드가 관찰되었다.
다이아몬드 기판 (32) 의 응력을 평가하기 위해서, 다이아몬드층 형성 전후에 있어서의 기판 이면의 휨 변화량을, 광 간섭식 또는 접촉식의 측정 장치를 사용하여 측정하였다. 계속해서, 이 측정값을 다이아몬드층 형성 전후에 있어서의 막두께 증가량으로 나누어, 산출한 값을 다이아몬드 기판의 응력의 평가값으로 하였다. 여기서의 평가값은 30 × 10-2 였다.
(비교예 1)
먼저, 직경 10.0 ㎜, 두께 1.0 ㎜, 표면이 (100) 면이 되는 양면 연마된 단결정 실리콘 (Si) 기판을 준비하였다.
준비한 단결정 실리콘 기판의 편면에, 전자 빔 증착에 의해 단결정 MgO 로 이루어지는 층을 형성하였다. 이 때, 진공 중, 기판 온도 900 ℃ 의 조건으로 하고, 단결정 MgO 층이 1 ㎛ 가 될 때까지 에피택셜 성장시켰다. 또한, 이 단결정 MgO 층 상에, Ir 로 이루어지는 층을 형성하였다. Ir 층의 형성에는, 직경 6 인치 (150 ㎜), 두께 5.0 ㎜, 순도 99.9 ％ 이상의 Ir 을 타깃으로 한 고주파 (RF) 마그네트론 스퍼터법 (13.56 MHz) 을 사용하였다. 단결정 MgO 층이 형성된 기판을 800 ℃ 로 가열하고, 베이스 프레셔가 6 × 10-7 Torr (약 8.0 × 10-5 ㎩) 이하가 된 것을 확인한 후, Ar 가스를 10 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 프레셔를 5 × 10-2 Torr (약 6.7 ㎩) 로 한 후, RF 전력 1000 W 를 입력하여 15 분간 성막을 실시하였다. 얻어진 Ir 층은 두께 0.7 ㎛ 였다.
이와 같이 하여 얻어진 단결정 실리콘 기판 상에, 단결정 MgO 층, Ir 층을 적층시킨 것을 비교예 1 에 있어서의 하지로 하였다.
다음으로, 다이아몬드의 핵 형성을 위해서 하지의 전처리 (바이어스 처리) 를 실시하였다. Ir 층측을 위로 하여 하지를 15 ㎜ 직경으로 평판형의 전극 상에 세트하였다. 베이스 프레셔가 1 × 10-6 Torr (약 1.3 × 10-4 ㎩) 이하가 된 것을 확인한 후, 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 을 500 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 프레셔를 100 Torr (약 1.3 × 104 ㎩) 로 한 후, 기판측 전극에 부 전압을 인가하고 90 초간 플라즈마에 노출시켜, 하지 표면을 바이어스 처리하였다.
계속해서, 하지 표면에 직류 플라즈마 CVD 법에 의해 다이아몬드층을 헤테로에피택셜 성장시켰다. 바이어스 처리를 실시한 하지를, 직류 플라즈마 CVD 장치의 챔버 내에 세트하고, 로터리 펌프로 10-3 Torr (약 1.3 × 10-1 ㎩) 이하의 베이스 프레셔까지 배기한 후, 원료 가스인 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 을 1000 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 챔버 내의 프레셔를 110 Torr (약 1.5 × 104 ㎩) 로 한 후, 2.0 A 의 직류 전류를 흘려 2 시간 제막을 실시하였다. 제막 중의 하지 온도를 파이로미터로 측정한 결과 950 ℃ 였다.
얻어진 다이아몬드층은, 직경 10 ㎜ 의 기판 전체면에서 박리도 없고 완전한 연속막이며, 막두께는 10 ㎛ 였다. 이 다이아몬드층을 X 선 회절 측정 (입사 X 선 파장 1.54 Å) 한 결과, 다이아몬드 (004) 귀속의 2θ = 119.5˚ 에 있어서의 회절 강도 피크의 로킹 커브 반치폭은, 720 arcsec (약 0.2˚) 였다.
또한, 에치 피트 밀도에 대해서도 평가를 실시하였다. 2.45 GHz 의 마이크로파 플라즈마 CVD 장치를 사용하여, H2 가스 100 vol.％, 0.8 ㎩, 2200 W, 1 시간의 조건에서, 다이아몬드층의 표면을 플라즈마 처리한 후, SEM 관찰에 의해 에치 피트 밀도를 측정한 결과, 8 × 108 (㎝-2) 이었다.
다음으로, 다이아몬드층의 패터닝을 실시하였다. 먼저, 오르토규산테트라에틸 (TEOS) 을 원료로 하고, RF 플라즈마 CVD 법에 의해 다이아몬드층 상에 1000 ㎚ 의 SiO2 막을 형성하였다. 이 SiO2 막 상에 레지스트 패터닝을 실시하고, SiO2 에칭을 실시하여 다이아몬드 에칭용 하드 마스크로 하였다.
유도 결합형 플라즈마 에칭 장치를 사용하여, O2 가스 100 vol.％, 2.0 ㎩, 500 W, 900 초의 조건에서 다이아몬드층의 에칭을 실시하였다.
이 때, 패턴 형상은, 가로 세로 50 ㎛ 의 사각형 도트상의 다이아몬드가 정렬한 패턴이고, 패턴 간극의 폭 (W) 은 70 ㎛ 로 하였다. 바꿔 말하면, 다이아몬드층에 서로 평행한 복수의 홈을 형성하고, 또한 그 홈에 대해 수직이며, 또한 서로 평행한 복수의 홈을 형성한 패턴이다. 또, 홈의 방향은 서로 수직인 2 방향이며, 어느 일방은 다이아몬드층의 [011] 방향과 동일해지도록 하였다.
패턴 간극의 깊이 (D) 는 10 ㎛ 이므로, 이 때의 패턴 간극의 깊이 (D) 와 폭 (W) 의 비 (D/W) 는 0.14 가 되었다. 또, 패턴 간극의 바닥부는, 하지의 Ir 이 노출되어 있는 상태로 되어 있었다.
비교예 1 에서는, 플라즈마 처리에 의한 클리닝은 실시하지 않고, 패턴상의 다이아몬드의 벽면에는 Ir 유래라고 생각되는 이물질이 관찰되었다.
버퍼드 불화수소산으로 SiO2 의 하드 마스크를 제거하고, 추가로 열 혼산 세정을 실시하여, 하지 표면에 패턴상의 다이아몬드를 형성하였다.
다음으로, 하지 표면에 형성된 패턴상의 다이아몬드로부터, 마이크로파 플라즈마 CVD 법에 의해 다이아몬드를 성장시켰다. 패턴상의 다이아몬드를 형성한 기판을, 마이크로파 플라즈마 CVD 장치의 챔버 내에 세트하고, 로터리 펌프 및 터보 분자 펌프로 7 × 10-8 Torr (약 9.3 × 10-6 ㎩) 까지 배기한 후, 원료 가스인 수소 희석 메탄 (CH4/(CH4 ＋ H2) = 5.0 vol.％) 을 500 sccm 도입하였다. 배기계로 통하는 밸브의 개구도를 조절하여 챔버 내의 프레셔를 110 Torr (약 1.5 × 104 ㎩) 로 한 후, 3000 W 의 마이크로파 전력을 인가하여, 18 시간 제막을 실시하였다. 제막 중의 기판 온도를 파이로미터로 측정한 결과 1035 ℃ 였다.
얻어진 다이아몬드 기판 표면의 SEM 관찰 이미지 (도 6) 에 나타내는 바와 같이, 표면 전체가 다결정으로 덮여 있었다.
이상의 결과로부터, 본 발명의 다이아몬드 기판의 제조 방법에 의해 다이아몬드 기판을 제조하면, 이상 성장 입자의 발생을 억제할 수 있고, 결함이 적은 다이아몬드 기판이 얻어지는 것을 알 수 있다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허 청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 발휘하는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 함유된다.
1, 21 : 하지,
2, 22 : 제 1 공정에 있어서 형성한 패턴상의 다이아몬드,
3 : 다이아몬드,
23 : 실리콘 (Si) 기판,
24 : 중간층 (단결정 MgO 층),
25 : 표층 (Ir 층),
26 : 다이아몬드층,
7, 27 : SiO2 막,
8, 28 : 레지스트 패턴,
9, 29 : 티탄 (Ti)/금 (Au) 패턴,
10, 30 : 제 1 공정에서 형성한 패턴상의 다이아몬드에 있어서의 패턴 간극,
11, 31 : 제 3 공정에서 형성한 다이아몬드,
12, 32 : 다이아몬드 기판,
13, 33 : 제 1 공정에 있어서 형성한 패턴상의 다이아몬드에 있어서의 패턴 간극의 바닥부.

Claims (9)

  1. 다이아몬드 기판의 제조 방법으로서,
    표면이 다이아몬드가 아닌 이종 재료로 구성되는 하지의 상기 표면에 다이아몬드를 성장시키고, 그 다이아몬드를 패턴상으로 가공하여 패턴상의 다이아몬드를 형성하는 제 1 공정으로서, 그 패턴상의 다이아몬드에 있어서의 패턴 간극의 바닥부를 구성하는 재료를 이종 재료로 하거나, 또는 상기 패턴 간극의 바닥부의 적어도 일부를 관통시키는 제 1 공정과,
    그 제 1 공정에서 형성한 패턴상의 다이아몬드의, 패턴의 측벽면에 부착된, 다이아몬드가 아닌 이종 부착물을 제거하는 제 2 공정과,
    상기 제 1 공정에서 형성한 패턴상의 다이아몬드로부터 다이아몬드를 성장시켜, 상기 제 1 공정에서 형성한 패턴상의 다이아몬드에 있어서의 패턴 간극에 다이아몬드를 형성하는 제 3 공정을 포함하는 것을 특징으로 하는 다이아몬드 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 공정에 있어서, CF4 플라즈마를 사용하여 다이아몬드의 측벽면에 부착된 상기 이종 부착물을 제거하는 것을 특징으로 하는 다이아몬드 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 공정에 있어서 형성하는 패턴상의 다이아몬드에 있어서의 패턴 간극의 깊이 (D) 와 폭 (W) 의 비인 D/W 를, 0.1 이상으로 하는 것을 특징으로 하는 다이아몬드 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 공정에 있어서 형성하는 패턴상의 다이아몬드에 있어서의 패턴 간극의 바닥부의 적어도 일부를, 상기 하지 표면보다 하방에 형성하는 것을 특징으로 하는 다이아몬드 기판의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 공정에 있어서, 화학 기상 성장법을 사용하여 다이아몬드를 성장시키는 것을 특징으로 하는 다이아몬드 기판의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 공정에 있어서 성장시키는 다이아몬드에 보이드를 형성하는 것을 특징으로 하는 다이아몬드 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 제 3 공정에 있어서 성장시키는 다이아몬드에 보이드를 형성하는 것을 특징으로 하는 다이아몬드 기판의 제조 방법.
  8. 삭제
  9. 삭제
KR1020170023620A 2016-02-29 2017-02-22 다이아몬드 기판의 제조 방법 KR102687003B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016037183A JP6699015B2 (ja) 2016-02-29 2016-02-29 ダイヤモンド基板の製造方法
JPJP-P-2016-037183 2016-02-29

Publications (2)

Publication Number Publication Date
KR20170101797A KR20170101797A (ko) 2017-09-06
KR102687003B1 true KR102687003B1 (ko) 2024-07-19

Family

ID=58264336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170023620A KR102687003B1 (ko) 2016-02-29 2017-02-22 다이아몬드 기판의 제조 방법

Country Status (6)

Country Link
US (1) US10100435B2 (ko)
EP (1) EP3211658B1 (ko)
JP (1) JP6699015B2 (ko)
KR (1) KR102687003B1 (ko)
CN (1) CN107130293B (ko)
TW (1) TWI736588B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6679022B2 (ja) 2016-02-29 2020-04-15 信越化学工業株式会社 ダイヤモンド基板の製造方法
GB201801288D0 (en) 2018-01-26 2018-03-14 Element Six Tech Ltd Synthetic diamond material
KR102230458B1 (ko) * 2018-11-30 2021-03-23 한국산업기술대학교산학협력단 다이아몬드 기판 제조 방법
EP3795724A1 (en) * 2019-09-20 2021-03-24 Universität des Saarlandes Micro and nano structuring of a diamond substrate
NL2032889B1 (en) * 2022-08-29 2024-03-12 Univ Delft Tech Heteroepitaxial growth of single crystalline diamond on a substrate
CN118563286B (zh) * 2024-08-01 2024-10-18 深圳优普莱等离子体技术有限公司 一种防止籽晶位移的mpcvd金刚石培育方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120047950A1 (en) * 2010-08-24 2012-03-01 Board Of Trustees Of Michigan State University Single crystal diamond gemstones and methods therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614019A (en) * 1992-06-08 1997-03-25 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US5443032A (en) * 1992-06-08 1995-08-22 Air Products And Chemicals, Inc. Method for the manufacture of large single crystals
US5711698A (en) * 1995-05-05 1998-01-27 Saint-Gobain/Norton Industrial Ceramics Corp Method of synthetic diamond ablation with an oxygen plasma and synthetic diamonds etched accordingly
JP2005219962A (ja) * 2004-02-05 2005-08-18 Sumitomo Electric Ind Ltd ダイヤモンド単結晶基板及びその製造方法
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US8624263B2 (en) * 2008-04-17 2014-01-07 National Institute Of Advanced Industrial Science And Technology Diamond semiconductor device and method of manufacturing the same
JP2011079683A (ja) * 2009-10-02 2011-04-21 Shin-Etsu Chemical Co Ltd 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法
CN104018214B (zh) * 2014-06-10 2016-06-29 广州市众拓光电科技有限公司 一种用于GaN半导体材料外延的矩形图形化Si衬底AlN模板及其制备方法
JP6024860B2 (ja) * 2014-08-11 2016-11-16 住友電気工業株式会社 ダイヤモンド複合体およびダイヤモンドの製造方法
CN104651928A (zh) * 2015-01-17 2015-05-27 王宏兴 金刚石同质外延横向生长方法
CN104724664A (zh) * 2015-03-14 2015-06-24 王宏兴 单晶金刚石纳米柱阵列结构的制备方法和应用
CN104775154B (zh) * 2015-04-25 2017-06-27 哈尔滨工业大学 一种同质外延生长单晶金刚石时控制表面温度的方法
CN104911702B (zh) * 2015-04-29 2017-07-28 西安交通大学 基于自组装工艺的高质量单晶金刚石生长方法
CN105244316A (zh) * 2015-10-19 2016-01-13 中国电子科技集团公司第四十六研究所 一种掩膜辅助制备多孔GaN层的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120047950A1 (en) * 2010-08-24 2012-03-01 Board Of Trustees Of Michigan State University Single crystal diamond gemstones and methods therefor

Also Published As

Publication number Publication date
TWI736588B (zh) 2021-08-21
TW201800628A (zh) 2018-01-01
KR20170101797A (ko) 2017-09-06
US20170247814A1 (en) 2017-08-31
US10100435B2 (en) 2018-10-16
CN107130293B (zh) 2021-05-28
CN107130293A (zh) 2017-09-05
EP3211658A1 (en) 2017-08-30
JP2017154909A (ja) 2017-09-07
EP3211658B1 (en) 2020-12-09
JP6699015B2 (ja) 2020-05-27

Similar Documents

Publication Publication Date Title
JP6679022B2 (ja) ダイヤモンド基板の製造方法
KR102687003B1 (ko) 다이아몬드 기판의 제조 방법
CN108400157B (zh) 钻石成膜用衬底基板、以及使用其的钻石基板的制造方法
JP7420763B2 (ja) ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法
JP7226722B2 (ja) ダイヤモンド基板
JP7298832B2 (ja) ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法
WO2017017940A1 (ja) ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法
JP7487702B2 (ja) 単結晶ダイヤモンド基板の製造方法
JP2005223215A (ja) Ｓｉ基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置
KR20240144929A (ko) 베이스 기판 및 단결정 다이아몬드 적층 기판 그리고 그들의 제조 방법
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
TW202428916A (zh) 基底基板及單結晶金剛石層合基板以及該等之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant