JP2017154909A - ダイヤモンド基板の製造方法 - Google Patents

ダイヤモンド基板の製造方法 Download PDF

Info

Publication number
JP2017154909A
JP2017154909A JP2016037183A JP2016037183A JP2017154909A JP 2017154909 A JP2017154909 A JP 2017154909A JP 2016037183 A JP2016037183 A JP 2016037183A JP 2016037183 A JP2016037183 A JP 2016037183A JP 2017154909 A JP2017154909 A JP 2017154909A
Authority
JP
Japan
Prior art keywords
diamond
substrate
pattern
patterned
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016037183A
Other languages
English (en)
Other versions
JP6699015B2 (ja
Inventor
仁 野口
Hitoshi Noguchi
仁 野口
省三 白井
Shozo Shirai
省三 白井
牧野　俊晴
Toshiharu Makino
俊晴 牧野
政彦 小倉
Masahiko Ogura
政彦 小倉
宙光 加藤
Hiromitsu Kato
宙光 加藤
宏幸 川島
Hiroyuki Kawashima
宏幸 川島
大輔 桑原
Daisuke Kuwabara
大輔 桑原
山崎　聡
Satoshi Yamazaki
聡 山崎
竹内　大輔
Daisuke Takeuchi
大輔 竹内
規夫 徳田
Norio Tokuda
規夫 徳田
孝夫 猪熊
Takao Iguma
孝夫 猪熊
翼 松本
Tasuku Matsumoto
翼 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Kanazawa University NUC
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Shin Etsu Chemical Co Ltd
Kanazawa University NUC
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd, Kanazawa University NUC, National Institute of Advanced Industrial Science and Technology AIST filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2016037183A priority Critical patent/JP6699015B2/ja
Priority to KR1020170023620A priority patent/KR20170101797A/ko
Priority to EP17000295.0A priority patent/EP3211658B1/en
Priority to TW106106015A priority patent/TWI736588B/zh
Priority to CN201710103267.7A priority patent/CN107130293B/zh
Priority to US15/445,196 priority patent/US10100435B2/en
Publication of JP2017154909A publication Critical patent/JP2017154909A/ja
Application granted granted Critical
Publication of JP6699015B2 publication Critical patent/JP6699015B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】転位欠陥が少なく、異常成長粒子の発生を抑制したダイヤモンド基板の製造方法を提供する。
【解決手段】ダイヤモンド基板の製造方法であって、下地表面にパターン状のダイヤモンドを設ける第一の工程と、該第一の工程で設けたパターン状のダイヤモンドの壁面に付着した異種付着物を除去する第二の工程と、前記第一の工程で設けたパターン状のダイヤモンドからダイヤモンドを成長させて、前記第一の工程で設けたパターン状のダイヤモンドにおけるパターン間隙にダイヤモンドを形成する第三の工程とを含むことを特徴とするダイヤモンド基板の製造方法。
【選択図】図１

Description

本発明はダイヤモンド基板の製造方法に関する。
ダイヤモンドは、室温で５．４７ｅＶという広いバンドギャップを持ち、ワイドバンドギャップ半導体として知られている。
半導体の中でも、ダイヤモンドは、絶縁破壊電界強度が１０ＭＶ／ｃｍと非常に高く、高電圧動作が可能である。また、既知の物質として最高の熱伝導率を有していることから放熱性にも優れている。さらに、キャリア移動度や飽和ドリフト速度が非常に大きいため、高速デバイスとして適している。
そのため、ダイヤモンドは、高周波・大電力デバイスとしての性能を示すＪｏｈｎｓｏｎ性能指数を、炭化ケイ素や窒化ガリウムといった半導体と比較しても最も高い値を示し、究極の半導体と言われている。
このように、ダイヤモンドは、半導体材料としての実用化が期待されており、大面積かつ高品質なダイヤモンド基板の供給が望まれている。しかしながら、いまだに十分な品質のダイヤモンド基板は得られていない。
現在、ダイヤモンド基板として用いられているものに、高温高圧合成（ＨＰＨＴ）法によって合成されたＩｂ型のダイヤモンドがある。しかしながら、このＩｂ型のダイヤモンドは、窒素不純物を多く含み、また、最大で８ｍｍ角ほどの大きさしか得られないため、実用性は高くない。
非特許文献１では、ＨＰＨＴ法により合成されたダイヤモンドを基板として用いて、ショットキーダイオードを作製している。しかしながら、ここでのダイヤモンド基板の転位欠陥密度の目安となる水素プラズマ処理によるエッチピット密度は、１０５ｃｍ−２程度存在しており、実際に電極を形成して作動を試みても、電極付近や電流パスにキラー欠陥が存在するために、動作不良となることが報告されている。
また、ＨＰＨＴ法により合成されたダイヤモンドを下地として、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法でエピタキシャル成長させたホモエピタキシャルダイヤモンドを基板として用いる場合もある。
非特許文献２では、大型のダイヤモンド基板を得るために、複数のダイヤモンド基板を結合したモザイク状ダイヤモンド基板の作製を試みている。しかしながら、このような技術には、基板の境界に沿ってクラックが発生しやすい等の問題がある。
一方、異種材料の上にダイヤモンドを成長させるヘテロエピタキシャル成長によって、ダイヤモンド基板を作製することも検討されている。ヘテロエピタキシャル成長では、比較的容易に大面積の基板を得ることができ、製造コストも削減できると考えられる。
ダイヤモンドのヘテロエピタキシャル成長用下地としては、これまでにシリコン（Ｓｉ）、白金（Ｐｔ）等が検討されており、非特許文献３には、イリジウム（Ｉｒ）が下地材料として適していることが報告されている。
これは、単結晶酸化マグネシウム（ＭｇＯ）表面にエピタキシャル成長させたＩｒを下地材料として用いるもので、この表面にダイヤモンド核発生処理を施し、さらに直流プラズマＣＶＤ法によってエピタキシャルダイヤモンドを作製するものである。
しかしながら、ヘテロエピタキシャル成長には、ダイヤモンドと下地材料の格子不整合によって転位欠陥が多く発生するという問題もある。例えば、ダイヤモンド（格子定数３．５７Å）とＩｒ（格子定数３．８４Å）では、格子不整合が７％と大きい。非特許文献４には、ヘテロエピタキシャルダイヤモンドのエッチピット密度が１０８ｃｍ−２にもなるという報告がある。
このような転位欠陥を低減させる方法として、非特許文献５には、選択成長法と呼ばれる技術が提案されている。これは、任意のパターンに形成されたダイヤモンド核からダイヤモンドを横方向成長（ＥＬＯ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）させる方法である。
Ｈ．Ｕｍｅｚａｗａ ｅｔ ａｌ．，Ｄｉａｍｏｎｄ Ｒｅｌａｔ．Ｍａｔｅｒ．，１８，１１９６（２００９） Ｈ．Ｙａｍａｄａ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，１０４，１０２１１０（２０１４） Ｋ．Ｏｈｔｓｕｋａ ｅｔ ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３５，Ｌ１０７２（１９９６） Ｋ．Ｉｃｈｉｋａｗａ ｅｔ ａｌ．，Ｐｒｏｃ．２４ｔｈ ＮＤＦ−Ｄｉａ．Ｓｙｍｐｏ．，２２６（２０１０） 澤邊厚仁 他，日本結晶成長学会誌，３９，１７９（２０１２）．
前述の選択成長法によって、転位欠陥を低減させることが可能であるが、一方で、選択成長法によってダイヤモンドを成長させると、異常成長粒子が発生しやすいことがわかった。
このような異常成長粒子が発生すると、ダイヤモンド基板を半導体デバイス用の基板として用いることができない。
本発明は、上記事情に鑑みなされたもので、転位欠陥が少なく、異常成長粒子の発生を抑制したダイヤモンド基板の製造方法を提供するものである。
上記課題を解決するために、本発明によれば、ダイヤモンド基板の製造方法であって、
下地表面にパターン状のダイヤモンドを設ける第一の工程と、該第一の工程で設けたパターン状のダイヤモンドの壁面に付着した異種付着物を除去する第二の工程と、前記第一の工程で設けたパターン状のダイヤモンドからダイヤモンドを成長させて、前記第一の工程で設けたパターン状のダイヤモンドにおけるパターン間隙にダイヤモンドを形成する第三の工程と、を含むことを特徴とするダイヤモンド基板の製造方法を提供する。
このようなダイヤモンド基板の製造方法によれば、転位欠陥が少なく、異常成長粒子の発生を抑制したダイヤモンド基板を製造することができる。
またこの場合、前記下地表面を構成する材料を、ダイヤモンドとすることができる。
このように、下地表面を構成する材料をダイヤモンドとすることで、ホモエピタキシャル成長によってダイヤモンド基板が製造される。
またこの場合、前記下地表面を構成する材料を、イリジウム、ロジウム、白金等のダイヤモンドではない異種材料とすることができる。
このように、表面が異種材料から構成される下地を用い、ダイヤモンドをヘテロエピタキシャル成長させた場合は、高品質かつ大面積のダイヤモンド基板を作製することが可能となる。
また、前記第二の工程において、ＣＦ４プラズマを用いて前記ダイヤモンドの壁面に付着した前記異種付着物を除去することが好ましい。
このようにＣＦ４プラズマを用いれば、パターン状のダイヤモンドの壁面に付着したＩｒやＳｉＯ２等の異種付着物のみを選択的に取り除くことができるために好ましい。
また、前記第一の工程において設けるパターン状のダイヤモンドにおけるパターン間隙の深さＤと幅Ｗの比であるＤ／Ｗを、０．１以上とすることが好ましい。
このようにすれば、第三の工程において比較的早くパターン間隙が塞がるため、パターン間隙から僅かに異常成長粒子が発生したとしても、形成したダイヤモンド表面への影響を少なくすることができる。
またこの場合、前記第一の工程において設けるパターン状のダイヤモンドにおけるパターン間隙の底部の少なくとも一部を、貫通させることが好ましい。
また、下地表面を構成する材料がダイヤモンドではない異種材料であるときは、前記第一の工程において設けるパターン状のダイヤモンドにおけるパターン間隙の底部の少なくとも一部を、下地表面よりも下方に設けてもよい。
このようにすることによって、内部応力や下地が異種材料からなる場合に発生する熱応力を緩和することができる。
またこの場合、前記第三の工程において、化学気相成長法を用いてダイヤモンドを成長させることが好ましい。
このように、第三の工程では、種々の化学気相成長法を用いてダイヤモンドを成長させることができる。
またこの場合、前記第三の工程において成長させるダイヤモンドにボイドを形成することが好ましい。
このようなボイドを形成すれば、応力、特には下地が異種材料からなる場合に発生する熱応力を緩和することができるため好ましい。
本発明によれば、転位欠陥が少なく、異常成長粒子の発生を抑制したダイヤモンド基板を提供することができる。また、下地に異種材料を用いて、ダイヤモンドをヘテロエピタキシャル成長させた場合は、ダイヤモンド基板の大面積化も同時に実現することができる。
本発明のダイヤモンド基板の製造方法の一例（実施例２）を模式的に示した図である。 本発明の、別のダイヤモンド基板の製造方法の一例（実施例１、３）を模式的に示した図である。 実施例３の第一の工程後において、パターン状のダイヤモンドの壁面に異種付着物が付着していることを確認したＳＥＭ観察像である。 実施例３の第二の工程後において、パターン状のダイヤモンドの壁面の異種付着物を除去したことを確認したＳＥＭ観察像である。 実施例３で製造したダイヤモンド基板表面のＳＥＭ観察像である。 比較例１で製造したダイヤモンド基板表面のＳＥＭ観察像である。
上述のように、本発明者らは、選択成長法によってダイヤモンドを成長させると、確かに転位欠陥を低減させることはできるが、一方で、異常成長粒子が発生しやすいという課題を認識した。
そして、本発明者らは、さらに検討を進め、その原因がパターン状のダイヤモンドの壁面に付着した異種付着物であることを特定した。そして、選択成長法によってダイヤモンドを成長させる前に、パターン状のダイヤモンドの壁面に付着した異種付着物を除去することで、転位欠陥が少なく、異常成長粒子の発生を抑制したダイヤモンド基板を製造することができることを見出した。
即ち、本発明は、ダイヤモンド基板の製造方法であって、下地表面にパターン状のダイヤモンドを設ける第一の工程と、該第一の工程で設けたパターン状のダイヤモンドの壁面に付着した異種付着物を除去する第二の工程と、前記第一の工程で設けたパターン状のダイヤモンドからダイヤモンドを成長させて、前記第一の工程で設けたパターン状のダイヤモンドにおけるパターン間隙にダイヤモンドを形成する第三の工程と、を含むことを特徴とするダイヤモンド基板の製造方法を提供する。
以下、本発明の実施の形態について図を用いて説明するが、本発明はこれに限定されるものではない。本発明のダイヤモンド基板の製造方法は、少なくとも以下に説明する三つの工程を含むが、必要に応じて他の工程を追加することができる。
まず、第一の工程では、下地１、２１の表面にパターン状のダイヤモンド２、２２を設ける（図１（ａ）〜（ｆ）、図２（ａ）〜（ｆ））。このとき、下地１、２１を構成する材料は特に限定されないが、下地表面を構成する材料がダイヤモンドであれば、ホモエピタキシャル成長によってダイヤモンド基板が作製される。
このような下地１の例としては、ＨＰＨＴ法により合成されたダイヤモンド、ホモエピタキシャルダイヤモンド、ヘテロエピタキシャルダイヤモンド等のダイヤモンド３が挙げられる。特に、ＨＰＨＴ法により合成されたダイヤモンドやホモエピタキシャルダイヤモンド等の比較的欠陥の少ないダイヤモンド３を下地１として用いれば、さらに欠陥の少ないダイヤモンド基板を作製することができる。
一方、下地表面を構成する材料がダイヤモンドではない異種材料であれば、ヘテロエピタキシャル成長によってダイヤモンド基板が作製される。
下地表面を構成する異種材料としては、ダイヤモンドと同様に立方晶であり、ダイヤモンドとの格子不整合が小さく、さらに炭素と反応して炭化物を形成しない材料が好ましい。これらの条件を満たす材料としては、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、白金（Ｐｔ）等の白金族が主に挙げられる。
ここで、ダイヤモンドの格子定数は３．５７Åであり、Ｒｈ（格子定数３．７２Å）との格子不整合は６．４％、Ｉｒ（格子定数３．８４Å）との格子不整合は７．６％、Ｐｔ（格子定数３．９２Å）との格子不整合は９．８％である。ダイヤモンドと下地表面を構成する異種材料との格子不整合は１０％以下であることが好ましい。また、炭素と反応して炭化物を形成しないという観点からはＩｒが好ましい。
このような下地２１の例としては、シリコン（Ｓｉ）基板２３の上に、単結晶酸化マグネシウム（ＭｇＯ）、単結晶チタン酸ストロンチウム（ＳｒＴｉＯ３）、α‐アルミナ（Ａｌ２Ｏ３）、イットリア安定化ジルコニア（ＹＳＺ）から選択される材料からなる中間層２４が設けられ、さらに、この中間層２４の上にイリジウム（Ｉｒ）、ロジウム（Ｒｈ）、白金（Ｐｔ）から選択される材料からなる表層２５が設けられた下地２１が挙げられる。
また、シリコン（Ｓｉ）基板２３と中間層２４との間には、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、クロム（Ｃｒ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、シリコン（Ｓｉ）、酸化シリコン（ＳｉＯ２）から選択される材料からなる層（不図示）を一層以上介在させてもよい。
ヘテロエピタキシャル成長では、比較的低コストで、容易に大面積のダイヤモンド基板を得ることができるため、本発明にヘテロエピタキシャル成長を適用すれば、高品質かつ大面積のダイヤモンド基板を作製することが可能となる。
また、下地表面にパターン状のダイヤモンドを設ける方法も限定されない。尚、本発明において「パターン状」とは、凹凸によって形成されるパターンである。
図１のように、下地表面を構成する材料がダイヤモンドである場合は、例えば、下地表面のダイヤモンドをフォトリソグラフィや電子ビームリソグラフィ等の公知の方法によって、パターン状のダイヤモンドに加工することができる。具体的には、以下のような工程で下地表面にパターン状のダイヤモンドを設けることができる。
まず、ダイヤモンド基板３を下地１として準備する（図１（ａ））。次に、ダイヤモンド基板３上に、ＳｉＯ２膜７を形成する（図１（ｂ））。このＳｉＯ２膜７上にレジストパターン８を形成する（図１（ｃ））。次に、該レジストパターン８が形成されたＳｉＯ２膜７上にチタン（Ｔｉ）膜、金（Ａｕ）膜を順に成膜し、リフトオフすることによって、ダイヤモンド基板３上にＳｉＯ２膜７、チタン（Ｔｉ）／金（Ａｕ）パターン９を順に形成する（図１（ｄ））。次いで、ＣＦ４ガスを用いてＳｉＯ２エッチングを行って、残ったＳｉＯ２膜をダイヤモンドエッチング用のハードマスクとする（図１（ｅ））。
このようにして得られたＳｉＯ２からなるハードマスクを用い、Ｏ２ガスによりダイヤモンドのエッチングを行うことで、下地１の表面にパターン状のダイヤモンド２を設けることができる（図１（ｆ））。
また、図２のように、下地表面を構成する材料が異種材料である場合は、まず、マイクロ波プラズマＣＶＤ、直流プラズマＣＶＤ、熱フィラメントＣＶＤ、アーク放電プラズマジェットＣＶＤ等の公知の方法によって、下地２１の表面にダイヤモンド２６を成長させる（図２（ａ））。
次に、下地表面に成長させたダイヤモンド２６を、フォトリソグラフィや電子ビームリソグラフィ等の方法でパターン状に加工することによって、下地表面にパターン状のダイヤモンドを設けることができる。具体的には、以下のような工程で下地表面にパターン状のダイヤモンドを設けることができる。
成長させたダイヤモンド層２６上に、ＳｉＯ２膜２７を形成する（図２（ｂ））。そして、このＳｉＯ２膜２７上にレジストパターン２８を形成する（図２（ｃ））。次に、該レジストパターン２８が形成されたＳｉＯ２膜７上に、チタン（Ｔｉ）膜、金（Ａｕ）膜を順に成膜し、リフトオフすることによって、ダイヤモンド層２６上にＳｉＯ２膜２７、チタン（Ｔｉ）／金（Ａｕ）パターン２９を順に形成する（図２（ｄ））。次いで、ＣＦ４ガスを用いてＳｉＯ２エッチングを行い、残ったＳｉＯ２膜をダイヤモンドエッチング用のハードマスクとする（図２（ｅ））。
このようにして得られたＳｉＯ２からなるハードマスクを用い、Ｏ２ガスによりダイヤモンド層のエッチングを行うことで、下地２１の表面にパターン状のダイヤモンド２２を設けることができる（図２（ｆ））。
また、下地表面を構成する材料がダイヤモンドであっても、同様の手法によって、下地表面にダイヤモンドを成長させ、成長させたダイヤモンドをパターン状に加工することで、下地表面にパターン状のダイヤモンドを設けてもよい。
下地表面に設けるパターンの形状は、任意に選択することができる。例えば、ライン状、矩形ドット状、円形ドット状等のダイヤモンドを複数並べたパターンとすることができる。
このとき、パターン状のダイヤモンド２、２２の位置、サイズ、厚さ、結晶方位等も任意に選択することができるが、パターン間隙１０、３０の深さＤと幅Ｗの比（Ｄ／Ｗ）は０．１以上であることが好ましく、０．５以上であることがより好ましい。このようにすれば、第二の工程において比較的早くパターン間隙１０、３０が塞がるため、パターン間隙１０、３０から僅かに異常成長粒子が発生したとしても、形成したダイヤモンド表面への影響を少なくすることができる。尚、本発明において「パターン間隙」とは、パターン状のダイヤモンドの凸部の間の間隙である。
また、パターン間隙１０、３０の底部１３、３３を構成する材料は、ダイヤモンドであっても異種材料であってもよい。ただし、ＭｇＯ等の材料は、第二の工程においてパターン間隙１０、３０にダイヤモンドを形成する際に、ＣＶＤの水素（Ｈ２）／メタン（ＣＨ４）プラズマによってエッチングされるため、Ｉｒ等の材料にすることが好ましい。
さらに、必要に応じて、第一の工程で設けるパターン状のダイヤモンド２、２２におけるパターン間隙１０、３０の底部１３、３３の少なくとも一部を、下地も含めて除去して貫通させてもよい。
また、下地表面を構成する材料がダイヤモンドではない異種材料であるときは、第一の工程で設けるパターン状のダイヤモンド２，２２におけるパターン間隙１０，３０の底部１３，３３の少なくとも一部を、下地も一部除去して下地表面よりも下方に設けてもよい。このとき、下地表面からパターン間隙１０，３０の底部１３，３３までの深さは任意に決定することができる。
このようにすれば、内部応力や下地が異種材料からなる場合に発生する熱応力を緩和することができる。尚、下地も含めて除去させる方法としては、例えば、エッチングが挙げられる。
第二の工程では、第一の工程で設けたパターン状のダイヤモンド２、２２の壁面に付着する異種付着物を除去する（図１（ｇ）、図２（ｇ））。パターン状のダイヤモンドの壁面に付着した異種付着物は、第三の工程において異常成長粒子が発生する原因になり得る。
特に、パターン間隙の底部を構成する材料が異種材料である場合、ダイヤモンドをパターン状に加工する工程で、ダイヤモンドの壁面に異種付着物が付着する場合がある。
また、パターン間隙の底部を構成する材料がダイヤモンドである場合も、例えば、エッチングによってダイヤモンドをパターン状に加工する場合は、ＳｉＯ２等のハードマスク材料が、ダイヤモンドの壁面に付着する可能性がある。
ここで、パターン状のダイヤモンド２、２２の壁面に付着する異種付着物を除去する方法は限定されず、ドライエッチングやウェットエッチングによって取り除くことができる。ただし、ダイヤモンドの壁面に付着した異種付着物のみを選択的に取り除くことができるような手法を用いることが好ましい。
例えば、パターン状のダイヤモンド２、２２の壁面にＩｒやＳｉＯ２が付着している場合は、ＣＦ４プラズマを用いれば、ダイヤモンドはエッチングされず、ＩｒやＳｉＯ２のみエッチングで除去することができる。
その後、必要に応じて、ＳｉＯ２等のハードマスクの除去や洗浄を行っても良い（図１（ｈ）、図２（ｈ））。
第三の工程では、第一の工程で設けたパターン状のダイヤモンドからダイヤモンドを成長させて、第一の工程で設けたパターン状のダイヤモンドにおけるパターン間隙１０、３０にダイヤモンド１１、３１を形成する（図１（ｉ）、図２（ｉ））。
第一の工程で設けたパターン状のダイヤモンド２、２２からダイヤモンドを成長させる方法は、マイクロ波プラズマＣＶＤ、直流プラズマＣＶＤ、熱フィラメントＣＶＤ、アーク放電プラズマジェットＣＶＤ等の公知の方法から選択すればよい。
このとき、パターン状のダイヤモンド２、２２を核として、ダイヤモンドが横方向成長（ＥＬＯ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）していくため、パターン間隙１０、３０には欠陥の少ないダイヤモンド１１、３１が形成される。
また、必ずしもパターン間隙１０、３０を全て塞ぐようにダイヤモンドを形成する必要はない。
また、第三の工程においてダイヤモンドを成長させるとき、パターン状のダイヤモンドの下部からよりも上部からの方が成長速度を速くなるようにすれば、パターン間隙１０、３０の底部にボイドを形成することが可能である。このようなボイドを形成すれば、応力、特には下地が異種材料からなる場合に発生する熱応力を緩和することができるため好ましい。形成するボイドは、例えば、断面が一辺０．０１μｍ〜２０μｍの略三角形状のボイドとすることができる。
パターン状のダイヤモンドの下部と上部における成長速度の調整方法としては、具体的には、原料ガス（例えば、メタン）濃度やプレッシャー、入力電力等を調整することによって、各結晶方位に対する成長速度の比を制御することが可能である。
本発明では、第一から第三の工程によって、異常成長粒子の発生を抑制しつつ、表面の一部が横方向成長させたダイヤモンド及び／又は横方向成長させたダイヤモンドから成長したダイヤモンドからなるダイヤモンド基板１２、３２を製造することが可能である。
さらに、第一から第三の工程に倣ってパターン状のダイヤモンドの形成、クリーニング、成長を複数回繰り返すことによって、表面全体が横方向成長させたダイヤモンド及び／又は横方向成長させたダイヤモンドから成長したダイヤモンドからなるダイヤモンド基板を製造してもよい。
また、表面全体を横方向成長させたダイヤモンド及び／又は横方向成長させたダイヤモンドから成長したダイヤモンドとした後に、第一から第三の工程に倣ってパターン状のダイヤモンドの形成、成長を複数回繰り返すことによって、さらに欠陥を低減することが可能である。またこの場合、ボイドを多く形成することも可能となるため、さらなる低応力化も望める。
本発明によって製造したダイヤモンド基板は、下地を残して使用してもよく、下地を取り除いて自立基板として使用してもよい。
ダイヤモンド基板の下地を取り除いて自立基板とする場合は、該自立基板の厚さが５０μｍ以上２０００μｍ以下であることが好ましい。自立基板の厚みを５０μｍ以上であれば、製造プロセスや該ダイヤモンド基板を用いたデバイス製造プロセスにおいて、ハンドリングし易く、破損する恐れがないために好ましい。
一方、自立基板の厚みが２０００μｍ以下である場合は、単純にダイヤモンドを形成する時間が長くなる恐れがなく、また、ダイヤモンド基板表面の凹凸が大きくなる恐れがないために、研磨加工に要する時間を短くすることができる。そのため、製造コストを低減することができる。さらに、基板の反りを抑制することができ、クラックの発生や破損を抑制することができる。
ダイヤモンド基板の下地を残して、下地を含めた基板構造とする場合は、ダイヤモンド層を必要以上に厚く形成しなくてもよい。ダイヤモンド基板を製造するための時間や内部応力の影響を考慮すると、下地表面から基板表面までの厚さが３００μｍ以下であることが好ましい。
また、第三の工程において、パターン間隙１０、３０の底部にボイドを形成させた場合には、基板の内部にボイドを有するダイヤモンド基板が得られる。さらに、下地を取り除いて自立基板とした場合は、一方の表面にボイドを有するダイヤモンド基板となる。
第一の工程において設けるパターン状のダイヤモンドにおけるパターン間隙１０、３０の底部の少なくとも一部を貫通させた場合、一方の表面（裏面）に開口部を有するダイヤモンド基板が得られる。
このような、基板の内部または表面（裏面）にボイドや開口部を有するダイヤモンド基板は、熱応力を低減することができるため、基板の反りやクラックの発生を抑制することができる。
本発明によって製造したダイヤモンド基板の表面は、単結晶ダイヤモンドからなることが好ましい。
また、本発明によって製造したダイヤモンド基板の表面には、さらに、ホウ素（Ｂ）等の不純物をドープしたｐ型ダイヤモンド、リン（Ｐ）等の不純物をドープしたｎ型ダイヤモンド、不純物をドープしないダイヤモンドの何れかから選択される材料が積層されていてもよい。このような構成にすることによって、半導体デバイスとして動作させることが可能となる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
（実施例１）
図２に示される方法で、ダイヤモンド基板を製造した。
まず、以下のようにして、下地２１を作製し、該下地２１にダイヤモンド層２６を形成した（図２（ａ））。
直径１０．０ｍｍ、厚さ１．０ｍｍ、表面が（１００）面となる両面研磨された単結晶シリコン（Ｓｉ）基板２３を準備した。準備した単結晶シリコン基板２３の片面に、電子ビーム蒸着によって単結晶ＭｇＯからなる層２４を形成した。このとき、真空中、基板温度９００℃の条件とし、単結晶ＭｇＯ層２４が１μｍになるまでエピタキシャル成長させた。さらに、この単結晶ＭｇＯ層２４上に、Ｉｒからなる層２５を形成した。Ｉｒ層２５の形成には、直径６インチ（１５０ｍｍ）、厚さ５．０ｍｍ、純度９９．９％以上のＩｒをターゲットとした高周波（ＲＦ）マグネトロンスパッタ法（１３．５６ＭＨｚ）を用いた。単結晶ＭｇＯ層２４が形成された基板を８００℃に加熱し、ベースプレッシャーが６×１０−７Ｔｏｒｒ（約８．０×１０−５Ｐａ）以下になったのを確認した後、Ａｒガスを１０ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してプレッシャーを５×１０−２Ｔｏｒｒ（約６．７Ｐａ）とした後、ＲＦ電力１０００Ｗを入力して１５分間成膜を行った。得られたＩｒ層２５は厚さ０．７μｍであった。
このようにして得られた単結晶シリコン基板２３上に、単結晶ＭｇＯ層２４、Ｉｒ層２５を積層させたものを実施例１における下地２１とした。
次に、ダイヤモンドの核形成のために下地２１の前処理（バイアス処理）を行った。Ｉｒ層２５側を上にして下地２１を１５ｍｍ直径で平板型の電極上にセットした。ベースプレッシャーが１×１０−６Ｔｏｒｒ（約１．３×１０−４Ｐａ）以下になったのを確認した後、水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を５００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してプレッシャーを１００Ｔｏｒｒ（約１．３×１０４Ｐａ）とした後、基板側電極に負電圧を印加して９０秒間プラズマにさらして、下地表面をバイアス処理した。
続いて、下地表面に直流プラズマＣＶＤ法によってダイヤモンド層２６をヘテロエピタキシャル成長させた。バイアス処理を行った下地を、直流プラズマＣＶＤ装置のチャンバー内にセットし、ロータリーポンプで１０−３Ｔｏｒｒ（約１．３×１０−１Ｐａ）以下のベースプレッシャーまで排気した後、原料ガスである水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を１０００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してチャンバー内のプレッシャーを１１０Ｔｏｒｒ（約１．５×１０４Ｐａ）にした後、２．０Ａの直流電流を流して２時間製膜を行った。製膜中の下地温度をパイロメーターで測定したところ９５０℃であった。
得られたダイヤモンド層２６は、直径１０ｍｍの基板全面で剥離も無く完全な連続膜であり、膜厚は１０μｍであった。このダイヤモンド層をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅は、７２０ａｒｃｓｅｃ（約０．２°）であった。
さらに、エッチピット密度についても評価を行った。２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いて、Ｈ２ガス１００ｖｏｌ．％、０．８Ｐａ、２２００Ｗ、１時間の条件で、ダイヤモンド層２６の表面をプラズマ処理した後、ＳＥＭ観察によりエッチピット密度を測定したところ、８×１０８（ｃｍ−２）であった。
次に、ダイヤモンド層２６のパターニングを行った。まず、オルトケイ酸テトラエチル（ＴＥＯＳ）を原料とし、ＲＦプラズマＣＶＤ法によってダイヤモンド層上に１０００ｎｍのＳｉＯ２膜２７を形成した（図２（ｂ））。このＳｉＯ２膜２７上にレジストパターン２８を形成した（図２（ｃ））。次いで、該レジストパターン２８が形成されたＳｉＯ２膜２７上にチタン（Ｔｉ）膜、金（Ａｕ）膜を順に成膜し、リフトオフすることによって、ダイヤモンド層２６上にＳｉＯ２膜２７、チタン（Ｔｉ）／金（Ａｕ）パターン２９を順に形成した（図２（ｄ））。次に、ＣＦ４ガスを用いてＳｉＯ２エッチングを行ってダイヤモンドエッチング用のハードマスクとした（図２（ｅ））。
誘導結合型プラズマエッチング装置を用いて、Ｏ２ガス１００ｖｏｌ．％、２．０Ｐａ、５００Ｗ、９００秒の条件でダイヤモンド層のエッチングを行い、下地２１の表面にパターン状のダイヤモンド２２を設けた（図２（ｆ））。尚、ここまでが本発明における第一の工程である。
このとき、パターン状のダイヤモンド２２は、５０μｍ角の矩形ドット状のダイヤモンドが整列したパターンを有しており、パターン間隙３０の幅Ｗは７０μｍとした。言い換えれば、ダイヤモンド層に互いに平行な複数の溝を設け、さらに、該溝に対して垂直であり、かつ互いに平行な複数の溝を設けたパターンである。また、溝の方向は互いに垂直な２方向であり、いずれか一方はダイヤモンド層の［０１１］方向と同一になるようにした。
パターン間隙３０の深さＤは１０μｍであるので、このときのパターン間隙３０の深さＤと幅Ｗの比（Ｄ／Ｗ）は０．１４となった。また、パターン間隙３０の底部３３は、下地のＩｒが露出している状態となっていた。
次に、第二の工程として、得られたパターン状のダイヤモンド２２について、プラズマ処理によるクリーニングを行った（図２（ｇ））。誘導結合型プラズマエッチング装置を用いて、ＣＦ４ガス１００ｖｏｌ．％、２．０Ｐａ、５００Ｗ、６５０秒の条件で処理を行った。この操作によって、パターン状のダイヤモンド壁面に付着したＩｒ由来と考えられる異物を除去することができた。
クリーニング後、バッファードフッ化水素酸でＳｉＯ２のハードマスクを除去し、さらに、熱混酸洗浄を行った（図２（ｈ））。
次に、第三の工程として、下地表面に設けられたパターン状のダイヤモンド２２から、マイクロ波プラズマＣＶＤ法によってダイヤモンドを成長させ、第一の工程で設けたパターン状のダイヤモンドにおけるパターン間隙３０にダイヤモンド３１を形成した（図２（ｉ））。
パターン状のダイヤモンド２２を設けた基板を、マイクロ波プラズマＣＶＤ装置のチャンバー内にセットし、ロータリーポンプ及びターボ分子ポンプで７×１０−８Ｔｏｒｒ（約９．３×１０−６Ｐａ）まで排気した後、原料ガスである水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を５００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してチャンバー内のプレッシャーを１１０Ｔｏｒｒ（約１．５×１０４Ｐａ）にした後、３０００Ｗのマイクロ波電力を印加して、１８時間製膜を行った。製膜中の基板温度をパイロメーターで測定したところ１０３５℃であった。
得られたダイヤモンド層は、パターン間隙が塞がっていた。このとき、下地表面から基板表面までの厚みは１０３μｍであった。このダイヤモンド層をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅は、３４０ａｒｃｓｅｃ（約０．１°）であった。
さらに、エッチピット密度についても評価を行った。２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いて、Ｈ２ガス１００ｖｏｌ．％、０．８Ｐａ、２２００Ｗ、１時間の条件で、ダイヤモンド層の表面をプラズマ処理した後、ＳＥＭ観察によりエッチピット密度を測定したところ、パターン状のダイヤモンドの上に成長した部分では１×１０８（ｃｍ−２）であったのに対して、パターン間隙部分では３×１０６（ｃｍ−２）と、エッチピット密度が二桁程度減少していた。
製造されたダイヤモンド基板３２の断面をＳＥＭ観察したところ、パターン間隙であった箇所の中央付近で、Ｉｒ層とダイヤモンド層との境界に接するように、断面が一辺５μｍの略三角形状のボイドが観察された。
ダイヤモンド基板３２の応力を評価するために、ダイヤモンド層形成前後における基板裏面の反り変化量を、光干渉式または接触式の測定装置を用いて測定した。続いて、この測定値をダイヤモンド層形成前後における膜厚増加量で除して、算出した値をダイヤモンド基板の応力の評価値とした。ここでの、評価値は２１×１０−２であった。
次に、得られたダイヤモンド基板３２の表面に研磨加工を施した。研磨後の下地表面から基板表面までの厚みは７１μｍ、表面粗さＲＭＳは０．３ｎｍ（ＡＦＭ測定、１０μｍ角領域）となった。
続いて、２回目のダイヤモンド層のパターニングを１回目のパターニングと同様の方法で行った。ここでのパターン形状は、１回目のパターン形状と同様に、５０μｍ角の矩形ドット状のダイヤモンドが整列したパターンであり、パターン間隙の幅Ｗは７０μｍとした。ただし、パターンの位置は、１回目のパターンに対して、ダイヤモンド層の［０１１］方向に６０μｍ平行移動させたパターンとした。すなわち、ここでは、第二の工程で形成したダイヤモンドを、第一の工程で設けたパターン状のダイヤモンドとの境界から１０μｍの位置まで取り除いている。
次に、下地表面に設けられたパターン状のダイヤモンドからダイヤモンドを成長させた方法と同様の方法で、パターン状のダイヤモンドからダイヤモンドを成長させた。
得られたダイヤモンド層は、パターン間隙が塞がっていた。このとき、下地表面から基板表面までの厚みは１６４μｍであった。このダイヤモンド層をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅は、３４０ａｒｃｓｅｃ（約０．１°）であった。
さらに、エッチピット密度についても評価を行った。２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いて、Ｈ２ガス１００ｖｏｌ．％、０．８Ｐａ、２２００Ｗ、１時間の条件で、ダイヤモンド層の表面をプラズマ処理した後、ＳＥＭ観察によりエッチピット密度を測定したところ、パターン状のダイヤモンドの上に成長した部分でも、パターン間隙部分でも３×１０６（ｃｍ−２）であり、ダイヤモンド基板表面全体でエッチピット密度は低い値となった。
基板の断面をＳＥＭ観察したところ、２回目のパターン間隙であった箇所の中央付近でも、Ｉｒ層とダイヤモンド層との境界に接するように、断面が一辺５μｍの略三角形状のボイドが観察された。
ダイヤモンド基板の応力を評価するため、ダイヤモンド層形成前後における（基板裏面の反り変化量）／（膜厚増加量）を測定したところ、その値は１５×１０−２であった。
（実施例２）
図１に示される方法で、ダイヤモンド基板を製造した。
まず、直径５．０ｍｍ、厚さ０．５ｍｍ、表面が（１００）面となる両面研磨されたヘテロエピタキシャルダイヤモンド基板（自立基板）３を準備し、熱混酸洗浄を行ったものを下地１とした（図１（ａ））。
次に、実施例１と同様の方法で、ダイヤモンド３からなる下地１のパターニングを行った。まず、オルトケイ酸テトラエチル（ＴＥＯＳ）を原料とし、ＲＦプラズマＣＶＤ法によってダイヤモンド基板３上に１０００ｎｍのＳｉＯ２膜７を形成した（図１（ｂ））。このＳｉＯ２膜７上にレジストパターン８を形成した（図１（ｃ））。次に、該レジストパターン８が形成されたＳｉＯ２膜７上にチタン（Ｔｉ）膜、金（Ａｕ）膜を順に成膜し、リフトオフすることによって、ダイヤモンド基板３上にＳｉＯ２膜７、チタン（Ｔｉ）／金（Ａｕ）パターン９を順に形成した（図１（ｄ））。次いで、ＣＦ４ガスを用いてＳｉＯ２エッチングを行ってダイヤモンドエッチング用のハードマスクとした（図１（ｅ））。
誘導結合型プラズマエッチング装置を用いて、Ｏ２ガス１００ｖｏｌ．％、２．０Ｐａ、５００Ｗ、９００秒の条件でダイヤモンドのエッチングを行い、下地表面にパターン状のダイヤモンド２を設けた（図１（ｆ））。尚、ここまでが本発明における第一の工程である。
このとき、パターン形状は、５０μｍ角の矩形ドット状のダイヤモンドが整列したパターンであり、パターン間隙１０の幅Ｗは７０μｍとした。言い換えれば、ダイヤモンド層に互いに平行な複数の溝を設け、さらに、該溝に対して垂直であり、かつ互いに平行な複数の溝を設けたパターンである。また、溝の方向は互いに垂直な２方向であり、いずれか一方はダイヤモンド層の［０１１］方向と同一になるようにした。
パターン間隙１０の深さＤは１０μｍとなるようにしたので、このときのパターン間隙１０の深さＤと幅Ｗの比（Ｄ／Ｗ）は０．１４となった。
次に、第二の工程として、得られたパターン状のダイヤモンド２について、プラズマ処理によるクリーニングを行った（図１（ｇ））。誘導結合型プラズマエッチング装置を用いて、ＣＦ４ガス１００ｖｏｌ．％、２．０Ｐａ、５００Ｗ、６５０秒の条件で処理を行った。
クリーニング後、バッファードフッ化水素酸でＳｉＯ２のハードマスクを除去し、さらに、熱混酸洗浄を行った（図１（ｈ））。
次に、第三の工程として、下地表面に設けられたパターン状のダイヤモンド２から、マイクロ波プラズマＣＶＤ法によってダイヤモンドを成長させ、第一の工程で設けたパターン状のダイヤモンド２におけるパターン間隙１０にダイヤモンド１１を形成した（図１（ｉ））。
パターン状のダイヤモンド２を設けた基板を、マイクロ波プラズマＣＶＤ装置のチャンバー内にセットし、ロータリーポンプ及びターボ分子ポンプで７×１０−８Ｔｏｒｒ（約９．３×１０−６Ｐａ）まで排気した後、原料ガスである水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を５００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してチャンバー内のプレッシャーを１１０Ｔｏｒｒ（約１．５×１０４Ｐａ）にした後、３０００Ｗのマイクロ波電力を印加して、１５時間製膜を行った。製膜中の基板温度をパイロメーターで測定したところ１０５０℃であった。
得られたダイヤモンド層は、パターン間隙が塞がっていた。このとき、下地表面から基板表面までの厚みは７８μｍであった。このダイヤモンド層をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅は、３４０ａｒｃｓｅｃ（約０．１°）であった。
さらに、エッチピット密度についても評価を行った。２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いて、Ｈ２ガス１００ｖｏｌ．％、０．８Ｐａ、２２００Ｗ、１時間の条件で、ダイヤモンド層の表面をプラズマ処理した後、ＳＥＭ観察によりエッチピット密度を測定したところ、パターン状のダイヤモンドの上に成長した部分では２×１０８（ｃｍ−２）であったのに対して、パターン間隙部分では４×１０６（ｃｍ−２）と、エッチピット密度が二桁程度減少していた。
ダイヤモンド基板１２の断面をＳＥＭ観察したところ、パターン間隙であった箇所は完全に埋まっていた。ダイヤモンド基板の応力を評価するため、ダイヤモンド層形成前後における（基板裏面の反り変化量）／（膜厚増加量）を測定したところ、その値は１５×１０−２であった。
次に、得られたダイヤモンド基板１２の表面に研磨加工を施した。研磨後の下地表面から基板表面までの厚みは５６μｍ、表面粗さＲＭＳは０．３ｎｍ（ＡＦＭ測定、１０μｍ角領域）となった。
続いて、２回目のダイヤモンド層のパターニングを１回目のパターニングと同様の方法で行った。ここでのパターン形状は、１回目のパターン形状と同様に、５０μｍ角の矩形ドット状のダイヤモンドが整列したパターンであり、パターン間隙の幅Ｗは７０μｍとした。ただし、パターンの位置は、１回目のパターンに対して、ダイヤモンド層の［０１１］方向に６０μｍ平行移動させたパターンとした。すなわち、ここでは、第二の工程で形成したダイヤモンドを、第一の工程で設けたパターン状のダイヤモンドとの境界から１０μｍの位置まで取り除いている。
次に、下地表面に設けられたパターン状のダイヤモンドからダイヤモンドを成長させた方法と同様の方法で、パターン状のダイヤモンドからダイヤモンドを成長させた。
得られたダイヤモンド層は、パターン間隙が塞がっていた。このとき、下地表面から基板表面までの厚みは１３４μｍであった。
このダイヤモンド層をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅は、３４０ａｒｃｓｅｃ（約０．１°）であった。
さらに、エッチピット密度についても評価を行った。２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いて、Ｈ２ガス１００ｖｏｌ．％、０．８Ｐａ、２２００Ｗ、１時間の条件で、ダイヤモンド層の表面をプラズマ処理した後、ＳＥＭ観察によりエッチピット密度を測定したところ、パターン状のダイヤモンドの上に成長した部分では３×１０６（ｃｍ−２）、パターン間隙部分も４×１０６（ｃｍ−２）と、ダイヤモンド基板表面全体でエッチピット密度は低い値となった。
基板の断面をＳＥＭ観察したところ、パターン間隙であった箇所は完全に埋まっていた。
ダイヤモンド基板の応力を評価するため、ダイヤモンド層形成前後における（基板裏面の反り変化量）／（膜厚増加量）を測定したところ、その値は１０×１０−２であった。
（実施例３）
図２に示される方法で、ダイヤモンド基板を製造した。
まず、以下のようにして、下地２１を作製し、該下地２１にダイヤモンド層２６を形成した（図２（ａ））。
直径１０．０ｍｍ、厚さ１．０ｍｍ、表面が（１００）面となる両面研磨された単結晶シリコン（Ｓｉ）基板２３を準備した。準備した単結晶シリコン基板２３の片面に、電子ビーム蒸着によって単結晶ＭｇＯからなる層２４を形成した。このとき、真空中、基板温度９００℃の条件とし、単結晶ＭｇＯ層２４が１μｍになるまでエピタキシャル成長させた。さらに、この単結晶ＭｇＯ層２４上に、Ｉｒからなる層２５を形成した。Ｉｒ層２５の形成には、直径６インチ（１５０ｍｍ）、厚さ５．０ｍｍ、純度９９．９％以上のＩｒをターゲットとした高周波（ＲＦ）マグネトロンスパッタ法（１３．５６ＭＨｚ）を用いた。
単結晶ＭｇＯ層２４が形成された基板を８００℃に加熱し、ベースプレッシャーが６×１０−７Ｔｏｒｒ（約８．０×１０−５Ｐａ）以下になったのを確認した後、Ａｒガスを１０ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してプレッシャーを５×１０−２Ｔｏｒｒ（約６．７Ｐａ）とした後、ＲＦ電力１０００Ｗを入力して１５分間成膜を行った。得られたＩｒ層２５は厚さ０．７μｍであった。
このようにして得られた単結晶シリコン基板２３上に、単結晶ＭｇＯ層２４、Ｉｒ層２５を積層させたものを実施例３における下地２１とした。
次に、ダイヤモンドの核形成のために下地２１の前処理（バイアス処理）を行った。Ｉｒ層２５側を上にして下地２１を１５ｍｍ直径で平板型の電極上にセットした。ベースプレッシャーが１×１０−６Ｔｏｒｒ（約１．３×１０−４Ｐａ）以下になったのを確認した後、水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を５００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してプレッシャーを１００Ｔｏｒｒ（約１．３×１０４Ｐａ）とした後、基板側電極に負電圧を印加して９０秒間プラズマにさらして、下地表面をバイアス処理した。
続いて、下地表面に直流プラズマＣＶＤ法によってダイヤモンド層２６をヘテロエピタキシャル成長させた。バイアス処理を行った下地を、直流プラズマＣＶＤ装置のチャンバー内にセットし、ロータリーポンプで１０−３Ｔｏｒｒ（約１．３×１０−１Ｐａ）以下のベースプレッシャーまで排気した後、原料ガスである水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を１０００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してチャンバー内のプレッシャーを１１０Ｔｏｒｒ（約１．５×１０４Ｐａ）にした後、２．０Ａの直流電流を流して２時間製膜を行った。製膜中の下地温度をパイロメーターで測定したところ９５０℃であった。
得られたダイヤモンド層２６は、直径１０ｍｍの基板全面で剥離も無く完全な連続膜であり、膜厚は１０μｍであった。このダイヤモンド層をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅は、７２０ａｒｃｓｅｃ（約０．２°）であった。
さらに、エッチピット密度についても評価を行った。２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いて、Ｈ２ガス１００ｖｏｌ．％、０．８Ｐａ、２２００Ｗ、１時間の条件で、ダイヤモンド層２６の表面をプラズマ処理した後、ＳＥＭ観察によりエッチピット密度を測定したところ、８×１０８（ｃｍ−２）であった。
次に、ダイヤモンド層２６のパターニングを行った。まず、オルトケイ酸テトラエチル（ＴＥＯＳ）を原料とし、ＲＦプラズマＣＶＤ法によってダイヤモンド層上に１０００ｎｍのＳｉＯ２膜２７を形成した（図２（ｂ））。このＳｉＯ２膜２７上にレジストパターン２８を形成した（図２（ｃ））。次に、該レジストパターン２８が形成されたＳｉＯ２膜２７上にチタン（Ｔｉ）膜、金（Ａｕ）膜を順に成膜し、リフトオフすることによって、ダイヤモンド層２６上にＳｉＯ２膜２７、チタン（Ｔｉ）／金（Ａｕ）パターン２９を順に形成した（図２（ｄ））。次いで、ＣＦ４ガスを用いてＳｉＯ２エッチングを行ってダイヤモンドエッチング用のハードマスクとした（図２（ｅ））。
誘導結合型プラズマエッチング装置を用いて、Ｏ２ガス１００ｖｏｌ．％、２．０Ｐａ、５００Ｗ、９００秒の条件でダイヤモンド層のエッチングを行い、下地２１の表面にパターン状のダイヤモンド２２を設けた（図２（ｆ））。ここまでが本発明における第一の工程である。
このとき、パターン形状は、５０μｍ角の矩形ドット状のダイヤモンドが整列したパターンであり、パターン状のダイヤモンドにおけるパターン間隙３０の幅Ｗは５μｍとした。言い換えれば、ダイヤモンド層に互いに平行な複数の溝を設け、さらに、該溝に対して垂直であり、かつ互いに平行な複数の溝を設けたパターンである。また、溝の方向は互いに垂直な２方向であり、いずれか一方はダイヤモンド層の［０１１］方向と同一になるようにした。
パターン間隙３０の深さＤは１０μｍであるので、このときのパターン間隙３０の深さＤと幅Ｗの比（Ｄ／Ｗ）は２．０となった。また、パターン間隙３０の底部は、下地のＩｒが露出している状態となっていた。
また、このときの基板表面のＳＥＭ観察像を図３に示す。図３に示されるように、パターン状のダイヤモンド２２の壁面に異種付着物が付着している様子が観察された。
次に、第二の工程として、得られたパターン状のダイヤモンド２２について、プラズマ処理によるクリーニングを行った（図２（ｇ））。誘導結合型プラズマエッチング装置を用いて、ＣＦ４ガス１００ｖｏｌ．％、２．０Ｐａ、５００Ｗ、６５０秒の条件で処理を行った。この操作によって、パターン状のダイヤモンド壁面に付着したＩｒ由来と考えられる異物を除去することができた。クリーニング後の、基板表面のＳＥＭ観察像を図４に示す。パターン状のダイヤモンド２２の壁面に異種材料を除去したことが確認された。
クリーニング後、バッファードフッ化水素酸でＳｉＯ２のハードマスクを除去し、さらに、熱混酸洗浄を行った（図２（ｈ））。
次に、第三の工程として、下地表面に設けられたパターン状のダイヤモンド２２から、マイクロ波プラズマＣＶＤ法によってダイヤモンド３１を成長させた（図２（ｉ））。
パターン状のダイヤモンド２２を設けた基板を、マイクロ波プラズマＣＶＤ装置のチャンバー内にセットし、ロータリーポンプ及びターボ分子ポンプで７×１０−８Ｔｏｒｒ（約９．３×１０−６Ｐａ）まで排気した後、原料ガスである水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を５００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してチャンバー内のプレッシャーを１１０Ｔｏｒｒ（約１．５×１０４Ｐａ）にした後、３０００Ｗのマイクロ波電力を印加して、１８時間製膜を行った。製膜中の基板温度をパイロメーターで測定したところ１０３５℃であった。
図５に、製造されたダイヤモンド基板３２の表面のＳＥＭ観察像を示す。得られたダイヤモンド層は、パターン間隙が一部を除いて塞がっていた。このとき、下地表面から基板表面までの厚みは１０３μｍであった。このダイヤモンド層をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅は、３４０ａｒｃｓｅｃ（約０．１°）であった。
さらに、エッチピット密度についても評価を行った。２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いて、Ｈ２ガス１００ｖｏｌ．％、０．８Ｐａ、２２００Ｗ、１時間の条件で、ダイヤモンド層の表面をプラズマ処理した後、ＳＥＭ観察によりエッチピット密度を測定したところ、パターン状のダイヤモンドの上に成長した部分では１×１０８（ｃｍ−２）であったのに対して、パターン間隙部分では４×１０６（ｃｍ−２）と、エッチピット密度が二桁程度減少していた。
得られたダイヤモンド基板３２の断面をＳＥＭ観察したところ、パターン間隙であった箇所の中央付近で、Ｉｒ層とダイヤモンド層との境界に接するように、断面が一辺３μｍの略三角形状のボイドが観察された。
ダイヤモンド基板３２の応力を評価するために、ダイヤモンド層形成前後における基板裏面の反り変化量を、光干渉式または接触式の測定装置を用いて測定した。続いて、この測定値をダイヤモンド層形成前後における膜厚増加量で除して、算出した値をダイヤモンド基板の応力の評価値とした。ここでの、評価値は３０×１０−２であった。
（比較例１）
まず、直径１０．０ｍｍ、厚さ１．０ｍｍ、表面が（１００）面となる両面研磨された単結晶シリコン（Ｓｉ）基板を準備した。
準備した単結晶シリコン基板の片面に、電子ビーム蒸着によって単結晶ＭｇＯからなる層を形成した。このとき、真空中、基板温度９００℃の条件とし、単結晶ＭｇＯ層が１μｍになるまでエピタキシャル成長させた。さらに、この単結晶ＭｇＯ層上に、Ｉｒからなる層を形成した。Ｉｒ層の形成には、直径６インチ（１５０ｍｍ）、厚さ５．０ｍｍ、純度９９．９％以上のＩｒをターゲットとした高周波（ＲＦ）マグネトロンスパッタ法（１３．５６ＭＨｚ）を用いた。単結晶ＭｇＯ層が形成された基板を８００℃に加熱し、ベースプレッシャーが６×１０−７Ｔｏｒｒ（約８．０×１０−５Ｐａ）以下になったのを確認した後、Ａｒガスを１０ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してプレッシャーを５×１０−２Ｔｏｒｒ（約６．７Ｐａ）とした後、ＲＦ電力１０００Ｗを入力して１５分間成膜を行った。得られたＩｒ層は厚さ０．７μｍであった。
このようにして得られた単結晶シリコン基板上に、単結晶ＭｇＯ層、Ｉｒ層を積層させたものを比較例１における下地とした。
次に、ダイヤモンドの核形成のために下地の前処理（バイアス処理）を行った。Ｉｒ層側を上にして下地を１５ｍｍ直径で平板型の電極上にセットした。ベースプレッシャーが１×１０−６Ｔｏｒｒ（約１．３×１０−４Ｐａ）以下になったのを確認した後、水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を５００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してプレッシャーを１００Ｔｏｒｒ（約１．３×１０４Ｐａ）とした後、基板側電極に負電圧を印加して９０秒間プラズマにさらして、下地表面をバイアス処理した。
続いて、下地表面に直流プラズマＣＶＤ法によってダイヤモンド層をヘテロエピタキシャル成長させた。バイアス処理を行った下地を、直流プラズマＣＶＤ装置のチャンバー内にセットし、ロータリーポンプで１０−３Ｔｏｒｒ（約１．３×１０−１Ｐａ）以下のベースプレッシャーまで排気した後、原料ガスである水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を１０００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してチャンバー内のプレッシャーを１１０Ｔｏｒｒ（約１．５×１０４Ｐａ）にした後、２．０Ａの直流電流を流して２時間製膜を行った。製膜中の下地温度をパイロメーターで測定したところ９５０℃であった。
得られたダイヤモンド層は、直径１０ｍｍの基板全面で剥離も無く完全な連続膜であり、膜厚は１０μｍであった。このダイヤモンド層をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅は、７２０ａｒｃｓｅｃ（約０．２°）であった。
さらに、エッチピット密度についても評価を行った。２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いて、Ｈ２ガス１００ｖｏｌ．％、０．８Ｐａ、２２００Ｗ、１時間の条件で、ダイヤモンド層の表面をプラズマ処理した後、ＳＥＭ観察によりエッチピット密度を測定したところ、８×１０８（ｃｍ−２）であった。
次に、ダイヤモンド層のパターニングを行った。まず、オルトケイ酸テトラエチル（ＴＥＯＳ）を原料とし、ＲＦプラズマＣＶＤ法によってダイヤモンド層上に１０００ｎｍのＳｉＯ２膜を形成した。このＳｉＯ２膜上にレジストパターニングを行い、ＳｉＯ２エッチングを行ってダイヤモンドエッチング用のハードマスクとした。
誘導結合型プラズマエッチング装置を用いて、Ｏ２ガス１００ｖｏｌ．％、２．０Ｐａ、５００Ｗ、９００秒の条件でダイヤモンド層のエッチングを行った。
このとき、パターン形状は、５０μｍ角の矩形ドット状のダイヤモンドが整列したパターンであり、パターン間隙の幅Ｗは７０μｍとした。言い換えれば、ダイヤモンド層に互いに平行な複数の溝を設け、さらに、該溝に対して垂直であり、かつ互いに平行な複数の溝を設けたパターンである。また、溝の方向は互いに垂直な２方向であり、いずれか一方はダイヤモンド層の［０１１］方向と同一になるようにした。
パターン間隙の深さＤは１０μｍであるので、このときのパターン間隙の深さＤと幅Ｗの比（Ｄ／Ｗ）は０．１４となった。また、パターン間隙の底部は、下地のＩｒが露出している状態となっていた。
比較例１では、プラズマ処理によるクリーニングは行わず、パターン状のダイヤモンドの壁面にはＩｒ由来と考えられる異物が観察された。
バッファードフッ化水素酸でＳｉＯ２のハードマスクを除去し、さらに、熱混酸洗浄を行って、下地表面にパターン状のダイヤモンドを設けた。
次に、下地表面に設けられたパターン状のダイヤモンドから、マイクロ波プラズマＣＶＤ法によってダイヤモンドを成長させた。パターン状のダイヤモンドを設けた基板を、マイクロ波プラズマＣＶＤ装置のチャンバー内にセットし、ロータリーポンプ及びターボ分子ポンプで７×１０−８Ｔｏｒｒ（約９．３×１０−６Ｐａ）まで排気した後、原料ガスである水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を５００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してチャンバー内のプレッシャーを１１０Ｔｏｒｒ（約１．５×１０４Ｐａ）にした後、３０００Ｗのマイクロ波電力を印加して、１８時間製膜を行った。製膜中の基板温度をパイロメーターで測定したところ１０３５℃であった。
得られたダイヤモンド基板表面のＳＥＭ観察像（図６）に示されるように、表面全体が多結晶で覆われていた。
以上の結果から、本発明のダイヤモンド基板の製造方法によってダイヤモンド基板を製造すれば、異常成長粒子の発生を抑制することができ、欠陥の少ないダイヤモンド基板を得られることがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に含有される。
１，２１…下地、 ２，２２…第一の工程において設けたパターン状のダイヤモンド、３…ダイヤモンド、 ２３…シリコン（Ｓｉ）基板、 ２４…中間層（単結晶ＭｇＯ層）、 ２５…表層（Ｉｒ層）、 ２６…ダイヤモンド層、 ７，２７…ＳｉＯ２膜、 ８，２８…レジストパターン、 ９，２９…チタン（Ｔｉ）／金（Ａｕ）パターン、 １０，３０…第一の工程で設けたパターン状のダイヤモンドにおけるパターン間隙、 １１，３１…第三の工程で形成したダイヤモンド、 １２，３２…ダイヤモンド基板、 １３，３３…第一の工程において設けたパターン状のダイヤモンドにおけるパターン間隙の底部。
ここで、ダイヤモンドの格子定数は３．５７Åであり、Ｒｈ（格子定数３．７２Å）との格子不整合は４．２％、Ｉｒ（格子定数３．８４Å）との格子不整合は７．６％、Ｐｔ（格子定数３．９２Å）との格子不整合は９．８％である。ダイヤモンドと下地表面を構成する異種材料との格子不整合は１０％以下であることが好ましい。また、炭素と反応して炭化物を形成しないという観点からはＩｒが好ましい。
成長させたダイヤモンド層２６上に、ＳｉＯ２膜２７を形成する（図２（ｂ））。そして、このＳｉＯ２膜２７上にレジストパターン２８を形成する（図２（ｃ））。次に、該レジストパターン２８が形成されたＳｉＯ ２ 膜２７上に、チタン（Ｔｉ）膜、金（Ａｕ）膜を順に成膜し、リフトオフすることによって、ダイヤモンド層２６上にＳｉＯ２膜２７、チタン（Ｔｉ）／金（Ａｕ）パターン２９を順に形成する（図２（ｄ））。次いで、ＣＦ４ガスを用いてＳｉＯ２エッチングを行い、残ったＳｉＯ２膜をダイヤモンドエッチング用のハードマスクとする（図２（ｅ））。
また、下地表面を構成する材料がダイヤモンドではない異種材料であるときは、第一の工程で設けるパターン状のダイヤモンド２２におけるパターン間隙３０の底部３３の少なくとも一部を、下地も一部除去して下地表面よりも下方に設けてもよい。このとき、下地表面からパターン間隙３０の底部３３までの深さは任意に決定することができる。

Claims (9)

  1. ダイヤモンド基板の製造方法であって、
    下地表面にパターン状のダイヤモンドを設ける第一の工程と、
    該第一の工程で設けたパターン状のダイヤモンドの壁面に付着した異種付着物を除去する第二の工程と、
    前記第一の工程で設けたパターン状のダイヤモンドからダイヤモンドを成長させて、前記第一の工程で設けたパターン状のダイヤモンドにおけるパターン間隙にダイヤモンドを形成する第三の工程と、
    を含むことを特徴とするダイヤモンド基板の製造方法。
  2. 前記下地表面を構成する材料を、ダイヤモンドとすることを特徴とする請求項１に記載のダイヤモンド基板の製造方法。
  3. 前記下地表面を構成する材料を、ダイヤモンドではない異種材料とすることを特徴とする請求項１に記載のダイヤモンド基板の製造方法。
  4. 前記第二の工程において、ＣＦ４プラズマを用いて前記ダイヤモンドの壁面に付着した前記異種付着物を除去することを特徴とする請求項１から請求項３のいずれか一項に記載のダイヤモンド基板の製造方法。
  5. 前記第一の工程において設けるパターン状のダイヤモンドにおけるパターン間隙の深さＤと幅Ｗの比であるＤ／Ｗを、０．１以上とすることを特徴とする請求項１から請求項４のいずれか一項に記載のダイヤモンド基板の製造方法。
  6. 前記第一の工程において設けるパターン状のダイヤモンドにおけるパターン間隙の底部の少なくとも一部を、貫通させることを特徴とする請求項１から請求項５のいずれか一項に記載のダイヤモンド基板の製造方法。
  7. 前記第一の工程において設けるパターン状のダイヤモンドにおけるパターン間隙の底部の少なくとも一部を、前記下地表面よりも下方に設けることを特徴とする請求項３に記載のダイヤモンド基板の製造方法。
  8. 前記第三の工程において、化学気相成長法を用いてダイヤモンドを成長させることを特徴とする請求項１から請求項７のいずれか一項に記載のダイヤモンド基板の製造方法。
  9. 前記第三の工程において成長させるダイヤモンドにボイドを形成することを特徴とする請求項１から請求項８のいずれか一項に記載のダイヤモンド基板の製造方法。
JP2016037183A 2016-02-29 2016-02-29 ダイヤモンド基板の製造方法 Active JP6699015B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016037183A JP6699015B2 (ja) 2016-02-29 2016-02-29 ダイヤモンド基板の製造方法
KR1020170023620A KR20170101797A (ko) 2016-02-29 2017-02-22 다이아몬드 기판의 제조 방법
EP17000295.0A EP3211658B1 (en) 2016-02-29 2017-02-23 Method for manufacturing diamond substrate
TW106106015A TWI736588B (zh) 2016-02-29 2017-02-23 鑽石基板的製造方法
CN201710103267.7A CN107130293B (zh) 2016-02-29 2017-02-24 金刚石基板的制造方法
US15/445,196 US10100435B2 (en) 2016-02-29 2017-02-28 Method for manufacturing diamond substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016037183A JP6699015B2 (ja) 2016-02-29 2016-02-29 ダイヤモンド基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017154909A true JP2017154909A (ja) 2017-09-07
JP6699015B2 JP6699015B2 (ja) 2020-05-27

Family

ID=58264336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016037183A Active JP6699015B2 (ja) 2016-02-29 2016-02-29 ダイヤモンド基板の製造方法

Country Status (6)

Country Link
US (1) US10100435B2 (ja)
EP (1) EP3211658B1 (ja)
JP (1) JP6699015B2 (ja)
KR (1) KR20170101797A (ja)
CN (1) CN107130293B (ja)
TW (1) TWI736588B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021512219A (ja) * 2018-01-26 2021-05-13 エレメント シックス テクノロジーズ リミテッド 合成ダイヤモンド材料

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6679022B2 (ja) 2016-02-29 2020-04-15 信越化学工業株式会社 ダイヤモンド基板の製造方法
KR102230458B1 (ko) * 2018-11-30 2021-03-23 한국산업기술대학교산학협력단 다이아몬드 기판 제조 방법
NL2032889B1 (en) * 2022-08-29 2024-03-12 Univ Delft Tech Heteroepitaxial growth of single crystalline diamond on a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09124393A (ja) * 1995-05-31 1997-05-13 Air Prod And Chem Inc 結晶成長用種板の製造方法およびこれによる単結晶の製造方法
JP2005219962A (ja) * 2004-02-05 2005-08-18 Sumitomo Electric Ind Ltd ダイヤモンド単結晶基板及びその製造方法
WO2009128301A1 (ja) * 2008-04-17 2009-10-22 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
US20120047950A1 (en) * 2010-08-24 2012-03-01 Board Of Trustees Of Michigan State University Single crystal diamond gemstones and methods therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443032A (en) * 1992-06-08 1995-08-22 Air Products And Chemicals, Inc. Method for the manufacture of large single crystals
US5711698A (en) * 1995-05-05 1998-01-27 Saint-Gobain/Norton Industrial Ceramics Corp Method of synthetic diamond ablation with an oxygen plasma and synthetic diamonds etched accordingly
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP2011079683A (ja) * 2009-10-02 2011-04-21 Shin-Etsu Chemical Co Ltd 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法
CN104018214B (zh) * 2014-06-10 2016-06-29 广州市众拓光电科技有限公司 一种用于GaN半导体材料外延的矩形图形化Si衬底AlN模板及其制备方法
US11001938B2 (en) * 2014-08-11 2021-05-11 Sumitomo Electric Industries, Ltd. Diamond composite body, substrate, diamond, tool including diamond, and method for manufacturing diamond
CN104651928A (zh) * 2015-01-17 2015-05-27 王宏兴 金刚石同质外延横向生长方法
CN104724664A (zh) * 2015-03-14 2015-06-24 王宏兴 单晶金刚石纳米柱阵列结构的制备方法和应用
CN104775154B (zh) * 2015-04-25 2017-06-27 哈尔滨工业大学 一种同质外延生长单晶金刚石时控制表面温度的方法
CN104911702B (zh) * 2015-04-29 2017-07-28 西安交通大学 基于自组装工艺的高质量单晶金刚石生长方法
CN105244316A (zh) * 2015-10-19 2016-01-13 中国电子科技集团公司第四十六研究所 一种掩膜辅助制备多孔GaN层的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09124393A (ja) * 1995-05-31 1997-05-13 Air Prod And Chem Inc 結晶成長用種板の製造方法およびこれによる単結晶の製造方法
JP2005219962A (ja) * 2004-02-05 2005-08-18 Sumitomo Electric Ind Ltd ダイヤモンド単結晶基板及びその製造方法
WO2009128301A1 (ja) * 2008-04-17 2009-10-22 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
US20120047950A1 (en) * 2010-08-24 2012-03-01 Board Of Trustees Of Michigan State University Single crystal diamond gemstones and methods therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021512219A (ja) * 2018-01-26 2021-05-13 エレメント シックス テクノロジーズ リミテッド 合成ダイヤモンド材料

Also Published As

Publication number Publication date
JP6699015B2 (ja) 2020-05-27
EP3211658A1 (en) 2017-08-30
US10100435B2 (en) 2018-10-16
TWI736588B (zh) 2021-08-21
EP3211658B1 (en) 2020-12-09
TW201800628A (zh) 2018-01-01
US20170247814A1 (en) 2017-08-31
KR20170101797A (ko) 2017-09-06
CN107130293B (zh) 2021-05-28
CN107130293A (zh) 2017-09-05

Similar Documents

Publication Publication Date Title
JP6679022B2 (ja) ダイヤモンド基板の製造方法
CN108400157B (zh) 钻石成膜用衬底基板、以及使用其的钻石基板的制造方法
US9200379B2 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
JP6699015B2 (ja) ダイヤモンド基板の製造方法
JP7420763B2 (ja) ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法
JP7226722B2 (ja) ダイヤモンド基板
JP7298832B2 (ja) ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法
WO2017017940A1 (ja) ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法
JP7487702B2 (ja) 単結晶ダイヤモンド基板の製造方法
JP2005223215A (ja) Ｓｉ基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200402

R150 Certificate of patent or registration of utility model

Ref document number: 6699015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250