KR102676481B1 - 게이트 절연막의 형성 방법 및 열처리 방법 - Google Patents

게이트 절연막의 형성 방법 및 열처리 방법 Download PDF

Info

Publication number
KR102676481B1
KR102676481B1 KR1020237030033A KR20237030033A KR102676481B1 KR 102676481 B1 KR102676481 B1 KR 102676481B1 KR 1020237030033 A KR1020237030033 A KR 1020237030033A KR 20237030033 A KR20237030033 A KR 20237030033A KR 102676481 B1 KR102676481 B1 KR 102676481B1
Authority
KR
South Korea
Prior art keywords
insulating film
gate insulating
heat treatment
gan substrate
flash
Prior art date
Application number
KR1020237030033A
Other languages
English (en)
Other versions
KR20230131960A (ko
Inventor
히데아키 다니무라
다카히로 야마다
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20230131960A publication Critical patent/KR20230131960A/ko
Application granted granted Critical
Publication of KR102676481B1 publication Critical patent/KR102676481B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

질화갈륨(GaN)의 기판에 이산화규소 또는 산화갈륨의 게이트 절연막을 성막한다. 그 GaN 기판을 할로겐 램프로부터의 광 조사에 의해 예비 가열하고, 또한 플래시 램프로부터의 플래시 광 조사에 의해 게이트 절연막을 포함하는 기판 표면을 고온으로 매우 짧은 시간 가열한다. 게이트 절연막을 포함하는 기판 표면을 매우 짧은 열처리 시간으로 가열함으로써, 질화갈륨으로부터 질소가 이탈하는 것을 방지하여 게이트 절연막에 갈륨을 확산시키지 않고, 게이트 절연막과 질화갈륨의 계면에 존재하고 있던 트랩을 감소시킬 수 있다.

Description

게이트 절연막의 형성 방법 및 열처리 방법{FORMATION METHOD OF GATE INSULATION FILM AND HEAT TREATMENT METHOD}
본 발명은, 질화갈륨(GaN)의 기판 상에 이산화규소 등의 게이트 절연막을 형성하는 게이트 절연막의 형성 방법 및 열처리 방법에 관한 것이다.
질화갈륨계 화합물은, 청색의 광을 발광하는 발광 소자로서 주목되고 있음과 더불어, 절연 파괴 전계가 높고 에너지 갭이 크기 때문에, 전력 변환에 이용되는 파워 디바이스의 기간(基幹) 재료로서도 기대되고 있다. 예를 들면, 특허문헌 1에는, 질화갈륨을 이용한 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)가 개시되어 있다. 특허문헌 1에 개시된 반도체 디바이스에 있어서는, 질화갈륨의 반도체층 상에 이산화규소(SiO2)의 게이트 절연막을 형성하고, 또한 그 게이트 절연막 상에 알루미늄(Al)의 게이트 전극을 형성하고 있다.
일본국 특허공개 2015-023074호 공보
질화갈륨의 반도체층 상에 이산화규소 등의 게이트 절연막을 성막하면 질화갈륨과 게이트 절연막의 계면에 다수의 트랩이 생기는 것이 알려져 있다. 이러한 트랩이 존재하고 있으면 캐리어의 이동에 지장이 생겨 디바이스 특성이 저하되기 때문에, 성막 후 열처리(PDA: Post Deposition Anneal)를 행함으로써 트랩을 저감 시키는 것이 시도되고 있다.
그러나, 질화갈륨을 고온으로 가열하면, 질소의 이탈이 생겨 결합손이 빠진 갈륨이 게이트 절연막 중에 확산하게 된다. 그 결과, 게이트 절연막에 리크 전류의 증대나 절연 파괴 전계의 저하 등의 열화가 생긴다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, 게이트 절연막에 갈륨을 확산시키지 않고 계면 트랩을 저감시킬 수 있는 기술을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 이 발명의 제1 양태는, 게이트 절연막의 형성 방법에 있어서, 질화갈륨의 기판 상에 이산화규소 또는 산화갈륨의 게이트 절연막을 성막하는 성막 공정과, 상기 기판 및 상기 게이트 절연막을 10나노초 이상 100밀리초 이하의 열처리 시간으로 가열하는 어닐링 공정을 구비한다.
또, 제2 양태는, 제1 양태에 따른 게이트 절연막의 형성 방법에 있어서, 상기 어닐링 공정에서의 상기 게이트 절연막의 최고 도달 온도는 800℃ 이상 1400℃ 이하이다.
또, 제3 양태는, 열처리 방법에 있어서, 이산화규소 또는 산화갈륨의 게이트 절연막이 성막된 질화갈륨의 기판을 챔버 내에 반입하는 반입 공정과, 상기 기판의 표면에 플래시 램프로부터 1초 미만의 조사 시간으로 플래시 광을 조사하여 상기 표면 및 상기 게이트 절연막을 가열하는 광 조사 공정을 구비한다.
또, 제4 양태는, 제3 양태에 따른 열처리 방법에 있어서, 상기 광 조사 공정에서의 상기 게이트 절연막의 최고 도달 온도는 800℃ 이상 1400℃ 이하이다.
또, 제5 양태는, 제3 또는 제4 양태에 따른 열처리 방법에 있어서, 상기 광 조사 공정 전에, 연속 점등 램프로부터의 광 조사에 의해 상기 기판을 600℃ 이상 800℃ 이하로 예비 가열하는 예비 가열 공정을 더 구비한다.
또, 제6 양태는, 열처리 방법에 있어서, 이산화규소 또는 산화갈륨의 게이트 절연막이 성막된 질화갈륨의 기판을 챔버 내에 반입하는 반입 공정과, 상기 기판 및 상기 게이트 절연막을 10나노초 이상 100밀리초 이하의 열처리 시간으로 가열하는 어닐링 공정을 구비한다.
제1 및 제2 양태에 따른 게이트 절연막의 형성 방법 및 제6 양태에 따른 열처리 방법에 의하면, 질화갈륨의 기판 및 게이트 절연막을 10나노초 이상 100밀리초 이하의 열처리 시간으로 가열하기 때문에, 가열 시간은 매우 짧고, 질화갈륨으로부터의 질소의 이탈을 방지하여 게이트 절연막에 갈륨을 확산시키지 않고 계면 트랩을 저감시킬 수 있다.
제3 내지 제5 양태에 따른 열처리 방법에 의하면, 질화갈륨의 기판의 표면에 플래시 램프로부터 1초 미만의 조사 시간으로 플래시 광을 조사하여 당해 표면 및 게이트 절연막을 가열하기 때문에, 가열 시간은 매우 짧고, 질화갈륨으로부터의 질소의 이탈을 방지하여 게이트 절연막에 갈륨을 확산시키지 않고 계면 트랩을 저감시킬 수 있다.
도 1은, 본 발명에 따른 열처리 방법을 실시할 때에 사용하는 열처리 장치의 구성을 나타내는 종단면도이다.
도 2는, 유지부의 전체 외관을 나타내는 사시도이다.
도 3은, 서셉터의 평면도이다.
도 4는, 서셉터의 단면도이다.
도 5는, 이재(移栽) 기구의 평면도이다.
도 6은, 이재 기구의 측면도이다.
도 7은, 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은, 본 발명에 따른 게이트 절연막의 형성 방법의 순서를 나타내는 플로차트이다.
도 9는, GaN 기판에 게이트 절연막이 성막된 상태를 나타내는 도면이다.
도 10은, GaN 기판을 재치(載置)판에 재치한 상태를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시 형태에 대해서 상세하게 설명한다.
우선, 본 발명에 따른 열처리 방법을 실시하기 위한 열처리 장치에 대해서 설명한다. 도 1은, 본 발명에 따른 열처리 방법을 실시할 때에 사용하는 열처리 장치(1)의 구성을 나타내는 종단면도이다. 도 1의 열처리 장치(1)는, 질화갈륨의 기판(GaN 기판)(W)에 플래시 광 조사를 행함으로써 그 GaN 기판(W)을 가열하는 플래시 램프 어닐링 장치이다. 또한, 도 1 및 이후의 각 도면에 있어서는, 이해를 용이하게 하기 위해, 필요에 따라 각 부의 치수나 수를 과장 또는 간략화하여 그리고 있다.
열처리 장치(1)는, GaN 기판(W)을 수용하는 챔버(6)와, 복수의 플래시 램프(FL)를 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프(HL)를 내장하는 할로겐 가열부(4)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 더불어, 하측에 할로겐 가열부(4)가 설치되어 있다. 또, 열처리 장치(1)는, 챔버(6)의 내부에, GaN 기판(W)을 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부 사이에서 GaN 기판(W)의 수도(受渡)를 행하는 이재 기구(10)를 구비한다. 또한, 열처리 장치(1)는, 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작 기구를 제어하여 GaN 기판(W)의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는, 통 형상의 챔버 측부(61)의 상하에 석영제의 챔버 창을 장착하여 구성되어 있다. 챔버 측부(61)는 상하가 개구된 개략 통 형상을 갖고 있으며, 상측 개구에는 상측 챔버 창(63)이 장착되어 폐색되고, 하측 개구에는 하측 챔버 창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천장부를 구성하는 상측 챔버 창(63)은, 석영에 의해 형성된 원판 형상 부재이며, 플래시 가열부(5)로부터 출사된 플래시 광을 챔버(6) 내에 투과시키는 석영 창으로서 기능한다. 또, 챔버(6)의 바닥부를 구성하는 하측 챔버 창(64)도, 석영에 의해 형성된 원판 형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과시키는 석영 창으로서 기능한다.
또, 챔버 측부(61)의 내측 벽면의 상부에는 반사 링(68)이 장착되고, 하부에는 반사 링(69)이 장착되어 있다. 반사 링(68, 69)은, 모두 원환 형상으로 형성되어 있다. 상측의 반사 링(68)은, 챔버 측부(61)의 상측으로부터 끼워 넣음으로써 장착된다. 한편, 하측의 반사 링(69)은, 챔버 측부(61)의 하측으로부터 끼워 넣어 도시 생략한 나사로 고정시킴으로써 장착된다. 즉, 반사 링(68, 69)은, 모두 착탈이 자유롭게 챔버 측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버 창(63), 하측 챔버 창(64), 챔버 측부(61) 및 반사 링(68, 69)에 의해 둘러싸이는 공간이 열처리 공간(65)으로서 규정된다.
챔버 측부(61)에 반사 링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버 측부(61)의 내벽면 중 반사 링(68, 69)이 장착되지 않은 중앙 부분과, 반사 링(68)의 하단면과, 반사 링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평 방향을 따라 원환 형상으로 형성되고, GaN 기판(W)을 유지하는 유지부(7)를 둘러싼다. 챔버 측부(61) 및 반사 링(68, 69)은, 강도와 내열성이 뛰어난 금속 재료(예를 들면, 스테인리스 스틸)로 형성되어 있다.
또, 챔버 측부(61)에는, 챔버(6)에 대해 GaN 기판(W)의 반입 및 반출을 행하기 위한 반송 개구부(노구(爐口))(66)가 형성되어 있다. 반송 개구부(66)는, 게이트 밸브(185)에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(185)가 반송 개구부(66)를 개방하고 있을 때는, 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)으로의 GaN 기판(W)의 반입 및 열처리 공간(65)으로부터의 GaN 기판(W)의 반출을 행할 수 있다. 또, 게이트 밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간이 된다.
또한, 챔버 측부(61)에는, 관통 구멍(61a)이 형성되어 있다. 챔버 측부(61)의 외벽면의 관통 구멍(61a)이 형성되어 있는 부위에는 방사 온도계(20)가 부착되어 있다. 관통 구멍(61a)은, 후술하는 서셉터(74)에 유지된 재치판(91)의 하면으로부터 방사된 적외광을 방사 온도계(20)로 유도하기 위한 원통 형상의 구멍이다. 관통 구멍(61a)은, 그 관통 방향의 축이 서셉터(74)의 주면(主面)과 교차하도록, 수평 방향에 대해 경사져 형성되어 있다. 관통 구멍(61a)의 열처리 공간(65)에 면하는 측의 단부에는, 방사 온도계(20)가 측정 가능한 파장 영역의 적외광을 투과시키는 불화바륨 재료로 이루어지는 투명 창(21)이 장착되어 있다.
또, 챔버(6)의 내벽 상부에는 열처리 공간(65)에 처리 가스를 공급하는 가스 공급 구멍(81)이 형성되어 있다. 가스 공급 구멍(81)은, 오목부(62)보다 상측 위치에 형성되어 있으며, 반사 링(68)에 형성되어 있어도 된다. 가스 공급 구멍(81)은 챔버(6)의 측벽 내부에 원환 형상으로 형성된 완충 공간(82)을 통해 가스 공급관(83)에 연통 접속되어 있다. 가스 공급관(83)은 처리 가스 공급원(85)에 접속되어 있다. 또, 가스 공급관(83)의 경로 도중에는 밸브(84)가 끼워져 있다. 밸브(84)가 개방되면, 처리 가스 공급원(85)으로부터 완충 공간(82)으로 처리 가스가 송급된다. 완충 공간(82)에 유입된 처리 가스는, 가스 공급 구멍(81)보다 유체 저항이 작은 완충 공간(82) 내를 확산되도록 흘러서 가스 공급 구멍(81)으로부터 열처리 공간(65) 내로 공급된다. 처리 가스로서는, 예를 들면 질소(N2), 아암모니아(NH3), 또는, 수소(H2)와 질소(N2)의 혼합 가스인 포밍 가스 등을 이용할 수 있다.
한편, 챔버(6)의 내벽 하부에는 열처리 공간(65)내의 기체를 배기하는 가스 배기 구멍(86)이 형성되어 있다. 가스 배기 구멍(86)은, 오목부(62)보다 하측 위치에 형성되어 있으며, 반사 링(69)에 형성되어 있어도 된다. 가스 배기 구멍(86)은 챔버(6)의 측벽 내부에 원환 형상으로 형성된 완충 공간(87)을 통해 가스 배기관(88)에 연통 접속되어 있다. 가스 배기관(88)은 배기부(190)에 접속되어 있다. 또, 가스 배기관(88)의 경로 도중에는 밸브(89)가 끼워져 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스 배기 구멍(86)으로부터 완충 공간(87)을 거쳐 가스 배기관(88)으로 배출된다. 또한, 가스 공급 구멍(81) 및 가스 배기 구멍(86)은, 챔버(6)의 둘레 방향을 따라 복수 형성되어 있어도 되고, 슬릿 형상인 것이어도 된다. 또, 처리 가스 공급원(85) 및 배기부(190)는, 열처리 장치(1)에 설치된 기구여도 되고, 열처리 장치(1)가 설치되는 공장의 유틸리티여도 된다.
또, 반송 개구부(66)의 선단에도 열처리 공간(65) 내의 기체를 배출하는 가스 배기관(191)이 접속되어 있다. 가스 배기관(191)은 밸브(192)를 통해 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통해 챔버(6) 내의 기체가 배기된다.
도 2는, 유지부(7)의 전체 외관을 나타내는 사시도이다. 유지부(7)는, 기대(基臺) 링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대 링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 유지부(7) 전체가 석영으로 형성되어 있다.
기대 링(71)은 원환 형상으로부터 일부가 결락된 원호 형상의 석영 부재이다. 이 결락 부분은, 후술하는 이재 기구(10)의 이재 아암(11)과 기대 링(71)의 간섭을 막기 위해 설치되어 있다. 기대 링(71)은 오목부(62)의 바닥면에 재치됨으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 기대 링(71)의 상면에, 그 원환 형상의 둘레 방향을 따라 복수의 연결부(72)(본 실시 형태에서는 4개)가 세워져 설치된다. 연결부(72)도 석영 부재이며, 용접에 의해 기대 링(71)에 고착된다.
서셉터(74)는 기대 링(71)에 설치된 4개의 연결부(72)에 의해 지지된다. 도 3은, 서셉터(74)의 평면도이다. 또, 도 4는, 서셉터(74)의 단면도이다. 서셉터(74)는, 유지 플레이트(75), 가이드 링(76) 및 복수의 지지 핀(77)을 구비한다. 유지 플레이트(75)는, 석영으로 형성된 대략 원형의 평판 형상 부재이다. 유지 플레이트(75)의 직경은 GaN 기판(W)의 직경보다 크다. 즉, 유지 플레이트(75)는, GaN 기판(W)보다 큰 평면 사이즈를 갖는다.
유지 플레이트(75)의 상면 주연부에 가이드 링(76)이 설치되어 있다. 가이드 링(76)은, GaN 기판(W)을 재치하는 재치판(91)(도 10 참조)의 직경보다 큰 내경을 갖는 원환 형상 부재이다. 예를 들면, 재치판(91)의 직경이 φ300mm인 경우, 가이드 링(76)의 내경은 φ320mm이다. 가이드 링(76)의 내주는, 유지 플레이트(75)로부터 상방을 향해 넓어지는 테이퍼면으로 되어 있다. 가이드 링(76)은, 유지 플레이트(75)와 동일한 석영으로 형성된다. 가이드 링(76)은, 유지 플레이트(75)의 상면에 용착하도록 해도 되고, 별도로 가공한 핀 등에 의해 유지 플레이트(75)에 고정하도록 해도 된다. 혹은, 유지 플레이트(75)와 가이드 링(76)을 일체의 부재로서 가공하도록 해도 된다.
유지 플레이트(75)의 상면 중 가이드 링(76)보다 내측의 영역이 GaN 기판(W)을 재치한 재치판(91)을 유지하는 평면 형상의 유지면(75a)이 된다. 유지 플레이트(75)의 유지면(75a)에는, 복수의 지지 핀(77)이 세워져 설치되어 있다. 본 실시 형태에 있어서는, 유지면(75a)의 외주원(가이드 링(76)의 내주원)과 동심원의 둘레 위를 따라 30°마다 총 12개의 지지 핀(77)이 세워져 설치되어 있다. 12개의 지지 핀(77)을 배치한 원의 직경(대향하는 지지 핀(77) 사이의 거리)은 재치판(91)의 직경보다 작고, 재치판(91)의 지름이 φ300mm이면 φ270mm~φ280mm(본 실시 형태에서는 φ270mm)이다. 각각의 지지 핀(77)은 석영으로 형성되어 있다. 복수의 지지 핀(77)은, 유지 플레이트(75)의 상면에 용접에 의해 설치하도록 해도 되고, 유지 플레이트(75)와 일체로 가공하도록 해도 된다.
도 2로 되돌아와서, 기대 링(71)에 세워져 설치된 4개의 연결부(72)와 서셉터(74)의 유지 플레이트(75)의 주연부가 용접에 의해 고착된다. 즉, 서셉터(74)와 기대 링(71)은 연결부(72)에 의해 고정적으로 연결되어 있다. 이러한 유지부(7)의 기대 링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에 있어서는, 서셉터(74)의 유지 플레이트(75)는 수평 자세(법선이 연직 방향과 일치하는 자세)가 된다. 즉, 유지 플레이트(75)의 유지면(75a)은 수평면이 된다.
GaN 기판(W)을 재치한 재치판(91)은, 챔버(6)에 장착된 유지부(7)의 서셉터(74) 상에 수평 자세로 재치되어 유지된다. 이 때, 재치판(91)은 유지 플레이트(75) 상에 세워져 설치된 12개의 지지 핀(77)에 의해 지지되어 서셉터(74)에 유지된다. 보다 엄밀하게는, 12개의 지지 핀(77)의 상단부가 재치판(91)의 하면에 접촉하여 당해 재치판(91)을 지지한다. 12개의 지지 핀(77)의 높이(지지 핀(77)의 상단으로부터 유지 플레이트(75)의 유지면(75a)까지의 거리)는 균일하기 때문에, 12개의 지지 핀(77)에 의해 재치판(91)을 수평 자세로 지지할 수 있다.
또, 재치판(91)은 복수의 지지 핀(77)에 의해 유지 플레이트(75)의 유지면(75a)으로부터 소정의 간격을 두고 지지되게 된다. 지지 핀(77)의 높이보다 가이드 링(76)의 두께가 크다. 따라서, 복수의 지지 핀(77)에 의해 지지된 재치판(91)의 수평 방향의 위치 어긋남은 가이드 링(76)에 의해 방지된다.
또, 도 2 및 도 3에 나타내는 바와 같이, 서셉터(74)의 유지 플레이트(75)에는, 상하로 관통하여 개구부(78)가 형성되어 있다. 개구부(78)는, 방사 온도계(20)가 재치판(91)의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해 형성되어 있다. 즉, 방사 온도계(20)가 개구부(78) 및 챔버 측부(61)의 관통 구멍(61a)에 장착된 투명 창(21)을 통해 재치판(91)의 하면으로부터 방사된 광을 수광하여 당해 재치판(91)의 온도를 측정한다. 또한, 서셉터(74)의 유지 플레이트(75)에는, 후술하는 이재 기구(10)의 리프트 핀(12)이 재치판(91)의 수도를 위해 관통하는 4개의 관통 구멍(79)이 형성되어 있다.
도 5는, 이재 기구(10)의 평면도이다. 또, 도 6은, 이재 기구(10)의 측면도이다. 이재 기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대체로 원환 형상의 오목부(62)를 따르는 원호 형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트 핀(12)이 세워져 설치되어 있다. 이재 아암(11) 및 리프트 핀(12)은 석영으로 형성되어 있다. 각 이재 아암(11)은 수평 이동 기구(13)에 의해 회동 가능하게 되어 있다. 수평 이동 기구(13)는, 한 쌍의 이재 아암(11)을 유지부(7)에 대해 재치판(91)의 이재를 행하는 이재 동작 위치(도 5의 실선 위치)와 유지부(7)에 유지된 재치판(91)과 평면에서 보았을 때 겹치지 않는 퇴피 위치(도 5의 2점 쇄선 위치) 사이에서 수평 이동시킨다. 수평 이동 기구(13)로서는, 개별 모터에 의해 각 이재 아암(11)을 각각 회동시키는 것이어도 되고, 링크 기구를 이용하여 1개의 모터에 의해 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 된다.
또, 한 쌍의 이재 아암(11)은, 승강 기구(14)에 의해 수평 이동 기구(13)과 함께 승강 이동된다. 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 상승시키면, 총 4개의 리프트 핀(12)이 서셉터(74)에 형성된 관통 구멍(79)(도 2, 3 참조)을 통과하여, 리프트 핀(12)의 상단이 서셉터(74)의 상면으로부터 돌출한다. 한편, 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 하강시켜 리프트 핀(12)을 관통 구멍(79)으로부터 빼내어, 수평 이동 기구(13)가 한 쌍의 이재 아암(11)을 벌리도록 이동시키면 각 이재 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피 위치는, 유지부(7)의 기대 링(71)의 바로 위쪽이다. 기대 링(71)은 오목부(62)의 바닥면에 재치되어 있기 때문에, 이재 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또한, 이재 기구(10)의 구동부(수평 이동 기구(13) 및 승강 기구(14))가 설치되어 있는 부위의 근방에도 도시 생략한 배기 기구가 설치되어 있으며, 이재 기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부로 배출되도록 구성되어 있다.
도 1로 되돌아와서, 챔버(6)의 상방에 설치된 플래시 가열부(5)는, 하우징(51)의 내측에, 복수 개(본 실시 형태에서는 30개)의 크세논 플래시 램프(FL)로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또, 플래시 가열부(5)의 하우징(51)의 바닥부에는 램프광 방사 창(53)이 장착되어 있다. 플래시 가열부(5)의 바닥부를 구성하는 램프광 방사 창(53)은, 석영에 의해 형성된 판 형상의 석영 창이다. 플래시 가열부(5)가 챔버(6)의 상방에 설치됨으로써, 램프광 방사 창(53)이 상측 챔버 창(63)과 서로 대향하게 된다. 플래시 램프(FL)는 챔버(6)의 상방으로부터 램프광 방사 창(53) 및 상측 챔버 창(63)을 통해 열처리 공간(65)에 플래시 광을 조사한다.
복수의 플래시 램프(FL)는, 각각이 장척의 원통 형상을 갖는 막대 형상 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 GaN 기판(W)의 주면을 따라(즉 수평 방향을 따라) 서로 평행하게 되도록 평면 형상으로 배열되어 있다. 따라서, 플래시 램프(FL)의 배열에 의해 형성되는 평면도 수평면이다. 복수의 플래시 램프(FL)가 배열되는 영역은 GaN 기판(W)의 평면 사이즈보다 크다.
크세논 플래시 램프(FL)는, 그 내부에 크세논 가스가 봉입되어 그 양단부에 콘덴서에 접속된 양극 및 음극이 배치된 원통 형상의 유리관(방전관)과, 당해 유리관의 외주면 상에 부설된 트리거 전극을 구비한다. 크세논 가스는 전기적으로는 절연체이기 때문에, 콘덴서에 전하가 축적되어 있었다고 해도 통상의 상태에서는 유리관 내에 전기는 흐르지 않는다. 그러나, 트리거 전극에 고전압을 인가하여 절연을 파괴한 경우에는, 콘덴서에 모아진 전기가 유리관 내에 순식간에 흘러, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다. 이러한 크세논 플래시 램프(FL)에 있어서는, 미리 콘덴서에 모아져 있던 정전 에너지가 0.1밀리초 내지 100밀리초라는 매우 짧은 광펄스로 변환되기 때문에, 할로겐 램프(HL)와 같은 연속 점등의 광원에 비해 매우 강한 광을 조사할 수 있다는 특징을 갖는다. 즉, 플래시 램프(FL)는, 1초 미만의 매우 짧은 시간에 순간적으로 발광하는 펄스 발광 램프이다. 또한, 플래시 램프(FL)의 발광 시간은, 플래시 램프(FL)에 전력 공급을 행하는 램프 전원의 코일 상수에 의해 조정할 수 있다.
또, 리플렉터(52)는, 복수의 플래시 램프(FL)의 상방에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시 램프(FL)로부터 출사된 플래시 광을 열처리 공간(65)측에 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있으며, 그 표면(플래시 램프(FL)에 면하는 측의 면)은 블러스트 처리에 의해 조면화 가공이 실시되어 있다.
챔버(6)의 하방에 설치된 할로겐 가열부(4)는, 하우징(41)의 내측에 복수 개(본 실시 형태에서는 40개)의 할로겐 램프(HL)를 내장하고 있다. 할로겐 가열부(4)는, 복수의 할로겐 램프(HL)에 의해 챔버(6)의 하방으로부터 하측 챔버 창(64)을 통해 열처리 공간(65)으로의 광 조사를 행하여 GaN 기판(W)을 가열한다.
도 7은, 복수의 할로겐 램프(HL)의 배치를 나타내는 평면도이다. 40개의 할로겐 램프(HL)는 상하 2단으로 나누어 배치되어 있다. 유지부(7)에 가까운 상단에 20개의 할로겐 램프(HL)가 배치됨과 더불어, 상단보다 유지부(7)로부터 먼 하단에도 20개의 할로겐 램프(HL)가 배치되어 있다. 각 할로겐 램프(HL)는, 장척의 원통 형상을 갖는 막대 형상 램프이다. 상단, 하단 둘 다 20개의 할로겐 램프(HL)는, 각각의 길이 방향이 유지부(7)에 유지되는 GaN 기판(W)의 주면을 따라(즉 수평 방향을 따라) 서로 평행이 되도록 배열되어 있다. 따라서, 상단, 하단 둘 다 할로겐 램프(HL)의 배열에 의해 형성되는 평면은 수평면이다.
또, 도 7에 나타내는 바와 같이, 상단, 하단 둘 다 유지부(7)에 유지되는 재치판(91)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에 있어서의 할로겐 램프(HL)의 배치 밀도가 높게 되어 있다. 즉, 상하단 둘 다, 램프 배열의 중앙부보다 주연부 쪽이 할로겐 램프(HL)의 배치 피치가 짧다. 이 때문에, 할로겐 가열부(4)로부터의 광 조사에 의한 가열 시에 온도 저하가 발생하기 쉬운 재치판(91)의 주연부에 의해 많은 광량의 조사를 행할 수 있다.
또, 상단의 할로겐 램프(HL)로 이루어지는 램프군과 하단의 할로겐 램프(HL)로 이루어지는 램프군이 격자 형상으로 교차하도록 배열되어 있다. 즉, 상단에 배치된 20개의 할로겐 램프(HL)의 길이 방향과 하단에 배치된 20개의 할로겐 램프(HL)의 길이 방향이 서로 직교하도록 총 40개의 할로겐 램프(HL)가 배치되어 있다.
할로겐 램프(HL)는, 유리관 내부에 배치된 필라멘트에 통전함으로써 필라멘트를 백열화시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 불활성 가스에 할로겐 원소(요오드, 브롬 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능해진다. 따라서, 할로겐 램프(HL)는, 통상의 백열 전구에 비해 수명이 길며 또한 강한 광을 연속적으로 조사할 수 있다는 특성을 갖는다. 즉, 할로겐 램프(HL)는 적어도 1초 이상 연속해서 발광하는 연속 점등 램프이다. 또, 할로겐 램프(HL)는 막대 형상 램프이기 때문에 수명이 길고, 할로겐 램프(HL)를 수평 방향을 따르게 하여 배치함으로써 상방의 재치판(91)으로의 방사 효율이 뛰어난 것이 된다.
또, 할로겐 가열부(4)의 하우징(41) 내에도, 2단의 할로겐 램프(HL)의 하측에 리플렉터(43)가 설치되어 있다(도 1). 리플렉터(43)는, 복수의 할로겐 램프(HL)로부터 출사된 광을 열처리 공간(65)측에 반사한다.
제어부(3)는, 열처리 장치(1)에 설치된 상기의 여러 가지 동작 기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 동일하다. 즉, 제어부(3)는, 각종 연산 처리를 행하는 회로인 CPU, 기본 프로그램을 기억하는 읽기 전용 메모리인 ROM, 각종 정보를 기억하는 읽고 쓰기가 가능한 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기 디스크를 구비하고 있다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에 있어서의 처리가 진행된다.
상기의 구성 이외에도 열처리 장치(1)는, GaN 기판(W)의 열처리 시에 할로겐 램프(HL) 및 플래시 램프(FL)로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉의 온도 상승을 방지하기 위해, 다양한 냉각용 구조를 구비하고 있다. 예를 들면, 챔버(6)의 벽체에는 수랭관(도시 생략)이 설치되어 있다. 또, 할로겐 가열부(4) 및 플래시 가열부(5)는, 내부에 기체류를 형성하여 배열(排熱)하는 공랭 구조로 되어 있다. 또, 상측 챔버 창(63)과 램프광 방사 창(53)의 간극에도 공기가 공급되어, 플래시 가열부(5) 및 상측 챔버 창(63)을 냉각한다.
다음에, 본 발명에 따른 게이트 절연막의 형성 방법에 대해서 설명한다. 도 8은, 본 발명에 따른 게이트 절연막의 형성 방법의 순서를 나타내는 플로차트이다. 처리 대상이 되는 GaN 기판(W)은, 직경 약 50mm(2인치)인 원판 형상의 질화갈륨 웨이퍼이며, 전형적인 실리콘의 반도체 웨이퍼(직경 300mm)와 비교하면 현저하게 작다. 우선, 처리 대상이 되는 GaN 기판(W)에 게이트 절연막이 성막된다(단계 S1). 본 실시 형태에 있어서는, CVD에 의해 이산화규소(SiO2)의 게이트 절연막이 GaN 기판(W) 상에 성막된다. 게이트 절연막의 성막은, 열처리 장치(1)와는 별도의 CVD 장치를 이용하여 행해진다.
도 9는, GaN 기판(W)에 게이트 절연막(95)이 성막된 상태를 나타내는 도면이다. CVD에 의해 게이트 절연막(95)이 GaN 기판(W) 상에 성막된 시점에서는, 게이트 절연막(95)과 GaN의 계면에 다수의 트랩이 존재하고 있으며, Dit(Density of interface trap)가 높다. 또, 게이트 절연막(95) 중에는 성막 시에 불가피하게 수소가 혼입되어 있으며, 게이트 절연막(95)의 유전율도 낮다. 따라서, 이 상태로는 게이트 절연막(95)의 특성이 낮아, 고성능의 MOSFET를 제조할 수 없다. 이 때문에, 열처리 장치(1)에 있어서, 게이트 절연막(95)이 성막된 GaN 기판(W)의 성막 후 열처리(PDA: Post Deposition Anneal)를 행한다.
직경 약 50mm인 소경의 GaN 기판(W)은, 그 상태로는 열처리 장치(1)에서 취급하는 것이 곤란하다. 이 때문에, 본 실시 형태에 있어서는, 소경의 GaN 기판(W)을 재치판(91)에 재치한 상태로 열처리 장치(1)에서 처리하도록 하고 있다. 도 10은, GaN 기판(W)을 재치판(91)에 재치한 상태를 나타내는 도면이다. 재치판(91)은, 직경 300mm의 원판 형상 부재이다. 재치판(91)은, 예를 들면 탄화규소(SiC)로 형성된다. 탄화규소는, 할로겐 램프(HL)로부터 조사되는 광 및 플래시 램프(FL)로부터 조사되는 플래시 광에 대해 높은 흡수율을 갖는 흡광 재료이다.
재치판(91)의 상면 중앙부에는 직경 약 70mm의 원형의 오목부가 형성되어 있으며, 그 오목부에 GaN 기판(W)이 끼워 넣어지도록 재치된다. 오목부 내에 GaN 기판(W)을 재치함으로써, GaN 기판(W)의 위치 어긋남을 방지할 수 있다. 그리고, 재치판(91)에 재치된 상태의 GaN 기판(W)에 대해 열처리 장치(1)에 의해 열처리가 행해진다. 재치판(91)의 사이즈는 전형적인 실리콘의 반도체 웨이퍼와 동일 정도이기 때문에, 실리콘의 반도체 웨이퍼를 취급하는 열처리 장치(1)에서 GaN 기판(W)의 열처리를 행할 수 있다. 이하, 열처리 장치(1)에 있어서의 GaN 기판(W)의 열처리에 대해서 설명한다. 이하에 설명하는 열처리 장치(1)의 처리 순서는, 제어부(3)가 열처리 장치(1)의 각 동작 기구를 제어함으로써 진행된다.
GaN 기판(W)의 반입에 앞서, 급기 밸브(84)가 개방됨과 더불어, 배기 밸브(89)가 개방되어 챔버(6) 내에 대한 급배기가 개시된다. 급기 밸브(84)가 개방되면, 가스 공급 구멍(81)으로부터 열처리 공간(65)으로 질소 가스가 공급된다. 또, 배기 밸브(89)가 개방되면, 가스 배기 구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이로 인해, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 질소 가스가 하방으로 흘러, 열처리 공간(65)의 하부로부터 배기된다.
이어서, 재치판(91)에 재치된 상태의 GaN 기판(W)이 열처리 장치(1)의 챔버(6) 내에 반입된다(단계 S2). 구체적으로는, 게이트 밸브(185)가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송 로봇에 의해 반송 개구부(66)를 통해 GaN 기판(W)을 재치한 재치판(91)이 챔버(6) 내의 열처리 공간(65)에 반입된다. 이 때에는, GaN 기판(W)의 반입에 따라 장치 외부의 분위기를 끌어들일 우려가 있지만, 챔버(6)에는 질소 가스가 계속 공급되고 있기 때문에, 반송 개구부(66)로부터 질소 가스가 유출되어, 그러한 외부 분위기의 끌어들임을 최소한으로 억제할 수 있다.
반송 로봇에 의해 반입된 재치판(91)은 유지부(7)의 바로 위쪽 위치까지 진출하여 정지한다. 그리고, 이재 기구(10)의 한 쌍의 이재 아암(11)이 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 관통 구멍(79)을 통과해 서셉터(74)의 유지 플레이트(75)의 상면으로부터 돌출하여 GaN 기판(W)을 재치한 재치판(91)을 수취한다. 이 때, 리프트 핀(12)은 지지 핀(77)의 상단보다 상방으로까지 상승한다.
GaN 기판(W)을 재치한 재치판(91)이 리프트 핀(12)에 재치된 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출되고, 게이트 밸브(185)에 의해 반송 개구부(66)가 폐쇄된다. 그리고, 한 쌍의 이재 아암(11)이 하강함으로써, 재치판(91)은 이재 기구(10)로부터 유지부(7)의 서셉터(74)에 수도되어 수평 자세로 하방으로부터 유지된다. 재치판(91)은, 유지 플레이트(75) 상에 세워져 설치된 복수의 지지 핀(77)에 의해 지지되어 서셉터(74)에 유지된다. 또, 게이트 절연막(95)이 성막된 GaN 기판(W)의 표면을 상면을 향하게 하여 재치판(91)은 유지부(7)에 유지된다. 복수의 지지 핀(77)에 의해 지지된 재치판(91)의 이면(GaN 기판(W)이 재치되는 것과는 반대측의 면)과 유지 플레이트(75)의 유지면(75a) 사이에는 소정의 간격이 형성된다. 서셉터(74)의 하방으로까지 하강한 한 쌍의 이재 아암(11)은 수평 이동 기구(13)에 의해 퇴피 위치, 즉 오목부(62)의 내측으로 퇴피한다.
재치판(91)이 석영으로 형성된 유지부(7)의 서셉터(74)에 의해 수평 자세로서 하방으로부터 유지된 후, 할로겐 가열부(4)의 40개의 할로겐 램프(HL)가 일제히 점등하여 예비 가열(어시스트 가열)이 개시된다(단계 S3). 할로겐 램프(HL)로부터 출사된 할로겐 광은, 석영으로 형성된 하측 챔버 창(64) 및 서셉터(74)를 투과하여 GaN 기판(W)을 재치한 재치판(91)의 하면에 조사된다. 재치판(91)은, SiC로 형성되어 있기 때문에, 할로겐 램프(HL)로부터 출사된 광을 양호하게 흡수하여 승온한다. 그리고, 승온한 재치판(91)으로부터의 열전도에 의해 GaN 기판(W)이 예비 가열되게 된다. 또한, 이재 기구(10)의 이재 아암(11)은 오목부(62)의 내측으로 퇴피하고 있기 때문에, 할로겐 램프(HL)에 의한 가열의 장애가 되는 일은 없다.
할로겐 램프(HL)에 의한 예비 가열을 행할 때는, GaN 기판(W)을 재치하는 재치판(91)의 온도가 방사 온도계(20)에 의해 측정되고 있다. 즉, 서셉터(74)에 유지된 재치판(91)의 하면으로부터 개구부(78)를 통해 방사된 적외광을 투명 창(21)을 통해 방사 온도계(20)가 수광하여 승온 중인 재치판(91)의 온도를 측정한다. 측정된 재치판(91)의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프(HL)로부터의 광 조사에 의해 승온하는 재치판(91)의 온도가 목표 온도 T1에 도달했는지 여부를 감시하면서, 할로겐 램프(HL)의 출력을 제어한다. 즉, 제어부(3)는, 방사 온도계(20)에 의한 측정값에 의거하여, 재치판(91)의 온도가 목표 온도 T1이 되도록 할로겐 램프(HL)의 출력을 피드백 제어한다. 목표 온도 T1은, 600℃ 이상 800℃ 이하이다.
재치판(91)의 온도가 목표 온도 T1에 도달한 후, 제어부(3)는 재치판(91)의 온도가 그 목표 온도 T1을 유지하도록 할로겐 램프(HL)의 출력을 조정한다. 구체적으로는, 방사 온도계(20)에 의해 측정되는 재치판(91)의 온도가 목표 온도 T1에 도달한 시점에서 제어부(3)가 할로겐 램프(HL)의 출력을 조정하여, 재치판(91)의 온도를 거의 목표 온도 T1로 유지한다. 할로겐 램프(HL)로부터의 광 조사에 의해 재치판(91)이 목표 온도 T1로 유지됨으로써, 재치판(91)으로부터의 열전도에 의해 GaN 기판(W)이 균일하게 예비 가열된다.
재치판(91)의 온도가 목표 온도 T1에 도달하고 나서 소정 시간이 경과한 시점에서 플래시 가열부(5)의 플래시 램프(FL)로부터 GaN 기판(W)의 표면에 플래시 광 조사를 행한다(단계 S4). 이 때, 플래시 램프(FL)로부터 방사되는 플래시 광의 일부는 직접 챔버(6) 내로 향하고, 다른 일부는 일단 리플렉터(52)에 의해 반사되고 나서 챔버(6) 내로 향하고, 이들 플래시 광의 조사에 의해 GaN 기판(W)의 플래시 가열이 행해진다.
플래시 가열은, 플래시 램프(FL)로부터의 플래시 광(섬광) 조사에 의해 행해지기 때문에, GaN 기판(W)의 표면 온도를 단시간에 상승시킬 수 있다. 즉, 플래시 램프(FL)로부터 조사되는 플래시 광은, 미리 콘덴서에 모아져 있던 정전 에너지가 매우 짧은 광펄스로 변환된, 조사 시간이 0.1밀리초 이상 100밀리초 이하 정도의 매우 짧고 강한 섬광이다. 그리고, 플래시 램프(FL)로부터의 플래시 광 조사에 의해, 게이트 절연막(95)을 포함하는 GaN 기판(W)의 표면은 순간적으로 처리 온도 T2로까지 승온한 후, 급속히 강온한다. 플래시 가열 시에 있어서의 게이트 절연막(95)의 최고 도달 온도인 처리 온도 T2는, 상기의 목표 온도 T1보다 높고, 800℃ 이상 1200℃ 이하이다. GaN 기판(W)의 표면이 순간적으로 처리 온도 T2로까지 가열됨으로써, 게이트 절연막(95)의 성막 후 열처리가 행해지고, 게이트 절연막(95)과 GaN의 계면에 존재하고 있던 트랩이 감소한다.
여기서, 성막 후 열처리를 행하기 위한 전형적인 수법인 RTA(Rapid Thermal Anneal)를 이용하여 게이트 절연막(95)이 성막된 GaN 기판(W)을 처리 온도 T2로까지 가열했다고 해도 게이트 절연막(95)과 GaN의 계면에 존재하고 있던 트랩을 감소시킬 수는 있다. 그러나, RTA를 이용하여 GaN 기판(W)을 처리 온도 T2로까지 가열하면, GaN으로부터 질소가 이탈하여 결합손이 빠진 갈륨이 게이트 절연막(95) 중에 확산된다는 현상이 발생한다. 그 결과, 게이트 절연막(95)에 절연 특성의 열화(리크 전류의 증대, 절연 파괴 전계의 저하 등)가 발생하게 된다. 또한, 상술한 할로겐 램프(HL)에 의한 예비 가열도 일종의 RTA이긴 하지만, 목표 온도 T1은 처리 온도 T2보다 저온이기 ‹š문에, 예비 가열 시에 GaN으로부터 질소가 이탈하는 일은 없고, 트랩이 감소하는 일도 없다. 즉, 트랩의 감소와 GaN으로부터의 질소의 이탈 방지는 트레이드 오프의 관계에 있다고 말할 수 있다.
본 실시 형태에 있어서는, 조사 시간이 1초 미만인 플래시 광을 GaN 기판(W)에 조사함으로써 게이트 절연막(95)을 포함하는 GaN 기판(W)의 표면을 목표 온도 T1로부터 처리 온도 T2로까지 매우 짧은 열처리 시간으로 플래시 가열하고 있다. 이 때문에, GaN 기판(W)이 고온으로 되어 있는 시간은 짧고, GaN으로부터의 질소의 이탈을 최소한으로 억제할 수 있다. 그 결과, 게이트 절연막(95)에 갈륨을 확산시키지 않고, 게이트 절연막(95)과 GaN의 계면에 존재하고 있던 트랩을 감소시켜 Dit를 저감시킬 수 있다. 또, GaN 기판(W)을 플래시 가열함으로써, 성막 시에 게이트 절연막(95)에 혼입된 수소를 저감시켜 게이트 절연막(95)의 유전율을 높일 수도 있다. 이로 인해, 질화갈륨을 이용한 고성능의 MOSFET를 제조할 수 있다.
플래시 가열 처리가 종료된 후, 소정 시간 경과 후에 할로겐 램프(HL)가 소등된다.이로 인해, GaN 기판(W) 및 재치판(91)이 급속히 강온한다. 강온 중의 재치판(91)의 온도는 방사 온도계(20)에 의해 측정되고, 그 측정 결과는 제어부(3)에 전달된다. 제어부(3)는, 방사 온도계(20)의 측정 결과로부터 재치판(91)의 온도가 소정 온도까지 강온했는지 여부를 감시한다. 그리고, 재치판(91)의 온도가 소정 이하로까지 강온한 후, 이재 기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출하여 열처리 후의 GaN 기판(W)을 재치한 재치판(91)을 서셉터(74)로부터 수취한다. 이어서, 게이트 밸브(185)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되어, 리프트 핀(12) 상에 재치된 재치판(91)이 장치 외부의 반송 로봇에 의해 반출되고, 열처리 장치(1)에 있어서의 GaN 기판(W)의 가열 처리가 완료된다(단계 S5). 열처리 장치(1)에 의한 가열 처리가 종료된 GaN 기판(W)의 게이트 절연막(95) 상에는 예를 들면 알루미늄 등의 금속의 게이트 전극이 형성된다.
본 실시 형태에 있어서는, 조사 시간이 0.1밀리초 이상 100밀리초 이하인 플래시 광을 조사함으로써 게이트 절연막(95)을 포함하는 GaN 기판(W)의 표면을 매우 짧은 열처리 시간으로 처리 온도 T2로 플래시 가열하고 있다. 이로 인해, GaN 기판(W)으로부터의 질소의 이탈을 방지하여 게이트 절연막(95)에 갈륨을 확산시키지 않고, 게이트 절연막(95)과 GaN의 계면에 존재하고 있던 트랩을 감소시킬 수 있다. 즉, 조사 시간이 매우 짧은 플래시 광을 조사함으로써, 트랩의 감소와 GaN으로부터의 질소의 이탈 방지를 양립시킬 수 있는 것이다.
이상, 본 발명의 실시 형태에 대해서 설명했는데, 이 발명은 그 취지를 일탈하지 않는 한에 있어서 상술한 것 이외에 여러 가지 변경을 행하는 것이 가능하다. 예를 들면, 상기 실시 형태에 있어서는, 조사 시간이 1초 미만인 플래시 광을 조사하는 플래시 램프 어닐링에 의해 GaN 기판(W)을 가열하고 있었는데, 이를 대신하여, 레이저 어닐링에 의해 게이트 절연막(95)을 포함하는 GaN 기판(W)의 표면을 처리 온도 T2로 가열하도록 해도 된다. 레이저 어닐링에 의한 열처리 시간은, 플래시 램프 어닐링보다 더 짧고, 최단 10나노초로 하는 것이 가능하다. 레이저 어닐링에 의한 열처리 시간도 매우 짧기 때문에, 플래시 램프 어닐링과 마찬가지로, 게이트 절연막(95)에 갈륨을 확산시키지 않고, 게이트 절연막(95)과 GaN의 계면에 존재하고 있던 트랩을 감소시킬 수 있다. 요컨데, 10나노초 이상 100밀리초 이하의 매우 짧은 열처리 시간으로 게이트 절연막(95)을 포함하는 GaN 기판(W)의 표면을 가열하면, 상기 실시 형태와 마찬가지로, 트랩의 감소와 GaN으로부터의 질소의 이탈 방지를 양립시킬 수 있다.
또, 상기 실시 형태에 있어서는, 이산화규소의 게이트 절연막(95)을 GaN 기판(W) 상에 성막하고 있었는데, 이것으로 한정되는 것이 아니고, 산화갈륨(GaOx)의 게이트 절연막을 GaN 기판(W) 상에 성막하도록 해도 된다. 산화갈륨의 게이트 절연막은, 열산화법에 따라 GaN 기판(W) 상에 성막된다. 열산화법에 따라 성막된 산화갈륨의 게이트 절연막과 GaN의 계면에도 다수의 트랩이 존재하고 있다. 그리고, 상기 실시 형태와 마찬가지로, 매우 짧은 열처리 시간으로 산화갈륨의 게이트 절연막을 포함하는 GaN 기판(W)의 표면을 가열함으로써, 게이트 절연막에 갈륨을 확산시키지 않고 트랩을 감소시킬 수 있다.
또, GaN 기판(W)의 사이즈는, 직경 약 50mm로 한정되는 것이 아니고, 예를 들면 직경 약 100mm(4인치)여도 된다.
또, 재치판(91)의 재질은 탄화규소로 한정되는 것이 아니고, 예를 들면 실리콘(Si)이어도 된다. 무엇보다, 플래시 가열 시에 GaN 기판(W)이 1400℃ 정도의 고온으로 가열되면 실리콘(융점 1414℃)의 재치판(91)에서는 용융될 우려가 있기 때문에, 재치판(91)은 탄화규소(융점 2730℃)로 형성하는 것이 바람직하다.
또, 상기 실시 형태에 있어서는, 플래시 가열부(5)에 30개의 플래시 램프(FL)를 구비하도록 하고 있었는데, 이것으로 한정되는 것이 아니고, 플래시 램프(FL)의 개수는 임의의 수로 할 수 있다. 또, 플래시 램프(FL)는 크세논 플래시 램프로 한정되는 것이 아니고, 크립톤 플래시 램프여도 된다. 또, 할로겐 가열부(4)에 구비하는 할로겐 램프(HL)의 개수도 40개로 한정되는 것이 아니고, 임의의 수로 할 수 있다.
또, 상기 실시 형태에 있어서는, 1초 이상 연속해서 발광하는 연속 점등 램프로서 필라멘트 방식의 할로겐 램프(HL)를 이용하여 GaN 기판(W)의 예비 가열을 행하고 있었는데, 이것으로 한정되는 것이 아니고, 할로겐 램프(HL)를 대신하여 방전형 아크 램프(예를 들면, 크세논 아크 램프)를 연속 점등 램프로서 이용하여 예비 가열을 행하도록 해도 된다.
1: 열처리 장치 3: 제어부
4: 할로겐 가열부 5: 플래시 가열부
6: 챔버 7: 유지부
10: 이재 기구 65: 열처리 공간
74: 서셉터 75: 유지 플레이트
77: 지지 핀 91: 재치판
95: 게이트 절연막 FL: 플래시 램프
HL: 할로겐 램프 W: GaN 기판

Claims (1)

  1. 질화갈륨의 기판 상에 이산화규소 또는 산화갈륨의 게이트 절연막을 성막하는 성막 공정과,
    상기 기판 및 상기 게이트 절연막을 10나노초 이상 100밀리초 이하의 열처리 시간으로 가열하여 질화갈륨으로부터의 질소의 이탈을 억제하여 상기 게이트 절연막에 갈륨을 확산시키지 않고 상기 게이트 절연막과 상기 기판의 계면에 존재하고 있던 트랩을 감소시키는 어닐링 공정
    을 구비하는 것을 특징으로 하는 게이트 절연막의 형성 방법.
KR1020237030033A 2018-08-30 2019-07-01 게이트 절연막의 형성 방법 및 열처리 방법 KR102676481B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018161726A JP7157596B2 (ja) 2018-08-30 2018-08-30 ゲート絶縁膜の形成方法および熱処理方法
JPJP-P-2018-161726 2018-08-30
PCT/JP2019/026043 WO2020044773A1 (ja) 2018-08-30 2019-07-01 ゲート絶縁膜の形成方法および熱処理方法
KR1020217005630A KR102577600B1 (ko) 2018-08-30 2019-07-01 게이트 절연막의 형성 방법 및 열처리 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020217005630A Division KR102577600B1 (ko) 2018-08-30 2019-07-01 게이트 절연막의 형성 방법 및 열처리 방법

Publications (2)

Publication Number Publication Date
KR20230131960A KR20230131960A (ko) 2023-09-14
KR102676481B1 true KR102676481B1 (ko) 2024-06-19

Family

ID=69642944

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217005630A KR102577600B1 (ko) 2018-08-30 2019-07-01 게이트 절연막의 형성 방법 및 열처리 방법
KR1020237030033A KR102676481B1 (ko) 2018-08-30 2019-07-01 게이트 절연막의 형성 방법 및 열처리 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020217005630A KR102577600B1 (ko) 2018-08-30 2019-07-01 게이트 절연막의 형성 방법 및 열처리 방법

Country Status (5)

Country Link
US (1) US20210327709A1 (ko)
JP (2) JP7157596B2 (ko)
KR (2) KR102577600B1 (ko)
TW (1) TWI699449B (ko)
WO (1) WO2020044773A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019650A (ja) * 2003-06-25 2005-01-20 Toshiba Corp 処理装置、製造装置、処理方法及び電子装置の製造方法
JP2008306051A (ja) 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法
JP2018018847A (ja) * 2016-07-25 2018-02-01 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271231A (ja) * 1985-09-25 1987-04-01 Toshiba Corp サセプタ
JPH07183235A (ja) * 1993-12-24 1995-07-21 Semiconductor Energy Lab Co Ltd 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
JP2001345313A (ja) 2000-05-31 2001-12-14 Ebara Corp 基板処理装置
KR20030095313A (ko) * 2002-06-07 2003-12-18 후지 샤신 필름 가부시기가이샤 레이저 어닐링장치 및 레이저 박막형성장치
US9498845B2 (en) * 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
JP4805299B2 (ja) 2008-03-28 2011-11-02 古河電気工業株式会社 電界効果トランジスタの製造方法
JP5522979B2 (ja) * 2009-06-16 2014-06-18 国立大学法人東北大学 成膜方法及び処理システム
JP6241100B2 (ja) 2013-07-17 2017-12-06 豊田合成株式会社 Ｍｏｓｆｅｔ
TW201517133A (zh) * 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
JP6235702B2 (ja) 2014-05-01 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2016054250A (ja) 2014-09-04 2016-04-14 豊田合成株式会社 半導体装置、製造方法、方法
JP6546512B2 (ja) 2015-11-04 2019-07-17 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
CN107591437B (zh) 2016-07-07 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019650A (ja) * 2003-06-25 2005-01-20 Toshiba Corp 処理装置、製造装置、処理方法及び電子装置の製造方法
JP2008306051A (ja) 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法
JP2018018847A (ja) * 2016-07-25 2018-02-01 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Also Published As

Publication number Publication date
KR20210035268A (ko) 2021-03-31
KR102577600B1 (ko) 2023-09-12
KR20230131960A (ko) 2023-09-14
JP2022180648A (ja) 2022-12-06
JP2020035914A (ja) 2020-03-05
US20210327709A1 (en) 2021-10-21
WO2020044773A1 (ja) 2020-03-05
JP7338021B2 (ja) 2023-09-04
TWI699449B (zh) 2020-07-21
JP7157596B2 (ja) 2022-10-20
TW202009320A (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
US10886132B2 (en) Manufacturing method of high-dielectric-constant gate insulating film of semiconductor device
JP6837911B2 (ja) 熱処理装置
US20170243771A1 (en) Light-irradiation heat treatment apparatus
KR102126119B1 (ko) 열처리 방법
US10354894B2 (en) Light-irradiation heat treatment apparatus
KR102109249B1 (ko) 열처리 방법 및 열처리 장치
US10861720B2 (en) Heat treatment apparatus of light irradiation type
CN112820666A (zh) 热处理装置
US10777415B2 (en) Heat treatment method for dopant introduction
US11183403B2 (en) Light irradiation type heat treatment apparatus
CN111799171A (zh) 热处理方法及热处理装置
KR102616006B1 (ko) 열처리 장치
KR102676481B1 (ko) 게이트 절연막의 형성 방법 및 열처리 방법
KR102521782B1 (ko) 열처리 방법 및 열처리 장치
TWI703638B (zh) 熱處理裝置
JP7228976B2 (ja) ｐ型窒化ガリウム系半導体の製造方法および熱処理方法
JP7303615B2 (ja) 熱処理方法
JP6945703B2 (ja) ドーパント導入方法および熱処理方法
JP7177619B2 (ja) 熱処理装置
JP2022079227A (ja) 熱処理方法
JP6791693B2 (ja) 熱処理装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right