KR102665584B1 - 발광 장치, 그 제조 방법 및 디스플레이 모듈 - Google Patents

발광 장치, 그 제조 방법 및 디스플레이 모듈 Download PDF

Info

Publication number
KR102665584B1
KR102665584B1 KR1020200104077A KR20200104077A KR102665584B1 KR 102665584 B1 KR102665584 B1 KR 102665584B1 KR 1020200104077 A KR1020200104077 A KR 1020200104077A KR 20200104077 A KR20200104077 A KR 20200104077A KR 102665584 B1 KR102665584 B1 KR 102665584B1
Authority
KR
South Korea
Prior art keywords
light emitting
light
emitting device
conductive layer
carrier
Prior art date
Application number
KR1020200104077A
Other languages
English (en)
Other versions
KR20210024426A (ko
Inventor
민-순 시에
츠-시앙 왕
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20210024426A publication Critical patent/KR20210024426A/ko
Application granted granted Critical
Publication of KR102665584B1 publication Critical patent/KR102665584B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16506—Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

캐리어, 발광 소자 및 연결 구조를 포함하는 발광 장치를 개시한다. 캐리어는 제 1 결합부 및 상기 결합부를 따라 연장되는 제 1 목부를 포함한다. 제 1 결합부는 제 1 폭을 가지고, 제 1 목부는 제 2 폭을 가지며, 제 2 폭은 제 1 폭보다 작다. 발광 소자는 제 1 광선을 방출 가능한 제 1 발광층 및 상기 제 1 발광층 아래에 형성된 제 1 접촉 전극을 포함하며, 여기서 상기 제 1 접촉 전극은 상기 제 1 결합부에 대응한다. 연결 구조는 제 1 전기 연결부 및 상기 제 1 결합부 및 상기 제 1 전기 연결부를 둘러싸는 보호부를 포함하고, 제 1 전기 연결부는 상기 제 1 결합부 및 상기 제 1 접촉 전극에 전기적으로 연결된다. 제 1 결합부는 대략 보호부에 의해 둘러싸인 범위 내에 위치한다.

Description

발광 장치, 그 제조 방법 및 디스플레이 모듈{LIGHT-EMITTING DEVICE, MANUFACTURING METHOD THEREOF AND DISPLAY MODULE USING THE SAME}
본 발명은 발광 장치 및 그 제조 방법에 관한 것으로, 특히, 특정 구조를 포함하는 캐리어 및 특정 연결 구조를 포함하는 발광 장치 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light-Emitting Diode, LED)는 전력 소모가 낮고, 발열량이 낮으며, 작동 수명이 길고, 충격에 견디며, 체적이 작고, 응답 속도가 빠른 등 특성을 가지므로, 발광 소자가 사용되는 차량, 가전, 디스플레이 화면 및 조명기구와 같은 각종 영역에 널리 사용된다.
LED는 단색광(monochromatic light)에 속하므로, 디스플레이의 픽셀(pixel)로서 매우 적합하다. 예를 들어, 실외 또는 실내 디스플레이 화면의 픽셀로 할 수 있다. 그 중 디스플레이의 해상도를 향상시키는 것이 현재의 기술 발전의 추세 중의 하나이다. 해상도를 높이기 위해 픽셀로서의 LED를 최소화해야 한다. 이러한 방식은 많은 기술적 문제를 발생하게 되며, 예를 들어, LED와 기판 사이의 전기적 연결을 정확하게 하는 것이 더 어렵게 된다.
본 발명은 캐리어, 발광 소자 및 연결 구조를 포함하는 발광 장치를 개시한다. 캐리어는 제 1 결합부 및 상기 결합부로부터 연장되는 제 1 목부를 포함한다. 제 1 결합부는 제 1 폭을 가지고, 제 1 목부는 제 2 폭을 가지며, 여기서 제 2 폭은 제 1 폭보다 작다. 발광 소자는 제 1 광선을 발광 가능한 제 1 발광층 및 상기 제 1 발광층 아래에 형성된 제 1 접촉 전극을 포함하며, 여기서 상기 제 1 접촉 전극은 상기 제 1 결합부에 대응한다. 연결 구조는 제 1 전기 연결부 및 상기 제 1 결합부 및 상기 제 1 전기 연결부를 둘러싸는 보호부를 포함하고, 제 1 전기 연결부는 상기 제 1 결합부 및 상기 제 1 접촉 전극에 전기적으로 연결된다. 제 1 결합부는 대략 보호부에 의해 둘러싸인 범위 내에 위치한다.
도 1a는 본 발명의 일 실시예에 따른 발광 장치의 사시도를 나타낸다.
도 1b는 도 1a의 발광 장치의 평면도이다.
도 1c는 도 1a의 발광 장치의 저면도이다.
도 1d는 도 1a의 발광 장치의 부분 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 발광 장치에서 캐리어를 나타내는 평면도이다.
도 2b는 본 발명의 일 실시예에 따른 발광 장치에서 캐리어 및 연결 구조를 나타내는 평면도이다.
도 2c는 도 2a 및 2b에서 제 1 발광 유닛 및 대응하는 제 1 블록 및 제 1 접점 영역을 나타내는 개략도이다.
도 3a는 본 발명의 다른 실시예에 따른 발광 장치에서 제 1 발광 유닛 및 대응하는 제 1 블록 및 제 1 접점 영역을 나타내는 평면도이다.
도 3b는 도 3a에 개시된 단면도를 나타낸다.
도 4는 본 발명의 다른 실시예에 따른 발광 장치에서 캐리어를 나타내는 평면도이다.
도 5a 내지 도 5j는 본 발명의 일 실시예에 따른 발광 장치의 제조 흐름도이다.
도 6a는 본 발명의 다른 실시예에 따른 발광 장치의 사시도이다.
도 6b는 도 6a의 발광 장치의 평면도이다.
도 6c는 도 6a의 발광 장치의 저면도이다.
도 7은 본 발명의 다른 실시예에 따른 발광 장치에서 캐리어를 나타내는 평면도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 모듈을 나타낸다.
도 9a는 본 발명의 일 실시예에 따른 디스플레이 장치를 나타낸다.
도 9b는 본 발명의 일 실시예에 따른 발광 모듈을 나타낸다.
도 10a 내지 도 10j는 본 발명의 일 실시예에 따른 디스플레이 모듈의 제조 흐름도이다.
도 11a 내지 도 11i는 본 발명의 다른 실시예에 따른 디스플레이 모듈의 제조 흐름도이다.
도 12a는 본 발명의 다른 실시예에 따른 발광 장치의 사시도이다.
도 12b는 도 12a의 발광 장치의 평면도이다.
도 12c는 도 12a의 발광 장치의 저면도이다.
도 13a는 본 발명의 다른 실시예에 따른 발광 장치의 사시도이다.
도 13b는 도 13a의 발광 장치의 평면도이다.
도 13c는 도 13a의 발광 장치의 저면도이다.
도 14a는 본 발명의 다른 실시예에 따른 발광 장치의 사시도이다.
도 14b는 도 14a의 발광 장치의 평면도이다.
도 14c는 도 14a의 발광 장치의 저면도이다.
도 15a는 발광 장치를 나타낸다.
도 15b는 디스플레이 모듈(1000)을 나타낸다.
도 15c는 도 15a의 발광 유닛의 발광 각도 측정 방법을 나타낸다.
도 16a는 본 발명의 다른 실시예에 따른 발광 장치의 사시도이다.
도 16b는 도 16a의 발광 장치의 평면도이다.
도 16c 및 16d는 도 16a의 발광 장치에서 캐리어를 나타내는 평면도 및 저면도이다.
도 17a 및 17b는 상부 전도층을 보여주는 전자 현미경 확대도이다.
도 18a는 본 발명의 다른 실시예에 따른 발광 장치의 사시도이다.
도 18b 및 18c는 도 18a의 발광 장치에서 캐리어를 나타내는 평면도 및 저면도이다.
도 19a는 본 발명의 다른 실시예에 따른 발광 장치의 사시도이다.
도 19b 및 19c는 도 18a의 발광 장치에서 캐리어를 나타내는 평면도 및 저면도이다.
도 20은 디스플레이 모듈을 나타낸다.
도 21은 본 발명의 일 실시예에 따른 발광 장치의 사시도이다.
도 1a는 본 발명의 일 실시예에 따른 발광 장치(100)의 사시도이고, 도 1B는 도 1a의 발광 장치(100)의 평면도이며, 도 1C는 도 1a의 발광 장치(100)의 저면도이다. 발광 장치(100)는 캐리어(120), 발광 소자(140), 연결 구조(160) 및 투광 소자(180)를 포함한다. 일 실시예에서, 발광 소자(140)는 제 1 발광 유닛(142), 제 2 발광 유닛(144) 및 제 3 발광 유닛(146)을 포함한다. 일 실시예에서, 발광 소자(140)는 캐리어(120) 상에 형성되고, 연결 구조(160)는 캐리어(120)와 발광 소자(140) 사이에 위치되며, 투광 소자(180)는 발광 소자(140) 및 연결 구조(160)를 덮는다.
일 실시예에서, 캐리어(120)는 절연층(122), 상부 전도층(124) 및 하부 전도층(126)을 포함한다. 상부 전도층(124)은 발광 소자(140)와 전기적으로 연결되고, 하부 전도층(126)과 서로 전기적으로 연결하기 위해 사용될 수 있다. 하부 전도층(126)은 발광 장치(100)의 외부와 전기적으로 연결된다. 일 실시예에서, 상부 전도층(124)은 전도성 비아(conductive via)를 통해 하부 전도층(126)과 서로 전기적으로 연결된다. 전도성 비아는 절연층(122)을 관통한다. 또한, 전도성 비아는 절연층(122)의 가장자리 또는 절연층(122)의 내부 영역에 형성될 수 있다. 일 실시예에서, 상부 전도층(124)은 절연층(122) 상에 형성되고, 패턴화 구조를 가지며, 하부 전도층(126)은 절연층(122) 아래에 형성되고, 패턴화 구조를 갖는다. 도 1c에 도시된 바와 같이, 일 실시예에서, 제 1 발광 유닛(142), 제 2 발광 유닛(144) 및 제 3 발광 유닛(146)이 하나의 공통 전극(공통 음극 또는 공통 양극)을 가지기 때문에, 하부 전도층(126)은 4개의 전도성 패드를 갖는다. 구체적으로, 본 실시예에서 공통 전극은 2개 이상의 발광 유닛에서 동일한 전기적 특성을 갖는 전극을 물리적 및 전기적으로 연결하는 종단점을 의미한다. 일 실시예에서, 3개의 발광 유닛은 모두 발광 다이오드이고, 발광 다이오드에서의 p형 반도체는 서로 하나의 전극을 공유한다. 다른 실시예에서, 발광 다이오드에서의 n형 반도체는 서로 하나의 전극을 공유한다. 일 실시예에서, 하부 전도층(126)의 하나의 전도성 패드(126`)의 형상은 식별을 위해 다른 3개의 전도성 패드(126``)의 형상과 상이하다. 본 실시예에서, 하부 전도층(126)에서, 공통 전극으로서의 전도성 패드(126`) 중의 하나의 모서리는 경사면(도 1C의 왼쪽 아래 모서리의 하부 전도층(126`))이며, 즉 5각형이고, 식별을 위채 다른 3개의 사각형 전도성 패드(126``)와 상이하다. 4개의 전도성 패드(126`, 126``)는 각각 4개의 모서리에 위치하며, 각각 외부의 4개 전극과 전기적으로 연결될 수 있다. 다른 실시예에서, 3개의 발광 유닛의 전극은 각각 독립적으로 외부와 전기적으로 연결되므로, 하부 전도층(126)은 6개의 전도성 패드를 갖는다.
절연층(122)의 재료는 에폭시 수지, BT(Bismaleimide Triazine) 수지, 폴리이미드((polyimide) 수지, 에폭시 수지와 유리 섬유의 복합 재료 또는 BT 수지와 유리 섬유의 복합 재료일 수 있다. 상부 전도층(124) 및 하부 전도층(126)의 재료는 구리, 주석, 알루미늄, 은 또는 금과 같은 금속일 수 있다. 일 실시예에서, 발광 장치(100)가 표시 장치에서 화소로 사용하는 경우, 절연층(122)의 표면에 흑색 코팅층과 같은 광 흡수층(도시하지 않음)을 형성하여 콘트라스트를 높일 수 있다.
도 1a를 참조하면, 일 실시예에서 발광 소자(140)는 제 1 발광 유닛(142), 제 2 발광 유닛(144) 및 제 3 발광 유닛(146)을 포함한다. 본 실시예에서, 발광 유닛의 수는 3개이지만, 이에 한정되지 않는다. 다른 실시예에서, 발광 유닛은 1개, 2개, 4개 또는 5개일 수 있다. 일 실시예에서, 제 1 발광 유닛(142), 제 2 발광 유닛(144) 및 제 3 발광 유닛(146)은 각각 상이한 파장 또는 상이한 색상의 광을 방출할 수 있는 발광 다이오드 다이(LED 다이)이다. 일 실시예에서, 제 1 발광 유닛(142)은 적색광 발광 다이오드 다이이며, 전원을 통해 전력을 제공하여 제 1 광선을 방출할 수 있으며, 제 1 광선의 주파장(dominant wavelength) 또는 첨두 파장(peak wavelength)은 600nm 내지 660nm 사이이다. 도 1D를 참조하면, 도 1B의 I-I`T선에 따른 단면도를 나타내며, 일 실시예에서, 제 1 발광 유닛(142)은 적재 기판(142a), 발광층(142b) 및 접촉 전극(142c1, 142c2)을 포함한다. 여기서, 발광층(142b)의 일측은 적재 기판(142a)을 향하고, 타측은 접촉 전극(142c1, 142c2)을 향한다. 적재 기판(142a)은 발광층(142b)을 적재하거나 지지하는데 사용될 수 있다. 또한, 적재 기판(142a)의 발광층(142b)에서 떨어진 면도 제 1 발광 유닛(142)의 상면, 즉 제 1 발광 유닛(142)의 출광면이다. 일 실시예에서, 적재 기판(142a)은 알루미나 기판과 같은 투명 세라믹 기판이고, 결합층(도시하지 않음)을 통해 발광층(142b)에 연결된다.
일 실시예에서, 제 2 발광 유닛(144)은 제 2 광선을 방출할 수 있는 녹색광 발광 다이오드 다이이고, 제 2 광선의 주파장(dominant wavelength) 또는 첨두 파장(peak wavelength)은 510nm 내지 560nm 사이이다. 제 1 발광 유닛(142)의 구조와 유사하며, 제 2 발광 유닛(144)은 적재 기판, 발광층 및 접촉 전극을 포함한다. 더욱이, 제 2 발광 유닛(144)의 발광층의 조성은 제 1 발광 유닛(142)의 조성과 다르다. 또한, 일 실시예에서, 제 2 발광 유닛(144)의 적재 기판은 성장기판(growth substrate)이며, 예를 들어 사파이어(sapphire) 기판일 수 있으며, 발광층의 에피 택셜 성장 시의 기판으로 한다. 제 3 발광 유닛(146)은 제 3 광선을 방출할 수 있는 청색광 발광 다이오드 다이이며, 제 3 광선의 주파장 또는 첨두 파장은 430nm 내지 480nm이다. 제 3 발광 유닛(146)은 제 2 발광 유닛(144)의 구조와 유사하지만, 발광층의 조성은 발광 유닛(144)과 상이하다.
다른 실시예에서, 제 1 발광 유닛(142)은 적색광보다 파장이 짧은 발광 다이오드 다이, 예를 들어 청색광 발광 다이오드 또는 자외선 발광 다이오드이며, 적색광 파장을 방출 가능한 파장 전환 재료를 덮는다. 제 2 발광 유닛(144)은 녹색광보다 파장이 짧은 발광 다이오드 다이, 예를 들어 청색광 발광 다이오드 또는 자외선 발광 다이오드이며, 녹색광 파장을 방출 가능한 파장 전환 재료를 덮는다. 제 3 발광 유닛(146)은 청색광 발광 다이오드 다이 또는 자외선 발광 다이오드 다이이며, 청색광 파장을 방출 가능한 파장 전환 재료를 덮는다.
도 1b를 참조하면, 일 실시예에서, 제 1 발광 유닛(142), 제 2 발광 유닛(144) 및 제 3 발광 유닛(146)의 배열은 삼각형이며, 각각 삼각형의 세 꼭지점에 있다. 다른 실시예에서, 제 1 발광 유닛(142), 제 2 발광 유닛(144) 및 제 3 발광 유닛(146)은 선형 방식으로 배열될 수 있다.
도 1a를 참조하면, 일 실시예에서, 연결 구조(160)는 제 1 블록(162), 제 2 블록(164) 및 제 3 블록(166)을 포함한다. 연결 구조(160)의 제 1 블록(162)은 캐리어(120)와 발광 유닛(142)을 연결함과 함께 전기적 및 물리적 연결을 제공할 수 있다. 더욱이, 도 1d를 참조하면, 제 1 블록(162)은 제 1 전기 연결부(162a), 제 2 전기 연결부(162b) 및 제 1 보호부(162c)를 포함한다. 일 실시예에서, 제 1 전기 연결부(162a)는 상부 전도층(124) 및 접촉 전극(142c1)에 전기적으로 연결하고, 제 2 전기 연결부(162b)는 상부 전도층(124) 및 접촉 전극(142c2)에 전기적으로 연결되며, 보호부(162c)는 제 1 전기 연결부(162a) 및 제 2 전기 연결부(162b)를 둘러싼다. 일 실시예에서, 제 1 전기 연결부(162a) 및 제 2 전기 연결부(162b)의 윤곽은 매끄러운 표면이거나 요철의 기복이 있는 표면일 수 있다. 일 실시예에서, 제 1 전기 연결부(162a) 및/또는 제 2 전기 연결부(162b)는 목부 윤곽을 갖는다. 다시 말해서, 제 1 전기 연결부(162a)는 접촉 전극(142c1)과 상부 전도층(124) 사이의 폭이 제 1 전기 연결부(162a)와 상부 전도층(124) 사이의 계면 폭보다 작다. 또는, 제 2 전기 연결부(162b)는 접촉 전극(142c2)과 상부 전도층(124) 사이의 폭이 제 2 전기 연결부(162b)와 상부 전도층(124) 사이의 계면 폭보다 작다. 일 실시예에서, 제 1 전기 연결부(162a) 및 제 2 전기 연결부(162b)는 대부분 전도성 재료로 구성된다. 또한, 제 1 전기 연결부(162a) 및 제 2 전기 연결부(162b)는 각각 소량의 비아 또는 수지(162a1, 162b1)를 포함한다. 다른 실시예에서, 제 1 전기 연결부(162a) 및 제 2 전기 연결부(162b)는 모두 전도성 재료로 구성될 수 있다.
일 실시예에서, 제 1 보호부(162c)는 제 1 전기 연결부(162a)와 제 2 전기 연결부(162b) 사이에 위치하며, 제 1 전기 연결부(162a) 및 제 2 전기 연결부(162b)을 덮고, 캐리어(120) 및 발광 유닛(142)의 표면에 서로 연결된다. 제 1 보호부(162c)는 제 1 전기 연결부(162a) 및 제 2 전기 연결부(162b)를 보호하여 전도성 재료가 외부 환경에 의해 산화되는 것을 피할 수 있을 뿐만 아니라, 제 1 전기 연결부(162a) 및 제 2 전기 연결부(162b)가 고온 환경에서 재료가 연화되거나 녹아서 단락이 발생하는 문제를 피할 수 있다. 또한, 제 1 보호부(162c)는 캐리어(120)와 발광 유닛(142)의 접합 강도를 증가시킬 수 있다. 일 실시예에서, 제 1 보호부(162c)는 주로 수지로 구성되고, 소량의 전도성 재료를 더 포함할 수 있다. 제 1 보호부(162c) 내의 전도성 재료는 제 1 전기 연결부(162a)와 제 2 전기 연결부(162b) 사이에 연속적으로 존재하는 것이 아니라, 제 1 전기 연결부(162a)와 제 2 전기 연결부(162b) 사이에 비연속적으로 존재한다는 점에 주의해야 한다. 다른 실시예에서, 제 1 보호부(162c)는 주로 수지로 구성되지만, 전도성 재료를 포함하지 않는다.
제 1 전기 연결부(162a), 제 2 전기 연결부(162b) 및 제 1 보호부(162c)에 포함된 전도성 재료는 금, 은, 구리 또는 주석 합금과 같이 동일하거나 상이할 수 있다. 일 실시예에서, 전도성 재료는 융점이 낮은 금속 또는 액화 융점(liquidus melting point)이 낮은 합금이다. 일 실시예에서, 저융점 금속 또는 저액화 융점 합금의 융점 또는 액화 온도는 210℃ 미만이다. 다른 실시예에서, 저융점 금속 또는 저액화 융점 합금의 융점 또는 액화 온도는 170℃ 미만이다. 저액화 융점 합금의 재료는 주석-인듐 합금 또는 주석-비스무트 합금일 수 있다.
제 1 전기 연결부(162a), 제 2 전기 연결부(162b) 및 제 1 보호부(162c)에 포함된 수지는 동일하거나 상이할 수 있으며, 예를 들어 열경화성 수지일 수 있다. 일 실시예에서, 수지는 열경화성 에폭시 수지이다. 일 실시예에서, 수지는 유리 전이 온도(Tg)를 가지며, 유리 전이 온도(Tg)는 50℃보다 크다. 다른 실시예에서, 수지의 유리 전이 온도(Tg)는 120℃보다 크다. 일 실시예에서, 제 1 전기 연결부(162a) 및/또는 제 2 전기 연결부(162b)의 전도성 재료의 액화 온도와 제 1 보호부(162c)의 수지의 유리 전이 온도의 차이는 50℃ 미만이다. 일 실시예에서, 제 1 블록(162)에 대한 전도성 재료의 중량비는 40% 내지 80%이다. 다른 실시예에서, 제 1 블록(162)에 대한 전도성 재료의 중량비는 30% 내지 70%이다.
도 1a를 참조하면, 일 실시예에서, 연결 구조(160)의 제 2 블록(164)은 캐리어(120)와 발광 유닛(144)을 연결함과 함께 전기적 및 물리적 연결을 제공할 수 있다. 유사하게, 일 실시예에서, 연결 구조(160)의 제 3 블록(166)은 캐리어(120)와 발광 유닛(146)을 연결함과 함께 전기적 및 물리적 연결을 제공할 수 있다. 제 2 블록(164) 및 제 3 블록(166)의 구체적인 구조, 작용 및 재료는 제 1 블록(162)과 대략 동일하거나 유사하며, 도 1d 및 제 1 블록(162)의 해당 단락을 참조할 수 있다.
도 1a를 참조하면, 일 실시예에서, 투광 소자(180)는 발광 소자(140), 연결 구조(160) 및 상부 전도층(124)을 덮는다. 일 실시예에서, 투광 소자(180)는 발광 유닛(142, 144, 146), 연결 구조(160)의 제 1 블록(162), 제 2 블록(164), 제 3 블록(166) 및 상부 전도층(124)과 직접 접촉한다. 일 실시예에서, 투광 소자(180)의 측벽과 캐리어(120)의 측벽은 동일 평면일 수 있다. 다른 실시예에서, 투광 소자(180)의 측벽 및 캐리어(120)의 측벽은 동일 평면이 아닐 수도 있다. 투광 소자(180)의 측벽과 캐리어(120)의 측벽 사이에는 평면(도시하지 않음)이 있다. 이 평면은 투광 소자(180)의 측벽 및 캐리어(120)의 측벽과 평행하지 않으며, 투광 소자(180)의 하부 표면 또는 캐리어의 상부 표면일 수 있다. 투광 소자(180)는 발광 소자(140), 연결 구조(160) 및 상부 전도층(124)을 보호할 수 있다. 또한, 투광 소자(180)는 발광 장치(100)의 출광면으로 할 수 있고, 발광 소자(140)에서 방출된 광은 투광 소자(180)를 투과할 수 있다. 일 실시예에서, 투광 소자(180)의 440nm 내지 470nm, 510nm 내지 540nm 및 610nm 내지 640nm의 모든 파장 대역에 대한 투과율은 80%보다 크다. 일 실시예에서, 투광 소자(180)의 굴절률은 1.30 내지 2.0이다. 다른 실시예에서, 투광 소자(180)의 굴절률은 1.35 내지 1.70이다. 또한, 투광 소자(180)는 상부 전도층(124)이 외부 환경에 의해 산화되는 것을 감소시킬 수 있다.
투광 소자(180)의 재료는 수지, 세라믹, 유리 또는 이들의 조합일 수 있다. 일 실시예에서, 투광 소자(180)의 재료는 열경화성 수지이고, 열경화성 수지는 에폭시 수지 또는 실리콘 수지일 수 있다. 일 실시예에서, 투광 소자(180)는 실리콘 수지이고, 실리콘 수지의 조성은 원하는 물리적 특성 또는 광학적 특성의 수요에 따라 조절될 수 있다. 일 실시예에서, 투광 소자(180)는 메틸 실록산 화합물과 같은 지방족 실리콘 수지를 포함하고, 비교적 큰 연신성을 가지며, 발광 소자(140)에서 발생하는 열 응력에 견딜 수 있다. 다른 실시예에서, 투광 소자(180)는 페닐 실록산 화합물과 같은 방향족 실리콘 수지를 포함하며, 비교적 큰 굴절률을 가지며, 발광 소자(140)의 광 추출 효율을 향상시킬 수 있다. 발광 소자(140)의 굴절률과 발광 소자(140)의 출광면에 인접한 물질의 재료의 굴절률의 차이가 작을 수록 출광 각도가 커지고, 광 추출(light extraction) 효율이 더 향상될 수 있다. 일 실시예에서, 발광 소자(140)의 출광면의 재료는 사파이어(sapphire)이고, 굴절율이 약 1.77이다. 투광 소자(180)의 재료는 방향족을 함유하는 실리콘 수지이며, 굴절률은 1.50보다 크다.
도 2a는 본 발명의 일 실시예에 따른 발광 장치(200)에서 캐리어(220)를 나타내는 평면도이다. 도 2b는 본 발명의 일 실시예에 따른 발광 장치(200)에서 캐리어 및 연결 구조를 나타내는 평면도이다. 도 2c는 도 2a 및 도 2b에서 제 1 발광 유닛(272) 및 대응하는 제 1 블록(210) 및 제 1 접촉 영역(240)을 나타내는 도면이다. 일 실시예에서, 도 2a 내지 2c 및 도 1a 내지 1d는 동일한 실시예이므로, 도 1a 내지 1D를 조합하여 볼 수 있다. 도 2a 내지 2c는 도 1a 내지 1d와 상이할 수 있다. 일 실시예에서, 캐리어(220)는 상부 전도층을 포함하고, 상부 전도층은 제 1 접촉 영역(240), 제 2 접촉 영역(260) 및 제 3 접촉 영역(280)을 포함한다. 일 실시예에서, 제 1 접촉 영역(240)은 발광 소자 중의 제 1 발광 유닛(272)에 대응한다. 제 2 접촉 영역(260)은 발광 소자 중의 제 2 발광 유닛(274)에 대응한다. 제 3 접촉 영역(280)은 발광 소자 중의 제 3 발광 유닛(276)에 대응한다. 제 1 발광 유닛(272) 및 대응하는 제 1 접촉 영역(240)을 예로 들면, 일 실시예에서, 제 1 접촉 영역(240)은 제 1 결합부(242), 제 1 목부(244), 제 2 결합부(246) 및 제 2 목부(246)를 포함한다. 동시에, 도 2c를 참조하면, 제 1 목부(244)는 제 1 결합부(242)로부터 연장되거나 서로 연결될 수 있다. 제 1 결합부(242)는 제 1 발광 유닛(272)의 하나의 접촉 전극(272-1)과 주요 전기 연결 부분으로 할 수 있다. 제 1 목부(244)는 상부 전도층의 기타 부분에 연결되어 외부와 전기적 연결을 위한 브릿지로 할 수 있다. 일 실시예에서, 제 1 결합부(242)와 제 1 발광 유닛(272) 중 전극(272-1)의 면적의 크기는 동일하거나 유사하다. 일 실시예에서, 제 1 결합부(242)와 제 1 발광 유닛(272) 중 상기 전극의 면적의 비는 0.8 내지 1.2이다. 또한, 제 1 결합부(242)는 제 1 목부(244)의 폭(Wn)보다 큰 폭(Wb)을 갖는다. 일 실시예에서, 제 1 목부(244)의 폭(Wn)과 제 1 결합부(242)의 폭(Wb)의 비는 0.6 미만이다. 유사하게, 제 2 결합부(246)와 제 1 발광 유닛(272) 중 다른 접촉 전극(272-2)의 면적의 비는 0.8 내지 1.2이다. 또한, 제 2 목부(248)의 폭(Wn)과 제 2 결합부(246)의 폭(Wb)의 비는 0.6 미만이다. 본 명세서에서, 결합부의 폭(Wb)과 목부의 폭(Wn)은 최대 폭을 가리킬 수 있다. 예를 들어, 결합부의 형상이 원형 일 경우, 결합부의 폭(Wb)은 직경을 가리킨다. 일 실시예에서, 제 1 결합부(242)와 제 2 결합부(246) 사이의 가장 가까운 거리는 100㎛ 미만이다. 다른 실시예에서, 제 1 결합부(242)와 제 2 결합부(246) 사이의 가장 가까운 거리는 50㎛ 미만이다.
도 2b를 참조하면, 일 실시예에서, 연결 구조는 제 1 블록(210), 제 2 블록(230) 및 제 3 블록(250)을 포함한다. 일 실시예에서, 도 2a를 동시에 참조하면, 제 1 접촉 영역(240)과 제 1 발광 유닛(272)은 연결 구조의 제 1 블록(210)을 통해 연결된다. 제 1 블록(210)의 제 1 전기 연결부(214)는 주로 제 1 결합부(242)에 형성되며, 제 1 발광 유닛(272)과 전기적으로 연결되고, 제 2 전기 연결부(216)는 주로 제 2 결합부(246)에 형성되며, 제 1 발광 유닛(272)의 다른 전극과 전기적으로 연결된다. 제 1 보호부(212)는 제 1 전기 연결부(214) 및 제 2 전기 연결부(216)를 덮는다. 동시에 도 2a를 참조하면, 일 실시예에서, 제 1 결합부(242)는 대략 제 1 보호부(212)로 둘러싸인 범위 내에 위치한다. 일 실시예에서, 제 1 보호부(212)에 의해 커버되는 영역은 제 1 발광 유닛(272)보다 작다. 다른 실시예에서, 제 1 보호부(212)에 의해 커버되는 면적도 제 1 발광 유닛(272)보다 크거나 제 1 발광 유닛(272)과 유사할 수 있다.
도 2a 및 도 2b를 동시에 참조하면, 제 2 발광 유닛(274)은 제 2 블록(230) 및 제 2 접촉 영역(260)에 대응한다. 제 2 블록(230)의 제 2 보호부(232), 제 3 전기 연결부(234) 및 제 4 전기 연결부(236)는 각각 제 1 보호부(212), 제 1 전기 연결부(214) 및 제 2 전기 연결부(216)의 구조 및 기능과 동일하거나 유사할 수 있다. 제 2 접촉 영역(260)의 제 3 결합부(262), 제 3 목부(264), 제 4 결합부(266) 및 제 4 목부(248)는 각각 제 1 결합부(242), 제 1 목부(244), 제 2 결합부(246) 및 제 2 목부(248)의 구조 및 기능과 동일하거나 유사할 수 있다. 유사하게, 제 3 발광 유닛(276)은 제 3 블록(250) 및 제 3 접촉 영역(280)에 대응한다. 제 3 블록(250)의 제 3 보호부(252), 제 5 전기 연결부(254) 및 제 6 전기 연결부(256)는 각각 제 1 보호부(212), 제 1 전기 연결부(214) 및 제 2 전기 연결부(216)의 구조 및 기능과 동일하거나 유사할 수 있다. 제 3 접촉 영역(280)의 제 5 결합부(282), 제 5 목부(284), 제 6 결합부(286) 및 제 6 목부(288)는 각각 제 1 결합부(242), 제 1 목부(244), 제 2 결합부(246) 및 제 2 목부(248)의 구조 및 기능과 동일하거나 유사할 수 있다.
도 3a는 본 발명의 다른 실시예에 따른 발광 장치에서 제 1 발광 유닛(372) 및 대응하는 제 1 블록(310) 및 제 1 접촉 영역(340)를 나나태는 평면도이다. 도 3B는 도 3a에 따른 단면도를 나타낸다. 도 3a 및 도 3b를 참조하면, 도 2c와 다른 점은 제 1 블록(310)이 2개의 보호부(312, 314)을 포함한다는 점이다. 일 실시예에서, 접촉 전극(372-1)의 제 1 접촉 영역(340)의 제 1 결합부(342) 및 제 1 전기 연결부(311)는 모두 보호부(312)에 의해 덮여있다. 제 1 목부(344)는 부분적으로 보호부(312)에 의해 덮여있다. 또한, 접촉 전극(372-2), 제 2 결합부(346) 및 제 2 전기 연결부(313)는 모두 보호부(314)에 의해 덮여있다. 제 2 목부(348)는 부분적으로 보호부(314)에 의해 덮여있다.
도 4는 본 발명의 다른 실시예에 따른 발광 장치(400)에서 캐리어(420)를 나타내는 평면도이다. 일 실시예에서, 캐리어(420)는 상부 전도층을 포함하고, 상부 전도층은 제 1 접촉 영역(440), 제 2 접촉 영역(460) 및 제 3 접촉 영역(480)을 포함한다. 제 1 접촉 영역(440)을 예로 들면, 도 2a와 다른 점은 제 1 결합부(442)의 폭 또는 면적이 제 1 발광 유닛(472)의 대응하는 전극(도시하지 않음)보다 크다는 점이다. 일 실시예에서, 제 1 결합부(442)의 폭은 제 1 발광 유닛(472) 중의 하나의 폭보다 크고, 제 1 목부(444)의 폭은 제 1 결합부(442)의 폭보다 작다. 유사하게, 제 2 결합부(446)의 폭은 제 1 발광 유닛(472) 중의 하나의 폭보다 크고, 제 2 목부(448)의 폭은 제 2 결합부(446)의 폭보다 작다. 다른 실시예에서, 제 1 결합부(442)의 폭은 제 1 발광 유닛(472) 중의 하나의 폭과 대략 동일하거나 약간 작다. 또한, 제 2 발광 유닛(474)은 제 2 접촉 영역(460)에 대응한다. 제 2 접촉 영역(460)의 제 3 결합부(462), 제 3 목부(464), 제 4 결합부(466) 및 제 4 목부(468)는 각각 제 1 결합부(442), 제 1 목부(444), 제 2 결합부(446) 및 제 2 목부(448)의 구조 및 기능과 동일하거나 유사할 수 있다. 또한, 제 3 발광 유닛(476)은 제 3 접촉 영역(480)에 대응한다. 제 3 접촉 영역(480)의 제 5 결합부(482), 제 5 목부(484), 제 6 결합부(486) 및 제 6 목부(488)는 각각 제 1 결합부(442), 제 1 목부(444), 제 2 결합부(446) 및 제 2 목부(448)의 구조 및 기능과 동일하거나 유사할 수 있다. 상부 전도층에서의 결합부의 면적을 늘리면 연결 구조에서 서로 다른 블록의 체적이 달라 발광 유닛 사이의 높이가 균일하지 않거나 또는 발광 유닛이 기울어지는 현상을 줄일 수 있다. 구체적으로, 상부 전도층에서 결합부의 면적이 비교적 클 경우, 각 블록 내의 전기 연결부는 결합부에서 평탄하게 되어 발광 유닛의 전극과 서로 연결된다. 이와 같이, 2개의 전기 연결부의 체적이 달라도 높이 차이가 너무 크지 않게 된다.
5a 내지 5j는 발광 장치(100)를 제조하는 흐름도이다. 도 5a를 참조하면, 캐리어가 제공된다. 상기 캐리어는 절연층(522), 상부 전도층(524) 및 하부 전도층(526)을 포함한다. 상부 전도층(524) 및 하부 전도층(526)은 각각 복수의 접점을 갖는다. 상부 전도층(524)의 복수의 접점은 복수의 발광 소자에 전기적으로 연결될 수 있다. 일 실시예에서, 발광 소자는 3개의 발광 유닛을 포함하고, 각 발광 유닛은 2개의 접점이 대응해야 하므로 상부 전도층(524)은 3 * 2 * N개 접점을 포함하고, N은 1보다 큰 정수일 수 있다. 3개의 발광 유닛이 하나의 공통 전극을 가지기 때문에, 하부 전도층(526)은 4 * N개 접점을 포함한다.
도 5b를 참조하면, 전도성 입자(도시하지 않음)를 포함하는 사이즈(size)(561)가 패턴화 지그(512)를 통해 상부 전도층(524) 상에 형성되어 경화되지 않은 영역(562`)을 형성한다. 패턴화 지그(512)는 강판(stencil) 또는 스크린 판일 수 있다. 일 실시예에서, 미경화 블록(562`)이 형성되는 위치는 발광 유닛 그룹이 전기적으로 연결되어야 할 위치에 대응하고, 하나의 발광 유닛의 2개의 전극이 하나의 블록에 대응할 수 있다. 다른 실시예에서, 각 미경화 블록(562`)이 형성되는 위치는 발광 유닛 그룹에서 각 발광 유닛의 각 전극이 전기적으로 연결되는 위치에 대응한다. 여기에서, 상기 발광 유닛 그룹은 동일한 파장 또는 동일한 색을 방출하는 발광 유닛을 의미한다. 예를 들어, 이들은 모두 적색광 파장을 방출하는 발광 다이오드, 청색광 파장을 방출하는 발광 다이오드 또는 녹색광 파장을 방출하는 발광 다이오드이다. 도 5C를 참조하면, 제 1 발광 유닛 그룹(542)과 미경화 블록(562`)은 서로 연결되며, 상부 전도층(524) 상에 형성된다. 일 실시예에서, 발광 유닛 그룹(542)은 상부 전도층(524)에 하나씩 차례로 연결되는 방식으로 형성되므로, 발광 유닛(542-1)은 먼저 상부 전도층(524)에 형성된 다음 이어서 그 다음 발광 유닛에 연결된다. 다른 실시예에서, 동일한 발광 유닛 그룹 내의 복수의 발광 유닛이 동시에 상부 전도층(524) 상에 형성될 수 있다.
도 5d를 참조하면, 일 실시예에서, 복수의 발광 유닛 그룹은 동일한 캐리어 상에 형성되고, 각 발광 유닛(542-1, 544-1, 546-1, 542-2, 544-2, 546-2)은 각각 상부 전도층(524)상의 상이한 미경화 블록(562`)에 형성된다. 이 도면에서, 각 발광 유닛 그룹의 수는 2개이지만 이에 제한되지 않고 1보다 큰 정수일 수 있다.
도 5e 및 5f는 각각 연결 구조 중의 하나의 블록의 경화 전후, 발광 유닛(542-1) 및 캐리어(520)와의 세부 구조도를 나타낸다. 이때, 도 5e를 참조하면, 미경화 블록(562`) 중의 전도성 입자(562`-2)는 보호부(562`-1) 내에 분산된다. 보호부(562`-1)는 아직 경화되지 않았으므로 액체 상태이다. 일 실시예에서, 이후 경화 단계에서, 보호부(562`-1)의 점도는 먼저 감소했다가 다시 증가하며, 전도성 입자(562`-2)는 발광 유닛(542-1)의 전극(542-1a, 542-1b) 및 상부 전도층(524) 사이 또는 주변 홈에 모이게 된다. 전도성 입자(562`-2)는 모이는 동시에 용융 상태를 거치게 된다. 도 5E를 참조하면, 경화 후, 전도성 입자(562`-2)는 전기 연결부(562-2)를 형성하고, 보호부(562`-1)는 경화된 보호부(562-1)를 형성한다. 일 실시예에서, 전도성 입자(562`-2)의 작은 부분은 접촉 전극(542-1a, 542-1b)과 상부 전도층(524) 사이 또는 주위에 모이지 않으므로 전도성 입자(562`-2)의 작은 부분이 전기 연결부(562-2) 사이에 서로 분리되어 존재한다.
이어서, 도 5d, 도 5g를 참조하면, 제 1 발광 유닛 그룹(542), 제 2 발광 유닛 그룹(544) 및 제 3 발광 유닛 그룹(546)과 상부 전도층(524) 사이의 연결 구조(562)는 모두 경화되었거나 전기적으로 연결된 상태이다. 일 실시예에서, 제 1 발광 유닛 그룹(542), 제 2 발광 유닛 그룹(544, 544) 및 제 3 발광 유닛 그룹(546)은 함께 경화되고 전기적으로 연결된다. 다른 실시예에서, 제 1 발광 유닛 그룹(542)은 상부 전도층(524) 상에 형성된 후, 대응하는 미경화 블록(562`)을 먼저 경화시킨 다음 전기적으로 연결할 수 있다. 그 다음, 다시 제 2 발광 유닛 그룹(544)을 상부 전도층(524) 상에 형성하여 경화시킨 다음 전기적으로 연결한다. 다음으로, 제 3 발광 유닛 그룹(546)을 상부 전도층(524) 상에 형성하여 경화하고 전기적으로 연결한다. 도 5H를 참조하면, 투광 소자(580`)는 제 1 발광 유닛 그룹(542), 제 2 발광 유닛 그룹(544) 및 제 3 발광 유닛 그룹(546)을 덮는다. 일 실시예에서, 투광 소자(580`)는 제 1 발광 유닛 그룹(542), 제 2 발광 유닛 그룹(544) 및 제 3 발광 유닛 그룹(546)을 연속적으로 덮는다. 투광 소자(580`)는 코팅 또는 몰딩(molding)에 의해 형성될 수 있다. 일 실시예에서, 투광 소자(580`)는 제 1 발광 유닛 그룹(542), 제 2 발광 유닛 그룹(544) 및 제 3 발광 유닛 그룹(546)을 덮은 후 경화 단계를 더 포함한다.
도 5i 및 도 5j는 각 발광 장치를 분리하는 단계를 나타낸다. 일 실시예에서, 캐리어의 절연층(522)과 투광 요소(580`)는 두 단계로 나뉘어 분리된다. 도 5i를 참조하면, 분리 단계(1 차 분리)는 절단 공구(532)로 캐리어의 절연층(522)을 절단하여 절단 채널을 형성하는 것을 포함한다. 다음으로, 도 5j를 참조하면, 분리 단계(2차 분리)에서 절단 공구(534)로 투광 소자(580`)를 절단하여 발광 장치(500-1 및 500-2)를 형성한다. 다른 실시예에서, 캐리어의 절연층(522)과 투광 소자(580`)의 분리 순서는 변경될 수도 있으며, 먼저 투광 소자(580`)를 분리한 다음 다시 캐리어의 절연층(522)을 분리한다. 다른 실시예에서, 캐리어의 절연층(522)과 투광 소자(580`)를 하나의 단계에서 동시에 분리할 수도 있으며, 절연층(522)과 투광 소자(580)의 측벽은 동일한 평면을 형성할 수 있다.
도 6a는 본 발명의 다른 실시예에 따른 발광 장치(600)의 사시도이고, 도 6b는 도 6a의 발광 장치(600)의 평면도이며, 도 6c는 도 6a의 발광 장치(600)의 저면도이다. 발광 장치(600)는 캐리어(620), 발광 소자(640), 연결 구조(660) 및 투광 소자(680)를 포함한다. 일 실시예에서, 발광 소자(640)는 캐리어(620) 상에 형성되고, 연결 구조(660)는 캐리어(620)와 발광 소자(640) 사이에 위치되며, 투광 소자(680)는 발광 소자(640) 및 연결 구조(660)를 덮는다. 캐리어(620), 발광 소자(640), 연결 구조(660) 및 투광 소자(680)의 구체적인 구조, 작용 및 형성 방법에 대해서는 도 1 및 해당 단락을 참조할 수 있다.
도 1과 다른 점은, 발광 소자(640)에 제 1 광선을 방출하는 발광 유닛이 하나 뿐이고, 투광 소자(680)는 제 1 광선에 의해 여기된 후 제 2 광선을 방출하는 파장 전환 재료를 포함한다는 점이다. 일 실시예에서, 발광 장치(600)에서 방출되는 광은 적어도 2개의 상이한 파장의 혼합 광이고, 혼합 광의 색상은 백색이다. 일 실시예에서, 발광 소자(640)는 청색광 발광 다이오드 다이이며, 전원을 통해 전력을 공급함으로써 제 1 광선을 방출하고, 제 1 광선의 주파장(dominant wavelength) 또는 첨두 파장(peak wavelength)은 430nm 내지 490nm이다. 다른 실시예에서, 발광 소자(640)는 자외선 발광 다이오드 다이이고, 제 1 광선의 주파장(dominant wavelength) 또는 첨두 파장(peak wavelength)은 400nm 내지 430nm이다. 투광 소자(680)의 파장 전환 재료는 파장 전환 입자(도시하지 않음)이며, 투명 접착제(도시하지 않음)에 분산되어 있다.
일 실시예에서, 파장 전환 입자가 제 1 광선(예를 들어, 청색광 또는 UV 광)을 흡수한 후 여기되어 나오는 제 2 광선은 황색 광이고, 그 주파장 또는 첨두 파장은 530nm 내지 590nm이다. 다른 실시예에서, 파장 전환 입자가 제 1 광선(예를 들어, 청색광 또는 UV 광)을 흡수한 후 여기되어 나오는 제 2 광선은 녹색광이고, 주파장 또는 첨두 파장은 515nm 내지 575nm이다. 다른 실시예에서, 파장 전환 입자가 제 1 광선(예를 들어, 청색광 또는 UV 광)을 흡수한 후 여기되어 나오는 제 2 광선은 적색광이고, 그 주파장 또는 첨두 파장은 600nm 내지 660nm이다.
파장 전환 입자는 단일 유형 또는 다중 유형의 파장 전환 입자를 포함할 수 있다. 일 실시예에서, 파장 전환 입자는 황색 광을 방출 가능한 단일 유형 또는 다중 유형의 파장 전환 입자를 포함한다. 다른 실시예에서, 파장 전환 입자는 녹색광 및 적색광을 방출 가능한 다중 파장 전환 입자를 포함한다. 이와 같이, 녹색광을 방출하는 제 2 광선 외에 적색광을 방출하는 제 3 광선도 포함하고, 흡수되지 않은 제 1 광선과 혼합 광을 생성할 수 있다. 다른 실시예에서, 제 1 광선은 파장 전환 입자에 완전히 또는 거의 완전히 흡수된다. 본 문에서, "거의 완전히"는 혼합 광에서 제 1 광선의 첨두 파장에 위치한 광 강도가 제 2 광선 및/또는 제 3 광선의 첨두 파장에서의 광 강도의 3% 이하임을 의미한다.
파장 전환 입자의 재료는 무기 형광체(phosphor), 유기 분자 형광 색소(organic fluorescent colorant), 반도체 재료(semiconductor) 또는 상술한 재료의 조합을 포함할 수 있다. 반도체 재료는 양자점(quantum-dot) 발광 재료와 같은 나노 결정(nano crystal)의 반도체 재료를 포함한다.
도 6b를 참조하면, 발광 장치(600)에서 캐리어(620)의 상부 전도층(624)은 발광 소자(640)에 의해 부분적으로 덮이고 또 부분적으로 노출된다. 또한, 투광 소자(680)는 발광 소자(640) 및 노출된 상부 전도층(624)을 덮는다. 도 6c를 참조하면, 발광 장치(600)의 하부 전도층(626)은 2개의 분리된 전도성 패드를 포함한다. 일 실시예에서, 전도성 패드 중의 하나는 식별을 위한 사변을 갖는다.
도 7은 본 발명의 일 실시예에 따른 발광 장치(700)에서 캐리어(720)를 나타내는 평면도이다. 일 실시예에서, 도 7은 도 6a 내지 6c와 동일한 실시예이므로, 도 6a 내지 6c와 조합하여 볼 수 있다. 일 실시예에서, 캐리어(720)는 상부 전도층을 포함하고, 상부 전도층은 접촉 영역(760)을 포함한다. 접촉 영역(760)은 제 1 결합부(762), 제 1 목부(764), 제 2 결합부(766) 및 제 2 목부(768)를 포함한다. 일 실시예에서, 접촉 영역(760)은 발광 소자(740)에 대응한다. 발광 소자(740)는 제 1 목부(764) 및 제 2 목부(768)을 덮는다. 접촉 영역(760)의 구체적인 구조, 작용 및 형성 방법은 도 2a 또는 도 4 및 해당 단락을 참조할 수 있다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 모듈(800)을 나타낸다. 디스플레이 모듈(800)은 회로 기판과 같은 캐리어(820) 및 복수의 발광 장치(841, 842, 843)를 포함한다. 일 실시예에서, 복수의 발광 장치(841, 842, 843)는 어레이 방식으로 캐리어(820) 상에 배열되고 캐리어(820)상의 회로에 전기적으로 연결된다. 일 실시예에서, 복수의 발광 장치(841, 842, 843)는 각각 픽셀이고, 구체적인 구조는 도 1a 내지 도 1d의 발광 장치일 수 있다. 캐리어(820)의 표면에는 영상을 표시할 때 디스플레이 모듈(800)의 콘트라스트를 향상시킬 수 있는 흑색 층과 같은 하나의 광 흡수층(도시하지 않음)을 갖는다. 일 실시예에서, 평면도에서, 발광 장치(841, 842, 843)의 형상은 정사각형과 같은 직사각형이고, 크기는 0.1mm 내지 1.0mm 사이이다. 다른 실시예에서, 발광 장치(841, 842, 843)의 크기는 0.1mm 내지 0.5mm 사이이다. 일 실시예에서, 발광 장치(841, 842, 843) 사이의 간격은 0.2mm 내지 2.0mm 사이이다. 다른 실시예에서, 발광 장치(841, 842, 843)의 크기는 0.5mm 내지 1.2mm 사이이다. 다른 실시예에서 복수의 발광 장치(841, 842, 843)는 각각 백색 광원이고, 구체적인 구조는 도 6a 내지 6c의 발광 장치일 수 있다.
도 9a는 본 발명의 일 실시예에 따른 디스플레이 장치(900)를 나타낸다. 디스플레이 장치(900)는 캐리어(920)를 포함하고, 복수의 디스플레이 모듈(941, 942, 943, 944, 945, 946, 947, 948, 949)은 캐리어(920) 상에 형성되고, 프레임(960)은 복수의 디스플레이 모듈(941, 942, 943, 944, 945, 946, 947, 948, 949)을 둘러싸고 있으며, 패널은 디스플레이 모듈(941, 942, 943, 944, 945, 946, 947, 948, 949) 및 프레임(960)을 덮는다. 일 실시예에서, 디스플레이 모듈(941, 942, 943, 944, 945, 946, 947, 948, 949) 사이의 간격은 매우 가깝거나 심지어 서로 밀착될 수 있다.
도 9b는 본 발명의 일 실시예에 따른 발광 모듈(900B)을 나타낸다. 발광 모듈(900B)은 캐리어(910)를 포함하고, 복수의 발광 장치(601, 602)는 캐리어(910)에 형성된다. 발광 장치(601)는 발광 소자(640) 및 투광 소자(680)를 포함한다. 복수의 발광 장치(601, 602)는 캐리어(910) 상에 매트릭스로 배열될 수 있으며, 캐리어(910)의 표면에는 복수의 발광 장치(601, 602)와 전기적으로 연결되는 회로층(도시되지 않음)을 갖는다. 일 실시예에서, 복수의 발광 장치(601, 602)는 각각 백색 광원이고, 구체적인 구조는 도 6a 내지 6c의 발광 장치일 수 있다. 일 실시예에서, 발광 모듈(900B)은 디스플레이에서의 백라이트 모듈로 한다.
10a 내지 10j는 발광 모듈(800)을 제조하는 흐름도이다. 일 실시예에서, 발광 모듈 내의 발광 장치의 구체적인 구조는 도 1a를 참조할 수 있다. 도 10a를 참조하면, 캐리어가 제공된다. 상기 캐리어는 절연층(1022), 상부 전도층(1024) 및 하부 전도층(1026)을 포함한다. 상부 전도층(1024) 및 하부 전도층(1026)은 각각 복수의 접점을 갖는다. 설계 상 하부 전도층(1026)의 각 전도성 패드의 폭은 발광 유닛(542-1, 544-1, 546-1, 542-2, 544-2, 546-2)의 전극보다 클 수 있다는 점에 주의해야 할 필요가 있다. 이와 같이 하면 후속하는 검출 단계에서 더 쉬워진다. 절연층(1022), 상부 전도층(1024) 및 하부 전도층(1026)에 대한 구체적인 설명은 도 5a 및 해당 단락을 참조할 수 있다.
도 10b를 참조하면, 전도성 입자(도시하지 않음)를 포함하는 사이즈(1014)를 패턴화 지그(1012)의 비아(1012a, 1012b)를 통해 상부 전도층(1024) 상에 형성하고, 또 미경화 영역(562`)을 형성한다. 사이즈(size)(1014), 패턴화 지그(1012) 및 미경화 블록(562`)에 대한 구체적인 설명은 도 5b 및 해당 단락을 참조할 수 있다. 도 10c를 참조하면, 발광 유닛(542-1, 542-2)을 미경화 블록(562`)에 서로 연결하고, 또 상부 전도층(1024) 상에 형성된다. 발광 유닛(542-1, 542-2)의 작용 및 상부 전도층(1024) 상에 형성하는 방법은 도 5C 및 대응하는 단락을 참조할 수 있다. 도 10d를 참조하면, 동일한 적재 기판 상에 복수의 발광 유닛 그룹을 형성한 후, 미경화 블록(562`)을 경화시키고 전기 연결부(562-2)를 형성하고, 상부 전도층(1024)과 전기적으로 연결한다. 일 실시예에서, 3개의 발광 유닛 그룹이 포함된다. 발광 유닛 그룹에 대한 구체적인 설명은 도 5b와 해당 단락을 참조할 수 있다.
도 10e를 참조하면, 발광 유닛(542-1, 544-1, 546-1, 542-2, 544-2, 546-2)을 상부 전도층(1024)과 전기적으로 연결한 후 검출 단계를 수행할 수 있다. 일 실시예에서, 검출 단계에서, 검출 장치를 통해 각 발광 유닛(542-1, 544-1, 546-1, 542-2, 544-2, 546-2)를 검출한다. 검출 장치는 검출판(1031) 및 감지 소자(1032)를 포함하여 각 발광 유닛(542-1, 544-1, 546-1, 542-2, 544-2, 546-2)이 필요한 성질을 충족하는지 여부를 검출하고 불량품을 선별한다. 검출판(1031)은 하부 전도층(1026)과 전기적으로 연결될 수 있다. 일 실시예에서, 하부 전도층(1026)의 폭 또는 면적은 각 발광 유닛(542-1, 544-1, 546-1, 542-2, 544-2, 546-2) 상의 전극의 폭 또는 면적보다 크다. 이와 같이, 크기가 작은 발광 유닛(542-1, 544-1, 546-1, 542-2, 544-2, 546-2)이어도 검출 장치를 통해 쉽게 검출할 수 있다. 검출 성질은 발광 파장, 발광 강도 또는 발광 색도 좌표를 포함할 수 있다. 이러한 검출 단계를 통해 불량품을 선별하여 추후 디스플레이 모듈(800) 형성 시의 수율을 향상시킬 수 있어 디스플레이 모듈(800)의 보수 단계를 줄일 수 있다.
일 실시예에서, 발광 유닛(542-1)은 검사 후에 불량품으로 발견된다. 도 10F를 참조하면, 발광 유닛(542-1)은 캐리어에서 제거될 수 있다. 일 실시예에서, 가열을 통해 발광 유닛(542-1)과 캐리어의 접착 강도를 감소시키고, 다시 발광 유닛(542-1)을 제거할 수 있다. 도 10g를 참조하면, 새로운 발광 유닛(542-1`)은 새로운 미경화 블록(562`)을 통해 원래의 발광 유닛(542-1)의 위치에 형성된다.
도 10h를 참조하면, 투광 소자(580`)는 제 1 발광 유닛(542-1`, 542-2), 제 2 발광 유닛(544-1, 544-2) 및 제 3 발광 유닛(544-1, 546-)을 덮는다. 투광 소자(580`)의 작용 및 형성 방법은 도 5h 및 해당 단락을 참조할 수 있다. 도 10i를 참조하면, 발광 장치의 분리 단계(1 차 분리)는 절단 공구(532)로 캐리어의 절연층(1022)을 절단하여 절단 채널을 형성하는 단계를 포함한다. 이어서, 도 10j를 참조하면, 발광 장치의 분리 단계(2차 분리)는 절단 공구(534)로 투광 소자(580`)를 절단하여 발광 장치(1001, 1002)를 형성한다. 발광 장치를 분리하는 작용과 형성 방법은 도 5i 및 5j와 해당 단락을 참조할 수 있다.
도 10k를 참조하면, 이송 단계를 통해 복수의 분리된 발광 장치(1001, 1002, 1003)를 임시 기판(1031)으로부터 대상기판(1032)으로 이동시켜 디스플레이 모듈(800)을 형성한다. 이송 방법은 하나씩 차례로(one by one) 또는 복수의 발광 장치(1001, 1002, 1003)가 한번에 대상기판(1032)으로 이송될 수 있다.
도 11a 내지 11i는 디스플레이 모듈(800)을 제조하는 흐름도이다. 일 실시예에서, 디스플레이 모듈 내의 발광 장치의 구체적인 구조는 도 6a를 참조할 수 있다. 도 11a를 참조하면, 캐리어가 제공된다. 상기 캐리어는 절연층(1122), 상부 전도층(1124) 및 하부 전도층(1126)을 포함한다. 상부 전도층(1124) 및 하부 전도층(1126)은 각각 복수의 접점을 갖는다. 절연층(1122), 상부 전도층(1124) 및 하부 전도층(1126)에 대한 구체적인 설명은 도 5a 및 도 10a 및 해당 단락을 참조할 수 있다.
도 11b를 참조하면, 전도성 입자(도시하지 않음)를 포함하는 사이즈(1114)를 패턴화 지그(1112)의 비아(1112a, 1112b)를 통해 상부 전도층(1124) 상에 형성하고, 또 미경화 영역(1162`)을 형성한다. 사이즈(size)(1114), 패턴화 지그(1112) 및 미경화 블록(1162`)에 대한 구체적인 설명은 도 5b 및 해당 단락을 참조할 수 있다. 도 11c를 참조하면, 발광 소자(1141, 1142, 1143, 1144, 1145, 1146)를 미경화 블록(1162`)과 연결하여 상부 전도층(1124) 상에 형성한다. 발광 소자(1141, 1142, 1143, 1144, 1145, 1146)의 작용 및 상부 전도층(1124)에 형성하는 방법은 도 5c 및 대응하는 단락을 참조할 수 있다. 도 11d를 참조하면, 발광 소자(1141, 1142, 1143, 1144, 1145, 1146)를 동일한 캐리어 상에 형성한 후, 미경화 블록(1162`)을 경화시키고, 전기 연결부(1162-2)을 형성하여 상부 전도층(1124)에 전기적으로 연결한다. 이어서, 투광 소자(1180`)로 발광 소자(1141, 1142, 1143, 1144, 1145, 1146)를 덮는다. 투광 소자(1180`)의 작용 및 형성 방법에 대해서는 도 5h 및 해당 단락을 참조할 수 있다. 일 실시예에서, 투광 소자(1180`)를 덮기 전에, 각 발광 소자(1141, 1142, 1143, 1144, 1145, 1146)를 검사하여 불량품이 있는지 확인할 수 있다.
도 11e를 참조하면, 이미 투광 소자(1180`)를 덮은 발광 소자(1141, 1142, 1143, 1144, 1145, 1146)에 대해 검출 단계를 진행한다. 검출 단계에 대한 구체적은 설명은 도 10e 및 해당 단락을 참조할 수 있다. 일 실시예에서, 투광 소자(1180`)는 파장 전환 재료를 포함하므로, 검출된 데이터는 각 발광 소자(1141, 1142, 1143, 1144, 1145, 1146)로부터의 광선과 파장 전환 재료가 여기된 광선의 혼합 광을 포함한다.
도 11f를 참조하면, 발광 장치의 분리 단계는 절단 공구(1132)로 캐리어의 절연층(1122)과 투광 소자(1180`)를 절단하는 단계를 포함한다. 투광 소자(1180`)는 분리된 투광 소자(1180)를 형성한다. 발광 장치를 분리하는 작용과 형성 방법에 대해서는 도 5i 및 5j와 해당 단락을 참조할 수 있다. 일 실시예에서, 분리 단계 후에 형성된 발광 장치(1101, 1102, 1103, 1104, 1105, 1106) 중 발광 장치(1102)는 검사 후에 불량품으로 발견된다. 도 11g를 참조하면, 발광 장치(1101, 1102, 1103, 1104, 1105, 1106)가 임시 캐리어(1152) 상에 형성된 후, 발광 장치(1102)는 임시 캐리어(1152)에서 제거될 수 있다. 일 실시예에서, 도 11h를 참조하면, 새로운 발광 장치(1102`)는 원래의 발광 장치(1102)의 위치에 형성되어 발광 장치(1102)를 대체한다. 다른 실시예에서, 발광 장치(1102)가 제거된 후에도 새로운 발광 장치를 배치하고 노치(도시되지 않음)을 형성할 필요가 없다.
도 11i를 참조하면, 이송 단계를 통해 복수의 발광 장치(1101, 1102`, 1103)를 임시 기판(1151)으로부터 대상기판(1152)으로 이송하고 디스플레이 모듈(800)을 형성한다. 이송 방식은 하나씩 차례로(one by one) 또는 복수의 발광 장치(1101, 1102`, 1103)를 대상기판(1152)으로 한 번에 이송할 수 있다.
도 12a는 본 발명의 실시예에 따른 발광 장치(1200)의 사시도이고, 도 12b는 도 12a의 발광 장치(1200)의 평면도를 나타내고, 도 12c는 도 12a의 발광 장치(1200)의 저면도를 나타낸다. 발광 장치(1200)는 캐리어(1220), 발광 소자(1240), 연결 구조(1260) 및 투광 소자(1280)를 포함한다. 캐리어(1220), 발광 소자(1240), 연결 구조(1260) 및 투광 소자(1280)의 구조, 작용, 재료 및 제조 방법에 대해서는 발광 장치(100)의 해당 단락을 참조할 수 있다.
발광 장치(1200)와 발광 장치(100)의 차이점은 적어도 캐리어(1220)의 구조 및 발광 소자(1240) 중의 발광 유닛(1242, 1244, 1246)의 배열을 포함하는 것이다. 일 실시예에서, 캐리어(1220)는 절연층(1222), 상부 전도층(1224), 하부 전도층(1226) 및 전도성 비아(1228)을 포함한다. 상부 전도층(1224)의 자세한 패턴화 구조는 도 12b를 참조할 수 있다. 상부 전도층(1224)은 6개의 결합부(또는 3쌍의 상부 전도성 패드) 및 6개의 목부(또는 6개의 배선)를 포함하고, 각 쌍의 상부 전도성 패드의 2개의 상부 전도성 패드는 서로 인접하지만 분리되어 있다. 또한, 각 쌍의 상부 전도성 패드는 각각 하나의 발광 유닛(1242, 1244, 1246)에 대응한다. 도 12b를 참조하면, 일 실시예에서, 아래에서 위로 차례로 제 1 발광 유닛(1242), 제 2 발광 유닛(1244) 및 제 3 발광 유닛(1246)을 가지며, 각각 한 쌍의 상부 전도성 패드에 대응한다. 제 1 발광 유닛(1242), 제 2 발광 유닛(1244) 및 제 3 발광 유닛(1246)의 배열은 "三"자형(또는 "川"자형) 방식으로 배열된다. 일 실시예에서, 상부 전도성 패드는 발광 유닛(1242, 1244, 1246)의 배열에 대응하도록 3×2 매트릭스 형식으로 배열된다. 또한, 3개의 배선은 서로 평행하고, 상부 전도층(1224)의 내부로부터 동일한 측변(제 1 측변)으로 연장된다. 유사하게, 다른 3개의 배선은 서로 평행하고 상부 전도층(1224)의 내부에서 다른 측변(제 2 측변)으로 연장된다.
하부 전도층(1226)의 상세한 패턴화 구조에 대해서는 도 12c를 참조할 수 있다. 일 실시예에서, 하부 전도층(1226)은 제 1 하부 전도성 패드(1226a), 제 2 하부 전도성 패드(1226b), 제 3 하부 전도성 패드(1226c) 및 제 4 하부 전도성 패드(1226d)를 포함한다. 하부 전도성 패드의 재료와 작용에 대해서는 도 1c의 해당 단락을 참조할 수 있다. 도 12c를 참조하면, 제 1 하부 전도성 패드(1226a), 제 2 하부 전도성 패드(1226b) 및 제 3 하부 전도성 패드(1226c)는 각각 장변 및 단변을 갖는다. 제 4 하부 전도성 패드(1226d)는 공통 전극이고, 제 4 하부 전도성 패드(1226d)의 형상은 2개의 오목부와 3개의 볼록부를 가지며, 3개의 볼록부는 제 1 하부 전도성 패드(1226a), 제 2 하부 전도성 패드(1226b) 및 제 3 하부 전도성 패드(1226c)와 대향한다. 이와 같이, 발광 장치(1200)가 이후에 회로 기판(도시하지 않음)에 전기적으로 연결될 때, 솔더와 같은 전기 연결 재료를 증가할 수 있고, 하부 전도층(1226)과 회로 기판 사이의 분포도 툼 스톤 현상이 발생하는 것을 피할 수 있다. 일 실시예에서, 전도성 비아(1228)은 6개가 있으며, 각각 6개의 배선에 연결되고, 각각 캐리어(1220)의 4개의 코너 및 2개의 변의 중간 영역에 있다. 여기에 언급된 2개의 변은 3개의 배선에 각각 대응하는 변을 가리킨다. 일 실시예에서, 발광 장치(1200)의 크기에서, 발광 장치(1200)의 변의 길이는 500㎛ 미만이고, 각 쌍의 상부 전도성 패드에서 2개의 상부 전도성 패드 사이의 간격은 100㎛ 미만이ㅁ며, 하부 전도성 패드(1226a, 1226b, 1226c)의 짧은 변의 길이는 150㎛ 미만이다.
도 13a는 본 발명의 일 실시예에 따른 발광 장치(1300)의 사시도이고, 도 13b는 도 13a의 발광 장치(1300)의 평면도를 나타내고, 도 13c는 도 13a의 발광 장치(1300)의 저면도를 나타낸다. 발광 장치(1300)는 캐리어(1320), 발광 소자(1340), 연결 구조(1360) 및 투광 소자(1380)를 포함한다. 캐리어(1320), 발광 소자(1340), 연결 구조(1360) 및 투광 소자(1380)의 구조, 작용, 재료 및 제조 방법에 대해서는 발광 장치(100)의 해당 단락을 참조할 수 있다.
발광 장치(1300)와 발광 장치(100)의 차이점은 적어도 캐리어(1320)의 구조 및 발광 소자(1340) 중의 발광 유닛(1342, 1344, 1346)의 배열을 포함하는 점이다. 일 실시예에서, 캐리어(1320)는 절연층(1322), 상부 전도층(1324), 하부 전도층(1326) 및 전도성 비아(1328)를 포함한다. 상부 전도층(1324)의 자세한 패턴화 구조는 도 13b를 참조할 수 있다. 상부 전도층(1324)은 6개의 결합부(또는 3쌍의 상부 전도성 패드) 및 6개의 목부(또는 6개의 배선)을 포함한다. 상부 전도성 패드 및 발광 소자(1340)의 배열에 대해서는 도 12B의 해당 단락을 참조할 수 있다. 도 12b의 상부 전도층(1224)과의 차이점은 2개의 상부 전도성 패드를 연결하기 위해 적어도 2개의 배선이 포함된다는 점이다.
하부 전도층(1326)의 상세한 패턴화 구조에 대해서는 도 13c를 참조할 수 있다. 일 실시예에서, 하부 전도층(1326)은 제 1 하부 전도성 패드(1326a), 제 2 하부 전도성 패드(1326b), 제 3 하부 전도성 패드(1326c) 및 제 4 하부 전도성 패드(1326d)를 포함한다. 하부 전도성 패드(1326a, 1326b, 1326c, 1326d)의 구조, 작용 및 재료에 대해서는 도 1c의 해당 단락을 참조할 수 있다. 일 실시예에서, 4개의 전도성 비아(1328)를 가지며, 각각 캐리어(1320)의 4개의 코너에 위치한다. 일 실시예에서, 발광 장치(1300)의 크기에서, 발광 장치(1300)의 변의 길이는 500㎛ 미만이고, 하부 전도성 패드(1326a, 1326b, 1326c, 1326d)의 간격은 200㎛ 미만이며, 하부 전도성 패드(1326a, 1326b, 1326c, 1326d)의 변의 길이는 200㎛ 미만이다.
도 14a는 본 발명의 일 실시예에 따른 발광 장치(1400)의 사시도이고, 도 14b는 도 14a의 발광 장치(1400)의 평면도를 나타내고, 도 14c는 도 14a의 발광 장치(1400)의 저면도를 나타낸다. 발광 장치(1400)는 캐리어(1420), 발광 소자(1440), 연결 구조(1460) 및 투광 소자(1480)를 포함한다. 캐리어(1420), 발광 소자(1440), 연결 구조(1460) 및 투광 소자(1480)의 구조, 작용, 재료 및 제조 방법에 대해서는 발광 장치(100)의 해당 단락을 참조할 수 있다.
발광 장치(1400)와 발광 장치(100)의 차이점은 적어도 캐리어(1420)의 구조 및 발광 소자(1440) 중의 발광 유닛(1442, 1444, 1446)의 배열을 포함하는 점이다. 일 실시예에서, 캐리어(1420)는 절연층(1422), 상부 전도층(1424), 하부 전도층(1426) 및 전도성 비아(1428)를 포함한다. 상부 전도층(1424)의 자세한 패턴화 구조는 도 14b를 참조할 수 있다. 상부 전도층(1424)은 6개의 결합부(또는 3쌍의 상부 전도성 패드) 및 6개의 목부(또는 6개의 배선)를 포함한다. 상부 전도성 패드 및 발광 소자(1440)의 배열에 대해서는 도 12b의 해당 단락을 참조할 수 있다. 도 12b의 상부 전도층(1224)과의 차이점은 모서리에 위치하는 것이 아니라 캐리어(1420)의 변에 위치하는 그 중의 적어도 4개의 전도성 비아(1428)를 포함한다는 점이다. 다시 말해서, 6개의 전도성 비아(1428)는 모두 캐리어(1420)의 변에 위치한다.
하부 전도층(1426)의 상세한 패턴화 구조에 대해서는 도 14c를 참조할 수 있다. 일 실시예에서, 하부 전도층(1426)은 제 1 하부 전도성 패드(1426a), 제 2 하부 전도성 패드(1426b), 제 3 하부 전도성 패드(1426c) 및 제 4 하부 전도성 패드(1426d)를 포함한다. 하부 전도성 패드(1426a, 1426b, 1426c, 1426d)의 구조, 작용 및 재료에 대해서는 도 12c의 해당 단락을 참조할 수 있다. 도 12c의 하부 전도층(1226)과의 차이점은 적어도 평탄한 측변을 갖는 제 4 하부 전도성 패드(1426d)를 포함하는 것이다. 일 실시예에서, 발광 장치(1400)의 크기에서, 발광 장치(1400)의 변의 길이는 400㎛ 미만이고, 각 쌍의 상부 전도성 패드에서 2개의 상부 전도성 패드 사이의 간격은 80㎛ 미만이며, 하부 전도성 패드(1426a, 1426b, 1426c)의 짧은 변의 길이는 100㎛ 미만이다.
도 15a는 발광 장치(1500)를 나타낸다. 발광 장치(1500)는 상술한 발광 장치(1200, 1300, 1400)의 간략화된 평면도로서, 캐리어(1520) 및 발광 소자(1540)만이 도시되어 있고, 그 중, 캐리어(1520)는 상술한 실시예 중의 캐리어(1220, 1320, 1420)를 대표하고, 도 12b, 도 13b, 도 14b에 나타내는 바와 같은 캐리어(1220, 1320, 1420)의 세부 사항, 예를 들어, 외형, 상부 전도층, 절연층 구조는 도시하지 않는다. 발광 소자(1540)에 포함되는 발광 유닛(1542), 발광 유닛(1544) 및 발광 유닛(1546)의 구조, 작용, 재료 및 제조 방법에 대해서는 발광 장치(1200, 1300, 1400)의 해당 단락을 참조할 수 있다.
도 15b는 디스플레이 모듈(1000)을 나타내며, 디스플레이 모듈(1000)은 대상 기판(1152) 및 어레이 방식으로 대상기판(1152) 상에 고정된 복수의 발광 장치(1500)를 포함한다. 각 발광 장치(1500)는 하나의 발광 소자(1540)를 포함한다. 각 발광 소자(1540)는 발광 유닛(1542), 발광 유닛(1544) 및 발광 유닛(1546)을 포함한다. 발광 유닛(1542), 발광 유닛(1544) 및 발광 유닛(1546)는 각각 적색광, 청색광 및 녹색광을 방출할 수 있다. 발광 소자(1540)는 독립적인 적색, 청색 및 녹적색광을 방출할 수 있으므로, 디스플레이 모듈(1000) 중의 하나의 디스플레이 픽셀로 할 수 있다. 복수의 발광 장치(1500)가 대상기판(1152)에 배치 및 고정되는 방식은 하나씩 차례로(one by one) 또는 복수의 발광 장치(1500)가 대상기판(1152) 상에 한번에 배치 및 고정되는 것을 포함한다. X축(가로 방향)에서 서로 인접하는 2개의 발광 장치(1500) 내의 2개의 발광 유닛(1542), 2개의 발광 유닛(1544) 및 2개의 발광 유닛(1546) 사이의 거리는 모두 d1이고, Y축(세로 방향)에서 서로 인접하는 2개의 발광 장치(1500) 내의 2개의 발광 유닛(1542), 2개의 발광 유닛(1544) 및 2개의 발광 유닛(1546) 사이의 거리도 모두 d1이다. 거리(d1)는 대상기판(1152)의 크기와 디스플레이 모듈(1000)의 해상도에 따라 결정된다. X축에서 서로 인접하는 2개의 발광 장치(1500) 사이는 간격(g1)을 가지고, Y축에서 서로 인접하는 2개의 발광 장치(1500) 사이는 간격(g2)을 가진다. 일 실시예에서, 간격(g1) 및 간격(g2)은 5μm 내지 1000μm이다. 더 큰 간격은 나중에 고장난 발광 장치(1500)를 교체하는 작업에 편리하다. 일반적인 사용 상황에서, 디스플레이 모듈(1000)의 사용자는 일반적으로 X축(수평 방향)에서 보는 위치를 변경하며, Y축(수직 방향)에서 보는 위치를 거의 변경하지 않으므로, 디스플레이 모듈(1000)의 X축(수평 방향)에서 볼수 있는 시야각(θ1)은 커야 한다. 다시 말해서, X축(수평 방향)에서의 발광 소자(1540)의 발광 각도는 커야 하고 광 강도 분포가 균일해야 한다. 디스플레이 모듈(1000)이 X축에서의 시야각(θ1) 범위내 있도록 보장하고, 색차 차이를 최소화하기 위해, 도 15B에 도시된 바와 같이, 발광 유닛(1542), 발광 유닛(1544) 및 발광 유닛(1546)은 X축을 따른 발광 강도 분포의 차이가 반드시 감소하거나 발광 강도 분포가 일치해야 한다.
도 15c는 도 15a의 발광 유닛(1542), 발광 유닛(1544) 및 발광 유닛(1546)의 발광 각도의 측정 방법을 도시한다. 각각 도 15a의 점선(X1, X2, X3)을 따라 발광 유닛(1542), 발광 유닛(1544), 발광 유닛(1546)의 0도에서 180도까지 다양한 각도에서의 발광 강도를 측정하고, 여기서, 발광 강도를 최대 발광 광도의 50% 이상의 광 강도 분포 각도로 정의한다.
일 실시예에서, 발광 장치(1500) 중의 발광 유닛은 각각 적색, 청색 및 녹색광을 방출 가능한 발광 다이오드 다이(bare die) 또는 레이저 다이오드 다이이다. 구체적으로, 발광 유닛(1542)은 적색광 다이오드 다이이고, 발광 유닛(1544)은 청색광 다이오드 다이이며, 발광 유닛(1546)은 녹색광 다이오드 다이이다. 일 실시예에서, 도 1d를 참조하면, 적색광 다이오드 다이는 결합층(bonding layer;도시하지 않음)을 통해 적재 기판(142a)을 발광층(142b)에 연결하고, 적재 기판(142a)은 알루미나 기판이며, 적색광에 대한 굴절률(Reflectivity)은 약 1.8이며, 발광층(142b)은 갈륨비소(AlGaInP) 계열의 화합물이며, 적색광에 대한 굴절률(Reflectivity)이 2.8보다 크다. 결합층 재료가 실리콘 산화물(SiOx)과 같은 절연 재료일 경우, 결합층은 적색광에 대한 굴절률이 1.4 내지 1.5로, 이는 적재 기판(142a) 및 발광층(142b)의 굴절률보다 작고, 적색광 다이오드 다이는 125 내지 130도 사이의 발광 각도를 갖는다. 다른 실시예에서, 결합층 재료가 굴절률이 1.8 내지 2인 산화 아연(ZnO)과 같은 전도성 산화물일 경우, 적색광 다이오드 다이의 발광 각도는 125도 내지 135도이다. 다른 실시예에서, 결합층 재료가 산화 아연(ZnO)과 같은 전도성 산화물일 경우, 적재 기판(142a)이 요철 표면을 갖는 알루미나 기판일 경우, 요철 표면은 발광층(142b)을 향하고, 결합층에 직접 접촉되며, 적색광 다이오드 다이의 발광 각도는 130도 내지 140도 사이이다.
도 1d를 참조하면, 청색광 다이오드 다이 및 녹색광 다이오드 다이의 발광층(142b)은 질화물 계열의 재료이고, 적재 기판(142a) 또한 알루미나 기판(또는 사파이어)과 같은 에피 택셜 성장 기판이다. 따라서 발광층(142b)과 적재 기판(142a) 사이에 결합층이 없다. 청색광 다이오드 다이와 녹색광 다이오드 다이의 발광층(142b)의 재료는 질화 갈륨(GaN) 계열의 재료이고, 청색광과 녹색광에 대한 굴절률은 2.3 내지 2.5 사이이다. 적재 기판(142a)의 재료는 알루미나이고, 청색광 및 녹색광에 대한 굴절률은 1.7 내지 1.8 사이이다. 일 실시예에서, 적재 기판(142a)은 요철 표면을 갖는 알루미나 기판이고, 요철 표면은 발광층(142b)을 향하고, 청색광 다이오드 다이 및 녹색광 다이오드 다이는 130도 내지 140도 사이의 발광 각도를 가진다.
도 16a는 본 발명의 일 실시예에 따른 발광 장치(1600)의 사시도이다. 도 16b는 도 16a의 발광 장치(1600)의 평면도를 나타낸다. 도 16c 및 16d는 각각 도 16a의 발광 장치(1600)에 포함된 캐리어(1620)의 평면도 및 저면도를 나타낸다. 발광 장치(1600)는 캐리어(1620), 4조의 발광 소자(1640A, 1640B, 1640C, 1640D)를 포함하며, 연결 구조(도시하지 않음)에 의해 캐리어(1620) 및 투광 소자(1680)(투광 소자는 발광 유닛에서 방출된 광선이 일정한 비율로 통과하도록 하지만, 투광 소자의 형상은 투명, 반투명 또는 불투명일 수 있으며, 예를 들어, 투광 요소는 흰색, 회색 또는 검은색일 수 있다. 이 단락의 설명은 본 명세서 중의 기타 동일하거나 유사한 소자에 적용될 수 있다.)에 고정되며, 캐리어(1620) 및 발광 소자(1640A, 1640B, 1640C, 1640D)를 덮는다. 캐리어(1620), 발광 소자(1640A-1640D), 연결 구조 및 투광 소자(1680)의 구조, 작용, 재료 및 제조 방법에 대해서는 상술한 발광 장치(1200, 1300, 1400)를 설명하는 단락을 참조할 수 있다.
도 16b에 도시된 바와 같이, 일 실시예에서, 4조의 발광 소자(1640A, 1640B, 1640C, 1640D)는 각각 캐리어(1620)의 4개의 코너에 위치되고, 각 조의 발광 소자(1640A, 1640B, 1640C, 1640D)은 동일한 소자 배치 방식을 가지며, 아래에서 위로 차례로 제 1 발광 유닛(1642), 제 2 발광 유닛(1644) 및 제 3 발광 유닛(1646)을 가지며, 그 중 제 1 발광 유닛(1642), 제 2 발광 유닛(1644) 및 제 3 발광 유닛(1646)의 배열은 "三"자형(또는 "川"자형) 방식으로 배열된다.
도 16b에 도시된 바와 같이, 축선(1642AX)과 축선(1642BX)은 X축에 평행하고, 축선(1642AX)은 발광 소자(1640A) 및 발광 소자(1640C)의 제 1 발광 유닛(1642)의 중심점을 통과하고, 축선(1642BX)은 발광 소자(1640B) 및 발광 소자(1640D)의 제 1 발광 유닛(1642)의 중심점을 통과한다. 2개의 축선(1642AX, 1642BX) 사이는 거리(W1)를 가진다. 동일한 이유로, 발광 소자(1640A)와 발광 소자(1640B) 사이 또는 발광 소자(1640C)와 발광 소자(1640D) 사이에는 2개의 동일한 제 2 발광 유닛(1644) 또는 2개의 동일한 제 3 발광 유닛(1644) 의 중심점 사이의 거리도 거리(W1)이다. 축선(1642AY)과 축선(1642CY)은 Y축에 평행하고, 축선(1642AY)은 발광 소자(1640A) 및 발광 소자(1640B)의 제 1 발광 유닛(1642), 제 2 발광 유닛(1644) 및 제 3 발광 유닛(1646)의 중심점을 통과하고, 축선(1642CY)은 발광 소자(1640C) 및 발광 소자(1640D) 중의 제 1 발광 유닛(1642), 제 2 발광 유닛(1644) 및 제 3 발광 유닛(1646)의 중심점을 통과하며, 2개의 축선(1642AY, 1642CY) 사이는 거리(W2)를 갖는다. 일 실시예에서, 거리(W1)는 거리(W2)와 동일하다.
도 16a에 도시된 발광 장치(1600)의 사시도 및 도 16d에 도시된 캐리어(1620)의 저면도에 도시된 바와 같이, 캐리어(1620)는 절연층(1622), 상부 전도층(1624), 전도성 비아(1628) 및 하부 전도층(1626)을 포함한다(도 16d에 도시된 바와 같음), 여기서 하부 전도층(1626)은 복수의 공통 전극(1626d, 1626d1)을 포함한다. 상부 전도층(1624)의 자세한 구조는 도 16c를 참조할 수 있다. 일 실시예에서, 상부 전도층(1624)은 발광 소자(1640A, 1640B, 1640C, 1640D)에 각각 대응하는 4개의 접합 영역(1624A, 1624B, 1624C, 1624D)(도면에서 점선으로 나타낸 영역)을 포함하며, 각 접합 영역(1624A, 1624B, 1624C, 1624D)은 6개의 결합부(또는 3쌍의 상부 전도성 패드(1624P1, 1624P2))와 6개의 목부(또는 6개의 배선)를 포함한다. 각 쌍의 상부 전도성 패드(1624P1, 1624P2)에서, 2개의 상부 전도성 패드(1624P1, 1624P2)는 서로 분리되고 80㎛ 미만의 간격(P)을 갖는다. 또한, 각 쌍의 상부 전도성 패드는 각각 하나의 발광 유닛에 대응한다. 일 실시예에서, 상부 전도층(1624) 및 하부 전도층(1626)의 재료는 구리, 주석, 알루미늄, 은, 팔라듐, 금 또는 이들의 적층과 같은 금속을 포함한다. 일 실시예에서, 상부 전도층(1624)의 재료는 금과 팔라듐의 적층을 포함하고 니켈은 포함하지 않는다. 도 17a에 도시된 바와 같이, 2개의 서로 인접하는 상부 전도성 패드(1624P1, 1624P2) 사이의 거리(D)가 40μm 미만일 경우, 니켈 도금층은 일반적인 환경에서 회로 기판 마이크로 단락 현상(CAF; Conductive Anodic Filament)이 발생하기 쉬우며, 2개의 서로 인접하는 상부 전도성 패드(1624P1, 1624P2) 사이에 전도성 브리지(1624bri)가 형성되게 되어 상부 전도성 패드(1624P1, 1624P2) 사이에 단락이 발생하게 한다. 일 실시예에서, 상부 전도층(1624)의 재료가 구리, 금 및 팔라듐을 포함하고 니켈은 포함하지 않는 경우, 도 17b에 도시된 바와 같이, 2개의 서로 인접하는 상부 전도성 패드(1624P1, 1624P2) 사이의 거리(D)가 40μm 미만일 경우(예를 들어: 30.85μm), 2개의 서로 인접하는 상부 전도성 패드(1624P1, 1624P2) 사이에 단락이 발생하지 않게 된다.
도 16c에 도시된 바와 같이, 복수의 전도성 비아(1628)는 2개의 공통 전도성 비아(1628c) 및 6개의 공통 전도성 비아(1628d)를 포함한다. 2개의 공통 전도성 비아(1628c)는 각각 2개의 접합 영역(1624A, 1624B) 사이 및 2개의 접합 영역(1624C, 1624D) 사이에 위치한다. 6개의 공통 전도성 비아(1628d)는 2개의 접합 영역(1624A, 1624C) 사이 및 2개의 접합 영역(1624B, 1624D) 사이에 분포된다. 접합 영역(1624A, 1624B) 중의 모든 상부 전도성 패드(1624P1)는 배선을 통해 좌측의 공통 전도성 비아(1628c)에 전기적으로 연결된다. 접합 영역(1624C, 1624D) 중의 모든 상부 전도성 패드(1624P1)는 배선을 통해 우측의 공통 전도성 비아(1628c)에 전기적으로 연결된다. 좌우 양측의 공통 전도성 비아(1628c)는 기타 도체에 접속되지 않을 경우 서로 전기적으로 절연된다. 좌우 양측의 공통 전도성 비아(1628c)는 절연층(1622) 중의 전도층에 의해 하부 전도층(1626)에서 반대 위치에 위치하는 공통 전극(1626d) 및 그 중 하나의 공통 전극(1626d)에 각각 연결되며, 도 16d에 도시된 바와 같다.
도 16c에 도시된 바와 같이, 접합 영역에서 동일한 부호를 갖는 한 쌍의 상부 전도성 패드 또는 동일한 색상의 다이오드에 연결된 한 쌍의 상부 전도성 패드는 공통 전도성 비아에 연결되며, 접합 영역(1624A, 1624C) 중의 6개의 상부 전도성 패드(1624P2) 및 접합 영역(1624B, 1624D)의 6개의 상부 전도성 패드(1624P2)는 위에서 아래로 배선을 통해 공통 전도성 비아(1628d)에 전기적으로 연결된다. 예를 들어, 접합 영역(1624A) 중의 상부 전도성 패드(1624P21)와 접합 영역(1624C) 중의 상부 전도성 패드(1624P21)는 배선을 통해 공통 전도성 비아(1628d)에 전기적으로 연결된다. 동일한 이유로, 접합 영역(1624A, 1624B, 1624C, 1624D)의 다른 상부 전도성 패드(1624P22)와 상부 전도성 패드(1624P23)는 각각 공통 전도성 비아(1628d)에 연결되고, 각 공통 전도성 비아(1628d) 사이는 전기적으로 절연된다. 6개의 공통 전도성 비아(1628d)은 도 16D에 도시된 바와 같이, 절연층(1622) 중의 전도층을 통해 각각 하부 전도층(1626)의 다른 6개의 공통 전극(1626d)에 연결된다.
도 16b 및 16d에 도시된 바와 같이, 그 중의 하나가 공통 전도성 비아(1628C)에 전기적으로 연결된 공통 전극(1626d) 및 그 중의 하나가 공통 전도성 비아(1628d)에 전기적으로 연결된 공통 전극(1626d)에 전원을 공급함으로써, 발광 소자(1640A, 1640B, 1640C, 1640D) 중의 한조의 발광 유닛(제 1 발광 유닛(1642), 제 2 발광 유닛(1644) 및 제 3 발광 유닛(1646))이 점등된다. 즉, 전원이 공급되는 공통 전극(1626d)을 선택함으로써 제 1 발광 유닛(1642), 제 2 발광 유닛(1644) 및 제 3 발광 유닛(1646) 중 하나를 독립적으로 제어할 수 있다. 일 실시예에서, 복수의 공통 전극(1626d, 1626d1) 중의 하나의 형상은 다른 공통 전극(1626d, 1626d1)과 상이하다. 예를 들어, 본 실시예에서, 공통 전극(1626d1)의 형상은 원형인 다른 공통 전극(1626d)과 다른 사각형이고, 후술하는 발광 장치(1600)를 다른 회로 기판에 접착할 때 발광 장치(1600) 상의 발광 유닛(1642), 제 2 발광 유닛(1644) 및 제 3 발광 유닛(1646)의 배열 순서 및 배열 방향을 식별하는데 사용된다.
도 18a는 본 발명의 일 실시예에 따른 발광 장치(1700)의 사시도이다. 도 18b는 도 18a의 발광 장치(1700)의 캐리어(1720)의 평면도를 나타낸다. 도 18c는 캐리어(1720)의 저면도를 나타낸다. 발광 장치(1700)는 캐리어(1720) 및 연결 구조(도시하지 않음)에 의해 캐리어(1720)에 고정된 4조의 발광 소자(1740A, 1740B, 1740C, 1740D) 및 캐리어(1720) 및 발광 소자(1740A, 1740B, 1740C, 1740D)를 덮는 투광 소자(1780)를 포함한다. 캐리어(1720), 발광 소자(1740A, 1740B, 1740C, 1740D), 연결 구조 및 투광 소자(1780)의 구조, 작용, 재료 및 제조 방법은 발광 장치(1200, 1300, 1400)의 해당 단락을 참조할 수 있다.
도 18b 및 18c에 도시된 바와 같이, 발광 장치(1700)와 발광 장치(1600)의 차이는 캐리어(1720)의 배선 설계, 공통 전도성 비아(1728)의 위치, 하부 전도층(1726)이 복수의 공통 전극(1726d, 1726d1)을 포함하는 외형에 있다. 도 18b에 도시된 바와 같이, 복수의 전도성 비아(1728)는 2개의 공통 전도성 비아(1728c) 및 6개의 공통 전도성 비아(1728d)를 포함한다. 2개의 공통 전도성 비아(1728c)는 각각 접합 영역(1724B) 및 접합 영역(1724D)에 근접한 코너에 위치한다. 6개의 공통 전도성 비아(1728d)은 2개의 조로 나뉘고, 각각 접합 영역(1724A, 1724C) 사이 및 접합 영역(1724B, 1724D) 사이에 분산된다. 접합 영역(1724A, 1724B, 1724C, 1724D) 중의 상부 전도성 패드는 발광 장치(1600)와 다른 배선을 통해 각각 공통 전도성 비아(1728c, 1728d)에 연결되며, 그 연결 방식은 발광 장치(1600)와 유사한 방법을 채용할 수 있다.
도 18c에 도시된 바와 같이, 하부 전도층(1726)에서, 공통 전극(1726d1)의 형상은 다른 공통 전극(1726d)과 다르다. 예를 들어, 본 실시예에서, 공통 전극(1726d1)의 형상은 다른 원형의 공통 전극(1726d)과 다른 사각형이며, 이는 이어지는 발광 장치(1700)를 다른 회로 기판에 접합할 때 발광 유닛(1742) 상의 발광 유닛(1742), 제 2 발광 유닛(1744) 및 제 3 발광 유닛(1746)의 방향을 식별하는데 유리하다.
도 19a는 본 발명의 일 실시예에 따른 발광 장치(1800)의 사시도이다. 도 19b는 발광 장치(1800)의 캐리어(1820)의 저면도를 나타낸다. 발광 장치(1800)는 캐리어(1820), 연결 구조(도시하지 않음)에 의해 캐리어(1820)에 고정된 4조의 발광 소자(1840A, 1840B, 1840C, 1840D), 캐리어(1820) 및 발광 소자(1840A, 1840B, 1840C, 1840D)를 덮는 투광 소자(1880)를 포함한다. 캐리어(1820), 발광 소자(1840A, 1840B, 1840C), 연결 구조 및 투광 소자(1880)의 구조, 작용, 재료 및 제조 방법에 대해서는 발광 장치(1200, 1300, 1400)의 해당 단락을 참조할 수 있다.
도 19a 및 도 19b에 도시된 바와 같이, 발광 장치(1800)와 발광 장치(1600, 1700)의 차이점은 캐리어(1820)상의 배선 설계, 공통 전도성 비아(1828)의 위치 및 하부 전도층(1826)에 포함된 복수의 공통 전극(1826d, 1826d1)의 외관에 있으며, 외관만 다를 뿐 다른 기능은 동일하다.
도 20은 디스플레이 모듈(2000)을 나타내며, 디스플레이 모듈(2000)은 대상기판(1152)과 대상기판(1152) 상에 어레이 형태로 고정된 복수의 발광 장치(1900)를 포함한다. 발광 장치(1900)는 상술한 발광 장치(1600, 1700)를 선택하여 사용할 수 있다. 디스플레이 모듈(2000)과 디스플레이 모듈(1000)의 차이점은 발광 장치(1900)가 적색광, 청색광 및 녹색광을 방출 가능한 4조의 발광 소자(1940A, 1940B, 1940C, 1940D)을 포함하고, 발광 소자(1940A, 1940B, 1940C, 1940D)가 모두 디스플레이 모듈(2000) 중의 하나의 픽셀일 수 있는 점이다. 발광 장치(1900)는 4조의 발광 소자를 포함하기 때문에 동일한 해상도를 갖는 디스플레이 장치를 제작할 때, 발광 장치(1900)를 대상기판(1152)에 배열 고정하는 횟수는 발광 장치(1500)를 대상기판(1152)에 배열 고정하는 횟수의 1/4로 함으로써 제조 시간을 줄일 수 있다.
상술한 발광 장치(1600, 1700, 1800)는 2×2 어레이로 배열된 4조의 발광 소자를 포함하고, 3×3 어레이, 4×4 어레이 등도 포함할 수 있으며, 이어지는 발광 장치를 대상기판에 배열 고정하는 제조공정 시간을 줄일 수 있다. 다른 실시예에서, 발광 장치는 4×3 어레이, 3×2 어레이, 또는 16×9 어레이 등을 포함하며, 디스플레이 모듈의 설계에 따른 디스플레이 비율에 따라 조절된다.
도 21은 본 발명의 일 실시예에 따른 발광 장치(2100)의 사시도이다. 발광 장치(2100)의 구조는 발광 장치(1600, 1700, 1800)의 구조와 대략 동일하며, 캐리어(2120), 발광 소자(2140A, 2140B, 2140C, 2140D), 연결 구조(도시하지 않음) 및 발광 소자(2180)의 구조, 작용, 재료 및 제조 방법은 발광 장치(1600, 1700, 1800)의 해당 단락을 참조할 수 있다. 발광 장치(2100)와 발광 장치(1600, 1700, 1800)의 차이점은 발광 장치(2100)가 캐리어(2120) 상에 위치하고, 발광 소자(2140A 내지 2140D) 사이의 상부 전도층(2124) 및 전도성 비아(도시하지 않음)를 덮는 차광 층(2190)을 포함하며, 발광 소자(2140A 내지 2140D) 및 그 주변의 상부 전도층(2124)의 작은 부분이 노출되고, 차광층(2190)이 흑색 분말이 도핑된 절연 접착제와 같은 짙은 색의 불투광 절연층인 점에 있으며, 차광층(2190)의 작용은 상부 전도층(2124) 및 전도성 비아가 외부 광선을 반사하는 것을 줄이며, 발광 장치(2100)를 상술한 도 20에 도시된 디스플레이 모듈(2000) 중의 발광 장치(1900)에 적용하면 디스플레이 모듈(2000)의 콘트라스트를 향상시킬 수 있다.
상술한 실시예는 본 발명의 기술적 사상 및 특징을 설명하기 위한 것일 뿐이며, 그 목적은 본 기술분야에 속하는 기술자가 본 발명의 내용을 이해하고 그에 따라 구현할 수 있도록 하기 위한 것으로, 본 발명의 특허 범위를 제한하지 않는다. 즉 본 발명의 사상에 따라 이루어진 모든 균등한 변경 또는 수식은 여전히 본 발명의 특허 범위에 포함되어야 한다.
100, 200, 400, 500-1, 500-2, 600, 601, 602, 700, 841, 842, 843, 1001, 1002, 1003, 1101, 1102, 1102`, 1103, 1104, 1105, 1106, 1200 , 1300, 1400, 1500, 1600, 1700, 1800, 1900, 2100 : 발광 장치
2000 : 디스플레이 모듈
120, 220, 420, 620, 720, 820, 910, 920, 1152, 1220, 1320, 1420, 1520, 1620, 1720, 1820, 2120 : 캐리어
122, 522, 1022, 1122, 1222, 1322, 1422, 1522, 1622 : 절연층
124, 524, 624, 1024, 1124, 1224, 1324, 1424, 1524, 1624, 2124 : 상부 전도층
1624P2, 1624P1 : 상부 전도성 패드
1624A, 1624B, 1624C, 1624D, 1724A, 1724B, 1724C, 1724D : 접합 영역
1728, 1628 : 전도성 비아
1628c, 1628d, 1728c, 1728d, 1628c, 1628d : 공통 전도성 비아
126, 526, 626, 1026, 1126, 1226, 1326, 1426, 1526, 1626, 1726, 1826 : 하부 전도층
1626d, 1626d1, 1726d, 1726d1, 1826d, 1826d1 : 공통 전극
140, 640, 1141, 1142, 1143, 1144, 1145, 1146, 1240, 1340, 1440, 1540, 1640A, 1640B, 1640C, 1640D, 1740A, 1740B, 1740C, 1740D, 1840A, 1840B, 1840C, 1840D, 1940A, 1940B, 1940C, 1940D, 2140A, 2140B, 2140C, 2140D : 발광 소자
142, 272, 372, 472, 542-1’, 542-2 : 제 1 발광 유닛
142a : 적재 기판
142b : 발광층
142c1, 142c2, 272-1, 272-2, 372-1, 372-2, 542-1a, 542-1b : 접촉 전극
144, 274, 474, 544-1, 544-2 : 제 2 발광 유닛
146, 276, 476, 546-1, 546-2 : 제 3 발광 유닛
160, 562, 660 : 연결 구조
162, 210, 310 : 제 1 블록
162a, 214, 311 : 제 1 전기 연결부
162b, 216, 313 : 제 2 전기 연결부
162c, 212 : 제 1 보호부
162a1, 162b1 : 비아 또는 수지
164, 230 : 제 2 블록
166, 250 : 제 3 블록
180, 580, 580’, 680, 1180, 1180’, 1280, 1380, 1480, 1580, 1680, 1780, 1880, 2180 : 투광 소자
232 : 제 2 보호부
234 : 제 3 전기 연결부
236 : 제 4 전기 연결부
240, 340, 440 : 제 1 접촉 영역
242, 342, 442, 762 : 제 1 결합부
244, 344, 444, 764 : 제 1 목부
246, 346, 446, 766 : 제 2 결합부
248, 348, 448, 768 : 제 2 목부
252 : 제 3 보호부
254 : 제 5 전기 연결부
256 : 제 6 전기 연결부
260, 460 : 제 2 접촉 영역
262 : 제 3 결합부
264, 464 : 제 3 목부
266, 466 : 제 4 결합부
268, 468 : 제 4 목부
280, 480 : 제 3 접촉 영역
312, 314 : 보호부
482 : 제 5 결합부
484 : 제 5 목부
486 : 제 6 결합부
488 : 제 6 목부
512, 1012, 1112 : 패턴화 지그
532, 534, 1132 : 절단 공구
542 : 제 1 발광 유닛 그룹
544 : 제 2 발광 유닛 그룹
546 : 제 3 발광 유닛 그룹
561, 1114 : 사이즈(size)
562’, 1162’: 미경화 블록
562’-1 : 보호부
562-2 : 전기 연결부
562’-2 : 전도성 입자
800, 941, 942, 943, 944, 945, 946, 947, 948, 949 : 디스플레이 모듈
900 : 디스플레이 장치
900B : 발광 모듈
960 : 프레임
1012a, 1012b, 1112a, 1112b : 비아
1031, 1151 : 임시 기판
1032, 1152 : 대상기판
1228, 1328, 1428 : 전도성 비아
1226a, 1326a, 1426a : 제 1 하부 전도성 패드
1226b, 1326b, 1426b : 제 2 하부 전도성 패드
1226c, 1326c, 1426c : 제 3 하부 전도성 패드
1226d, 1326d, 1426d : 제 4 하부 전도성 패드
2190 : 차광층 θ1 : 시야각

Claims (18)

  1. 발광 장치에 있어서,
    절연층, 상기 절연층 상에 형성된 상부 전도층, 상기 절연층을 관통하는 복수의 전도성 비아 및 상기 절연층 아래에 형성된 하부 전도층을 포함하는 캐리어;
    행(row)과 열(column)로 배열되고 상기 캐리어 상에 플립핑된(flipped) 4개 이상의 발광 소자;
    상기 캐리어 상에 형성되고, 상기 4개 이상의 발광 소자를 커버하는 투광 유닛; 및
    상기 캐리어 상에 위치되고 상기 상부 전도층 및 상기 복수의 전도성 비아를 커버하는 차광층 - 상기 발광 장치의 상부에서 볼 때, 상기 차광층은 십자 형의 형태임 -
    을 포함하고,
    상기 4개 이상의 발광 소자의 각각은 제 1 주파장(dominant wavelength)을 갖는 제 1 광선을 방출하도록 구성된 제 1 발광 베어(bare) 다이, 제 2 주파장을 갖는 제 2 광선을 방출하도록 구성된 제 2 발광 베어 다이, 및 제 3 주파장을 갖는 제 3 광선을 방출하도록 구성된 제 3 발광 베어 다이를 포함하고,
    행에 있어서 2개의 인접한 제 1 발광 베어 다이가 제 1 거리(W1)에 의해 분리되고, 열에 있어서 2개의 인접한 제 1 발광 베어 다이가 제 2 거리(W2)에 의해 분리되고, W1은 실질적으로 W2와 동일하며,
    상기 복수의 전도성 비아는 상기 4개 이상의 발광 소자 사이에 위치된 영역에 배열되는 것인 발광 장치.
  2. 제1항에 있어서, 상기 행에 있어서 2개의 인접한 제 2 발광 베어 다이가 제 3 거리(W3)를 가지며, W3은 실질적으로 W1과 동일한 것인 발광 장치.
  3. 제1항에 있어서, 상기 상부 전도층은 상기 4개 이상의 발광 소자에 대응하여 배열된 3쌍의 상부 전도성 패드의 4개 이상의 그룹을 포함하고, 임의의 2개의 인접한 상부 전도성 패드 간의 거리(D)는 40 ㎛ 이상인 발광 장치.
  4. 제3항에 있어서, 상기 거리(D)는 80 ㎛보다 작은 것인 발광 장치.
  5. 제1항에 있어서, 상기 하부 전도층은 외관에 있어서 동일한 형상을 갖는 복수의 공통 전극을 포함하는 것인 발광 장치.
  6. 제3항에 있어서, 상기 상부 전도층의 상기 상부 전도성 패드는 상기 복수의 전도성 비아를 통해 상기 하부 전도층의 복수의 공통 전극에 전기적으로 연결되는 것인 발광 장치.
  7. 제1항에 있어서, 모든 상기 제 1 발광 베어 다이는 상기 복수의 전도성 비아 중 하나의 비아에 전기적으로 연결되는 것인 발광 장치.
  8. 제7항에 있어서, 모든 상기 제 2 발광 베어 다이는 상기 복수의 전도성 비아 중 다른 하나의 비아에 전기적으로 연결되며, 상기 복수의 전도성 비아 중 상기 하나의 비아는 상기 복수의 전도성 비아 중 상기 다른 하나의 비아로부터 절연되는 것인 발광 장치.
  9. 제1항에 있어서, 상기 차광층은 흑색 입자와 혼합된 절연 접착제인 것인 발광 장치.
  10. 제1항에 있어서, 상기 투광 유닛은 상기 캐리어 및 상기 차광층을 커버하는 것인 발광 장치.
  11. 제10항에 있어서, 상기 투광 유닛은 백색, 회색, 또는 검은색인 것인 발광 장치.
  12. 제1항에 있어서, 상기 상부 전도층은 Ni가 없는 것인 발광 장치.
  13. 제12항에 있어서, 상기 상부 전도층은 Cu, Au, Pd, 또는 이들의 조합을 포함하는 것인 발광 장치.
  14. 제1항에 있어서, 상기 상부 전도층 및 상기 하부 전도층은 금속의 적층(stack)인 것인 발광 장치.
  15. 제1항에 있어서, 상기 제1 발광 베어 다이는 청색 발광 베어 다이이고, 상기 제 2 발광 베어 다이는 녹색 발광 베어 다이이고, 상기 제 3 발광 베어 다이는 적색 발광 베어 다이인 것인 발광 장치.
  16. 제1항에 있어서, 상기 캐리어는 제 1 측면과 상기 제 1 측면에 수직인 제 2 측면을 포함하고, 상기 행은 상기 제 1 측면과 평행하고, 상기 열은 상기 제 2 측면과 평행한 것인 발광 장치.
  17. 제1항에 있어서, 상기 상부 전도층은 복수의 트레이스 및 복수의 상부 전도성 패드를 더 포함하고, 상기 복수의 트레이스는 상기 복수의 상부 전도성 패드와 상기 복수의 전도성 비아 중 하나 이상의 전도성 비아를 연결하는 것인 발광 장치.
  18. 발광 모듈에 있어서,
    기판; 및
    매트릭스 형태로 상기 기판 상에 형성된 제1항에 기재된 복수의 발광 장치
    를 포함하는 발광 모듈.
KR1020200104077A 2019-08-22 2020-08-19 발광 장치, 그 제조 방법 및 디스플레이 모듈 KR102665584B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108130109A TWI819073B (zh) 2019-08-22 2019-08-22 發光裝置、其製造方法及顯示模組
TW108130109 2019-08-22

Publications (2)

Publication Number Publication Date
KR20210024426A KR20210024426A (ko) 2021-03-05
KR102665584B1 true KR102665584B1 (ko) 2024-05-10

Family

ID=74645950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200104077A KR102665584B1 (ko) 2019-08-22 2020-08-19 발광 장치, 그 제조 방법 및 디스플레이 모듈

Country Status (4)

Country Link
US (2) US11515295B2 (ko)
KR (1) KR102665584B1 (ko)
CN (2) CN112420906B (ko)
TW (1) TWI819073B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224214A (ja) 2008-03-17 2009-10-01 Sekisui Chem Co Ltd 携帯型電子機器及び遮光性粘着シート
US20150295154A1 (en) * 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
US20170254518A1 (en) * 2016-03-06 2017-09-07 Sergiy Vasylyev Flexible solid-state illumination devices

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
US20060108396A1 (en) * 2004-10-09 2006-05-25 Nessman Donald O Bonded components and component bonding
US9018655B2 (en) * 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
JP2012080085A (ja) * 2010-09-10 2012-04-19 Nichia Chem Ind Ltd 支持体及びそれを用いた発光装置
JP5562207B2 (ja) * 2010-10-29 2014-07-30 浜松ホトニクス株式会社 フォトダイオードアレイ
JP2014065766A (ja) * 2012-09-24 2014-04-17 Dexerials Corp 異方性導電接着剤
US20140217437A1 (en) * 2013-02-07 2014-08-07 Samsung Electronics Co., Ltd. Light emitting apparatus and manufacturing method thereof
KR102090644B1 (ko) * 2013-08-29 2020-03-18 엘지전자 주식회사 이음매 차광 필름 및 이를 포함하는 발광 모듈
US9484316B2 (en) * 2013-11-01 2016-11-01 Infineon Technologies Ag Semiconductor devices and methods of forming thereof
WO2015174299A1 (ja) * 2014-05-14 2015-11-19 積水化学工業株式会社 導電ペースト、導電ペーストの製造方法、接続構造体及び接続構造体の製造方法
JP2016103530A (ja) * 2014-11-27 2016-06-02 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造
CN104638093A (zh) * 2015-02-09 2015-05-20 深圳市晶台股份有限公司 一种led新型结构封装方法
CN204857720U (zh) * 2015-06-11 2015-12-09 深圳信息职业技术学院 Led灯丝光源倒装结构
US20170162745A1 (en) * 2015-12-04 2017-06-08 Ushio Denki Kabushiki Kaisha Semiconductor light-emitting device and method for manufacturing same
JP2017204619A (ja) * 2016-05-13 2017-11-16 キヤノン株式会社 モジュール、その製造方法および電子機器
JP7029223B2 (ja) * 2016-07-13 2022-03-03 ローム株式会社 半導体発光装置
CN206451731U (zh) * 2017-01-18 2017-08-29 苏州晶台光电有限公司 一种实现超高密显示的倒装结构led芯片封装结构
CN106784253A (zh) * 2017-01-18 2017-05-31 苏州晶台光电有限公司 一种实现超高密显示的倒装结构led芯片封装结构
JP7007053B2 (ja) * 2017-10-17 2022-01-24 株式会社ディスコ リフトオフ方法
CN116053391A (zh) * 2017-12-26 2023-05-02 晶元光电股份有限公司 发光装置、其制造方法及显示模组
KR20190098709A (ko) * 2018-02-14 2019-08-22 에피스타 코포레이션 발광 장치, 그 제조 방법 및 디스플레이 모듈
CN109166846A (zh) * 2018-08-02 2019-01-08 吴香辉 一种新型的led显示屏器件及制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150295154A1 (en) * 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
JP2009224214A (ja) 2008-03-17 2009-10-01 Sekisui Chem Co Ltd 携帯型電子機器及び遮光性粘着シート
US20170254518A1 (en) * 2016-03-06 2017-09-07 Sergiy Vasylyev Flexible solid-state illumination devices

Also Published As

Publication number Publication date
CN112420906B (zh) 2024-02-06
CN112420906A (zh) 2021-02-26
KR20210024426A (ko) 2021-03-05
US11515295B2 (en) 2022-11-29
TW202109914A (zh) 2021-03-01
CN118016788A (zh) 2024-05-10
TWI819073B (zh) 2023-10-21
US20210057395A1 (en) 2021-02-25
US20230086456A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
CN112713142B (zh) 发光显示单元及显示装置
US20210343918A1 (en) Light-emitting device, manufacturing method thereof and display module using the same
US10629570B2 (en) Light emitting module
KR20170019630A (ko) 발광 소자 및 이를 구비한 표시 장치
US10274667B2 (en) Light-emitting device with two green light-emitting elements with different peak wavelengths and backlight including light-emitting device
CN106997888B (zh) 发光二极管显示装置
KR20230109612A (ko) 발광 소자
US20070246726A1 (en) Package structure of light emitting device
CN106887507B (zh) 发光装置及其制造方法
US20100110686A1 (en) Led light module
KR102665584B1 (ko) 발광 장치, 그 제조 방법 및 디스플레이 모듈
KR102409966B1 (ko) 광원 모듈의 제조방법
JP7032645B2 (ja) 発光モジュール及びその製造方法
US20220045231A1 (en) Light-emitting module and display apparatus
TWI775888B (zh) 發光裝置、其製造方法及顯示模組
TW202401851A (zh) 發光裝置、其製造方法及顯示模組
CN114628566B (zh) 光色转换结构、发光单元及发光单元制作方法
US20230402434A1 (en) Light emitting module and display device having the same
TWI835978B (zh) 發光裝置
US20190252587A1 (en) Chip-scale packaging light-emitting device with electrode polarity identifier and method of manufacturing the same
CN116417444A (zh) 发光装置
TW202207488A (zh) 發光模組及顯示裝置
KR101791173B1 (ko) 발광소자 패키지 어레이

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant