KR102660013B1 - 웨이퍼들로부터 투명 기판들로의 나노구조들의 전달 - Google Patents

웨이퍼들로부터 투명 기판들로의 나노구조들의 전달 Download PDF

Info

Publication number
KR102660013B1
KR102660013B1 KR1020217038422A KR20217038422A KR102660013B1 KR 102660013 B1 KR102660013 B1 KR 102660013B1 KR 1020217038422 A KR1020217038422 A KR 1020217038422A KR 20217038422 A KR20217038422 A KR 20217038422A KR 102660013 B1 KR102660013 B1 KR 102660013B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
silicon
forming
optical device
Prior art date
Application number
KR1020217038422A
Other languages
English (en)
Other versions
KR20210147103A (ko
Inventor
타파쉬리 로이
루트거 마이어 티머만 티센
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210147103A publication Critical patent/KR20210147103A/ko
Application granted granted Critical
Publication of KR102660013B1 publication Critical patent/KR102660013B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1866—Transmission gratings characterised by their structure, e.g. step profile, contours of substrate or grooves, pitch variations, materials
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/91—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics involving the removal of part of the materials of the treated articles, e.g. etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1809—Diffraction gratings with pitch less than or comparable to the wavelength
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B2207/00—Coding scheme for general features or characteristics of optical elements and systems of subclass G02B, but not including elements and systems which would be classified in G02B6/00 and subgroups
    • G02B2207/101—Nanooptics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31749—Focused ion beam

Abstract

본 개시내용의 실시예들은 일반적으로, 투명 기판들 상에 배치된 나노구조들을 포함하는 광학 디바이스들을 형성하는 방법들에 관한 것이다. 광학 디바이스를 형성하기 위한 베이스로서 기판이 제공된다. 투명 층이 기판의 제1 표면 상에 배치되고, 구조 층이 투명 표면 상에 배치된다. 제1 표면 반대편의, 기판의 제2 표면 상에 옥사이드 층이 배치되고, 기판의 제2 표면의 부분을 노출시키기 위해 옥사이드 층에 윈도우 또는 개구가 형성된다. 그런 다음, 복수의 나노구조들이 구조 층에 형성되고, 윈도우로부터 투명 층으로 연장되는, 기판의 부분이 제거된다. 그런 다음, 광학 디바이스를 형성하기 위해, 나노구조들이 상부에 배치된 투명 층의 부분이 기판으로부터 분리된다.

Description

웨이퍼들로부터 투명 기판들로의 나노구조들의 전달
[0001] 본 개시내용의 실시예들은 일반적으로, 투명 기판들 상에 배치된 나노구조들을 포함하는 광학 디바이스들을 형성하는 방법들에 관한 것이다.
[0002] 광학 시스템들은, 기판 상에 형성된 광학 디바이스들의 구조들의 구조적 파라미터들(예컨대, 형상, 크기, 배향)을 공간적으로 변동시킴으로써 광의 전파를 조작하는 데 사용될 수 있다. 광학 디바이스들은, 원하는 대로 광학 파면들을 몰딩(mold)하는 공간적으로 변동되는 광학 응답을 제공한다. 이러한 광학 디바이스들은 국부적인 위상 불연속성들(즉, 광의 파장보다 더 작은 거리에 걸친 갑작스러운 위상 변화들)을 유도함으로써 광 전파를 변경한다. 그러한 광학 디바이스들은 기판 상에 상이한 타입들의 재료들, 형상들, 또는 구성들로 구성될 수 있고, 상이한 물리적 원리들에 기반하여 동작할 수 있다.
[0003] 가시 스펙트럼 및 근적외선 스펙트럼의 평평한 광학 디바이스들은 전형적으로, 나노구조들이 상부에 배치된 투명 기판들을 필요로 한다. 그러나, 광학 디바이스들을 형성하기 위해 투명 기판들을 프로세싱하는 것은 복잡할 뿐만 아니라 비용이 많이 든다. 예컨대, 광학 디바이스들에 대한 상이한 디바이스 성능들을 충족시키기 위한 시도에서 상이한 재료들, 프로파일들, 및 구성들을 갖는 나노구조들이 대개 요구되기 때문에, 투명 기판들은 일반적으로, 나노구조들을 형성하기 위한 까다로운 베이스 기판들 또는 구조들인 것으로 간주된다. 의도된 광학 디바이스들에 적절한 최대 광학 성능 및 특성들을 유지하면서, 원하는 프로파일을 갖는 나노스케일 구조들을 투명 기판들 상에 비용-효과적으로 형성하는 것은 어렵다.
[0004] 따라서, 투명 기판 상에 배치된 나노구조들을 포함하는 광학 디바이스를 형성하는 방법들이 당해 기술분야에 필요하다.
[0005] 본 개시내용의 실시예들은 일반적으로, 투명 기판들 상에 배치된 나노구조들을 포함하는 광학 디바이스들을 형성하는 방법들에 관한 것이다. 광학 디바이스를 형성하기 위한 베이스로서 기판이 제공된다. 투명 층이 기판의 제1 표면 상에 배치되고, 구조 층이 투명 표면 상에 배치된다. 제1 표면 반대편의, 기판의 제2 표면 상에 옥사이드 층이 배치되고, 기판의 제2 표면의 부분을 노출시키기 위해 옥사이드 층에 윈도우 또는 개구가 형성된다. 그런 다음, 복수의 나노구조들이 구조 층에 형성되고, 윈도우로부터 투명 층으로 연장되는, 기판의 부분이 제거된다. 그런 다음, 광학 디바이스를 형성하기 위해, 나노구조들이 상부에 배치된 투명 층의 부분이 기판으로부터 분리된다.
[0006] 일 실시예에서, 광학 디바이스를 형성하는 방법은, 기판의 제1 표면 상에 옥사이드 층을 증착하는 단계, 기판의 제1 표면의 부분을 노출시키기 위해 옥사이드 층에 개구를 형성하는 단계, 투명 층 상에 구조 층을 증착하는 단계 ― 투명 층은 제1 표면 반대편의, 기판의 제2 표면 상에 배치됨 ―, 구조 층에 복수의 나노구조들을 형성하는 단계, 옥사이드 층의 개구로부터 투명 층으로 연장되는, 기판의 부분을 에칭하는 단계, 및 광학 디바이스를 형성하기 위해, 복수의 나노구조들이 상부에 배치된 투명 층의 부분을 기판으로부터 분리하는 단계를 포함한다.
[0007] 다른 실시예에서, 광학 디바이스를 형성하는 방법은, 실리콘 온 인슐레이터(silicon on insulator) 기판을 베이스로서 제공하는 단계 ― 실리콘 온 인슐레이터 기판은 실리콘 함유 기판, 실리콘 함유 기판의 제1 표면 상에 배치된 투명 층, 및 투명 층 상에 배치된 실리콘 함유 층을 포함함 ―, 제1 표면 반대편의, 실리콘 함유 기판의 제2 표면 상에 옥사이드 층을 증착하는 단계, 실리콘 함유 기판의 제2 표면의 부분을 노출시키기 위해 옥사이드 층에 개구를 형성하는 단계, 실리콘 함유 층에 복수의 나노구조들을 형성하는 단계, 옥사이드 층의 개구로부터 투명 층으로 연장되는, 실리콘 함유 기판의 부분을 에칭하는 단계, 및 광학 디바이스를 형성하기 위해, 복수의 나노구조들이 상부에 배치된 투명 층의 부분을 실리콘 함유 기판으로부터 분리하는 단계를 포함한다.
[0008] 또 다른 실시예에서, 광학 디바이스를 형성하는 방법은, 기판을 베이스로서 제공하는 단계 ― 기판은 실리콘을 포함함 ―, 기판의 제1 표면 상에 옥사이드 층을 증착하는 단계, 기판의 제1 표면의 부분을 노출시키기 위해 옥사이드 층에 개구를 형성하는 단계, 기판의 제2 표면 상에 투명 층을 증착하는 단계 ― 제2 표면은 제1 표면 반대편에 있음 ―, 투명 층 상에 구조 층을 증착하는 단계 ― 구조 층은 약 1.8 초과의 굴절률 및 약 0.001 미만의 흡광 계수(absorption coefficient)를 갖는 재료를 포함함 ―, 구조 층에 복수의 나노구조들을 형성하는 단계, 옥사이드 층의 개구로부터 투명 층으로 연장되는, 기판의 부분을 에칭하는 단계, 및 광학 디바이스를 형성하기 위해, 복수의 나노구조들이 상부에 배치된 투명 층의 부분을 기판으로부터 분리하는 단계를 포함한다.
[0009] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하며, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 주목되어야 한다.
[0010] 도 1은 일 실시예에 따른, 광학 디바이스를 형성하는 방법의 흐름도를 예시한다.
[0011] 도 2a - 도 2g는 도 1의 방법에 따라 형성된 광학 디바이스의 개략적인 단면도들을 예시한다.
[0012] 도 3은 다른 실시예에 따른, 광학 디바이스를 형성하는 방법의 흐름도를 예시한다.
[0013] 도 4a - 도 4f는 도 3의 방법에 따라 형성된 광학 디바이스의 개략적인 단면도들을 예시한다.
[0014] 도 5는 또 다른 실시예에 따른, 광학 디바이스를 형성하는 방법의 흐름도를 예시한다.
[0015] 도 6a - 도 6e는 도 5의 방법에 따라 형성된 광학 디바이스의 개략적인 단면도들을 예시한다.
[0016] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있음이 고려된다.
[0017] 본 개시내용의 실시예들은 일반적으로, 투명 기판들 상에 배치된 나노구조들을 포함하는 광학 디바이스들을 형성하는 방법들에 관한 것이다. 광학 디바이스를 형성하기 위한 베이스로서 기판이 제공된다. 투명 층이 기판의 제1 표면 상에 배치되고, 구조 층이 투명 표면 상에 배치된다. 제1 표면 반대편의, 기판의 제2 표면 상에 옥사이드 층이 배치되고, 기판의 제2 표면의 부분을 노출시키기 위해 옥사이드 층에 윈도우 또는 개구가 형성된다. 그런 다음, 복수의 나노구조들이 구조 층에 형성되고, 윈도우로부터 투명 층으로 연장되는, 기판의 부분이 제거된다. 그런 다음, 광학 디바이스를 형성하기 위해, 나노구조들이 상부에 배치된 투명 층의 부분이 기판으로부터 분리된다.
[0018] 도 1은 도 2a - 도 2g에 도시된 바와 같이 광학 디바이스(200)를 형성하는 방법(100)의 흐름도를 예시한다. 동작(110)에서, 도 2a에 도시된 바와 같이, 기판(202) 또는 웨이퍼가, 상부에 형성될 광학 디바이스 또는 나노디바이스에 대한 베이스로서 작용하도록 제공된다. 기판(202)은 실리콘을 포함할 수 있다.
[0019] 동작(120)에서, 도 2b에 도시된 바와 같이, 기판(202)의 제1 표면(214)(예컨대, 후면) 상에 옥사이드 층(204)이 증착되고, 기판(202)의 두께(224)에 걸쳐, 제1 표면(214)의 부분을 노출시키기 위해 옥사이드 층(204)에 개구(212) 또는 윈도우가 형성된다. 개구(212)는, 기판(202)의 제1 표면(214) 상에 옥사이드 층(204)을 증착하고, 옥사이드 층(204)의 부분을 에칭하여, 개구(212) 내의 기판(202)의 제1 표면(214)의 부분을 노출시킴으로써 형성될 수 있다. 옥사이드 층(204)은 임의의 적절한 방법 또는 프로세스를 사용하여 증착될 수 있고, 실리콘 디옥사이드와 같은 옥사이드를 함유하는 임의의 적절한 재료를 포함할 수 있다. 개구(212)는 제1 표면(214) 반대편의, 기판(202)의 제2 표면(216)(예컨대, 최상부 면) 상에 형성되는 나노디바이스 또는 광학 디바이스(200)(도 2g에 도시됨)와 정렬되도록 형성된다. 개구(212)의 폭(238)은 광학 디바이스(200)의 폭을 정의할 수 있다. 개구(212)를 형성하면서 제2 표면(216)을 보호하기 위해, 제1 표면(214) 상에 옥사이드 층(204)을 증착하기 전에, 나이트라이드 층과 같은 보호 층(미도시)이 제2 표면(216) 상에 증착될 수 있다. 그런 다음, 일단 개구(212)가 형성되면, 보호 층은 제거될 수 있다.
[0020] 동작(130)에서, 도 2c에 도시된 바와 같이, 기판(202)의 제2 표면(216) 상에 투명 층(206)이 증착된다. 일 실시예에서, 투명 층(206)은 옥사이드 재료, 이를테면, 실리콘 디옥사이드를 포함한다. 투명 층(206)은, 액체 재료 주입 주조 프로세스(liquid material pour casting process), 스핀-온 코팅 프로세스, 액체 스프레이 코팅 프로세스, 건식 분말 코팅 프로세스, 스크린 프린팅 프로세스, 닥터 블레이딩 프로세스, PVD(physical vapor deposition) 프로세스, CVD(chemical vapor deposition) 프로세스, PECVD(plasma-enhanced chemical vapor deposition) 프로세스, FCVD(flowable CVD) 프로세스, 또는 ALD(atomic layer deposition) 프로세스를 사용하여 제2 표면(216) 상에 증착될 수 있다.
[0021] 투명 층(206)의 재료는, 원하는 파장 또는 파장 범위, 이를테면, 적외선 영역의 하나 이상의 파장들의 적절한 양의 광을 UV 영역으로(즉, 약 700 nm 내지 약 2500 nm) 투과시키도록 선택될 수 있다. 제한 없이, 일부 실시예들에서, 투명 층(206)은, 투명 층(206)이 약 50%, 60%, 70%, 80%, 90%, 95%, 99% 이상을 광 스펙트럼의 UV 영역으로 투과시키도록 구성된다. 투명 층(206)이 원하는 파장 또는 파장 범위의 광을 적절히 투과시킬 수 있고, 광학 디바이스들에 대한 적절한 지지부로서의 역할을 할 수 있다면, 투명 층(206)은 임의의 적절한 재료로 형성될 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 투명 층(206)의 재료는 구조 층(208)의 굴절률(동작(140)에서 설명되고 도 2d에 도시됨)과 비교하여 비교적 낮은 굴절률을 갖는다. 투명 층(206)은, 비정질 유전체들, 결정질 유전체들, 실리콘 옥사이드, 폴리머들, 및 이들의 조합들을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 재료를 포함할 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 투명 층(206)은 0.001보다 더 작은 흡광 계수를 갖는다. 적절한 예들은 옥사이드, 설파이드, 포스파이드, 텔루라이드, 또는 이들의 조합들을 포함할 수 있다.
[0022] 동작(140)에서, 도 2d에 도시된 바와 같이, 구조 층(208)이 투명 층(206) 상에 증착된다. 구조 층(208)은 약 1.8 초과의 굴절률 및 약 0.001 미만의 흡광 계수를 갖는 임의의 적절한 재료를 포함할 수 있다. 구조 층(208)은, 티타늄 디옥사이드(TiO2), 갈륨 포스파이드(GaP), 갈륨 나이트라이드(GaN), 아연 옥사이드(ZnO), 주석 디옥사이드(SnO2), 알루미늄-도핑된 아연 옥사이드(AZO), 결정질 실리콘(c-Si), 실리콘 나이트라이드(Si3N4), 불소-도핑된 주석 옥사이드(FTO), 카드뮴 주석산염(주석 옥사이드)(CTO), 및 아연 주석산염(주석 옥사이드)(SnZnO3)로 이루어진 그룹으로부터 선택된 재료를 포함할 수 있다. 구조 층(208)은 액체 재료 주입 주조 프로세스, 스핀-온 코팅 프로세스, 액체 스프레이 코팅 프로세스, 건식 분말 코팅 프로세스, 스크린 프린팅 프로세스, 닥터 블레이딩 프로세스, PVD 프로세스, CVD 프로세스, PECVD 프로세스, FCVD 프로세스, 또는 ALD 프로세스를 사용하여 투명 층(206) 상에 증착될 수 있다.
[0023] 동작(150)에서, 도 2e에 도시된 바와 같이, 복수의 나노구조들(210)이 구조 층(208)에 형성된다. 나노구조들(210)은 구조 층(208)의 부분들(230)을 제거하기 위해 구조 층(208)을 패터닝함으로써 형성되며, 여기서 각각의 나노구조(210)는 구조 층(208)의 제거된 부분(230)만큼 근처의 나노구조(210)로부터 이격된다. 일 실시예에서, 나노구조들(210)은 나노임프린트 스탬프로 구조 층(208)을 스탬핑함으로써 형성된다. 다른 실시예에서, 나노구조들(210)은 리소그래피 프로세스 또는 에칭 프로세스, 이를테면, 건식 에칭 프로세스, 이온 주입, 이온 에칭, RIE(reactive ion etching), 지향성 RIE, 마이크로블라스팅, 워터젯 절단, 레이저 에칭, 및 선택적 습식 화학 에칭을 통해 형성된다.
[0024] 나노구조들(210) 중 하나 이상은 구조 층(208)의 두께(228)와 동일한 높이를 가질 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 나노구조들(210)은 동일한 치수들, 이를테면, 높이 및 폭을 가질 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 다른 실시예에서, 나노구조들(210) 중 적어도 하나는 추가적인 나노구조들(210)의 치수들과 적어도 하나의 상이한 치수, 이를테면, 높이 및 폭 중 하나를 가질 수 있다. 일 예에서, 나노구조들(210)의 치수들 각각은, 약 2000 nm 미만, 예컨대 약 500 nm 미만, 약 400 nm 미만, 약 200 nm 미만, 또는 심지어 약 40 nm 미만의 치수를 갖는다.
[0025] 4개의 나노구조들(210)이 예시되지만, 필요에 따라 임의의 수의 나노구조들(210)이 구조 층(208)에 형성될 수 있으며, 포함되는 나노구조들(210)의 수는 제한적인 것으로 의도되지 않는다. 나노구조들(210)이 형성된 후에, 구조 층(208)의 과잉 구조 재료(218)가 나노구조들(210)의 양측에 배치될 수 있다.
[0026] 동작(160)에서, 도 2f에 도시된 바와 같이, 기판(202)의 부분(220)은 개구(212)를 통해 제거되고, 부분(220)은 개구(212)로부터 투명 층(206)으로 연장된다. 부분(220)은 추가로, 개구(212)와 동일한 폭(238)을 갖는다. 기판(202)의 부분(220)은 건식 에칭 프로세스를 통해 제거될 수 있다. 기판(202)은 크세논 디플루오라이드를 포함하는 에천트를 사용하여 에칭될 수 있다. 기판(202)의 부분(220)을 제거하는 데 사용되는 에천트는 실리콘 디옥사이드와 비교하여 실리콘을 에칭하기 위한 높은 선택도(selectivity)를 가질 수 있어서, 실리콘 디옥사이드를 포함하는 투명 층(206)이 에칭 정지부(etch stop)로서 작용할 수 있게 한다. 따라서, 투명 층(206)이 에칭 프로세스를 위한 에칭 정지부로서 작용하기 때문에, 제거된 기판(202)의 부분(220)은 투명 층(206)까지 연장된다.
[0027] 동작(170)에서, 도 2g에 도시된 바와 같이, 광학 디바이스(200) 또는 나노디바이스가 기판(202)으로부터 분리된다. 광학 디바이스(200)는 추가로, 임의의 과잉 구조 재료(218)로부터 분리된다. 광학 디바이스(200)는, 이를테면, 블레이드 또는 레이저를 이용하여, 도 2f의 라인들(222)을 따라 절단함으로써 분리될 수 있다. 라인들(222)은 기판(202)의 제거된 부분(220) 및 개구(212)와 정렬된다. 다시 말해서, 라인들(222)은 개구(212)의 폭(238)과 동일한 거리만큼 서로 떨어져 배치된다. 따라서, 라인들(222) 사이에 배치된 나노구조들(210) 및 투명 층(206)의 부분은 광학 디바이스(200)를 형성한다. 결과적인 광학 디바이스(200)는 평평하고, 투명 층(206) 상에 배치된 복수의 나노구조들(210)을 포함하며, 나노구조들(210)은 높은 굴절률 및 낮은 흡광 계수를 갖는 재료로 구성된다.
[0028] 도 3은 도 4a - 도 4f에 도시된 바와 같이 광학 디바이스(400)를 형성하는 다른 방법(300)의 흐름도를 예시한다. 동작(310)에서, 도 4a에 도시된 바와 같이, 투명 층(406)이 상부에 배치된 기판(402) 또는 웨이퍼가, 상부에 형성될 나노디바이스에 대한 베이스로서 작용하도록 제공된다. 투명 층(406)이 상부에 배치된 기판(402)은 단일 유닛으로서 제조될 수 있다. 기판(402)은 실리콘을 포함할 수 있다. 투명 층(406)은 옥사이드 재료, 이를테면, 실리콘 디옥사이드를 포함할 수 있다. 투명 층(406)은 도 2a - 도 2g의 투명 층(206)일 수 있다.
[0029] 동작(320)에서, 도 4b에 도시된 바와 같이, 기판(402)의 제1 표면(414)(예컨대, 후면) 상에 옥사이드 층(404)이 증착되고, 기판(402)의 두께(424)에 걸쳐, 제1 표면(414)의 부분을 노출시키기 위해 옥사이드 층(404)에 개구(412) 또는 윈도우가 형성된다. 기판(402)의 제1 표면(414)은 투명 층(406) 반대편에 배치된다. 개구(412)는, 기판(402)의 제1 표면(414) 상에 옥사이드 층(404)을 증착하고, 옥사이드 층(404)의 부분을 에칭하여, 개구(412) 내의 기판(402)의 제1 표면(414)의 부분을 노출시킴으로써 형성될 수 있다. 옥사이드 층(404)은 임의의 적절한 방법 또는 프로세스를 사용하여 증착될 수 있고, 실리콘 디옥사이드와 같은 옥사이드를 함유하는 임의의 적절한 재료를 포함할 수 있다. 개구(412)는 기판(402)의 제2 표면(416) 상에 형성되는 나노디바이스 또는 광학 디바이스(400)(도 4f에 도시됨)와 정렬되도록 형성된다. 개구(412)의 폭(438)은 광학 디바이스(400)의 폭을 정의할 수 있다. 개구(412)를 형성하면서 제2 표면(416)을 보호하기 위해, 제1 표면(414) 상에 옥사이드 층(404)을 증착하기 전에, 나이트라이드 층과 같은 보호 층(미도시)이 제2 표면(416) 상에 증착될 수 있다. 그런 다음, 일단 개구(412)가 형성되면, 보호 층은 제거될 수 있다.
[0030] 동작(330)에서, 도 4c에 도시된 바와 같이, 구조 층(408)이 투명 층(406) 상에 증착된다. 구조 층(408)은 약 1.8 초과의 굴절률 및 약 0.001 미만의 흡광 계수를 갖는 임의의 적절한 재료로 구성될 수 있다. 구조 층(408)은, 티타늄 디옥사이드(TiO2), 갈륨 포스파이드(GaP), 갈륨 나이트라이드(GaN), 아연 옥사이드(ZnO), 주석 디옥사이드(SnO2), 알루미늄-도핑된 아연 옥사이드(AZO), 결정질 실리콘(Si), 실리콘 나이트라이드(Si3N4), 불소-도핑된 주석 옥사이드(FTO), 카드뮴 주석산염(주석 옥사이드)(CTO), 및 아연 주석산염(주석 옥사이드)(SnZnO3)로 이루어진 그룹으로부터 선택된 재료를 포함할 수 있다. 구조 층(408)은 액체 재료 주입 주조 프로세스, 스핀-온 코팅 프로세스, 액체 스프레이 코팅 프로세스, 건식 분말 코팅 프로세스, 스크린 프린팅 프로세스, 닥터 블레이딩 프로세스, PVD 프로세스, CVD 프로세스, PECVD 프로세스, FCVD 프로세스, 또는 ALD 프로세스를 사용하여 투명 층(406) 상에 증착될 수 있다.
[0031] 동작(340)에서, 도 4d에 도시된 바와 같이, 복수의 나노구조들(410)이 구조 층(408)에 형성된다. 나노구조들(410)은 구조 층(408)의 부분들(430)을 제거하기 위해 구조 층(408)을 패터닝함으로써 형성되며, 여기서 각각의 나노구조(410)는 구조 층(408)의 제거된 부분(430)만큼 근처의 나노구조(410)로부터 이격된다. 일 실시예에서, 나노구조들(410)은 나노임프린트 스탬프로 구조 층(408)을 스탬핑함으로써 형성된다. 다른 실시예에서, 나노구조들(410)은 리소그래피 프로세스 또는 에칭 프로세스, 이를테면, 건식 에칭 프로세스, 이온 주입, 이온 에칭, RIE, 지향성 RIE, 마이크로블라스팅, 워터젯 절단, 레이저 에칭, 및 선택적 습식 화학 에칭을 통해 형성된다.
[0032] 나노구조들(410) 중 하나 이상은 구조 층(408)의 두께(428)와 동일한 높이를 가질 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 나노구조들(410)은 동일한 치수들, 이를테면, 높이 및 폭을 가질 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 다른 실시예에서, 나노구조들(410) 중 적어도 하나는 추가적인 나노구조들(410)의 치수들과 적어도 하나의 상이한 치수, 이를테면, 높이 및 폭 중 하나를 가질 수 있다. 일 예에서, 나노구조들(410)의 치수들 각각은, 약 2000 nm 미만, 예컨대 약 500 nm 미만, 약 400 nm 미만, 약 200 nm 미만, 또는 심지어 약 40 nm 미만의 치수를 갖는다.
[0033] 4개의 나노구조들(410)이 예시되지만, 필요에 따라 임의의 수의 나노구조들(410)이 구조 층(408)에 형성될 수 있으며, 포함되는 나노구조들(410)의 수는 제한적인 것으로 의도되지 않는다. 나노구조들(410)이 형성된 후에, 구조 층(408)의 과잉 구조 재료(418)가 나노구조들(410)의 양측에 배치될 수 있다.
[0034] 동작(350)에서, 도 4e에 도시된 바와 같이, 기판(402)의 부분(420)이 개구(412)를 통해 제거되고, 부분(420)은 개구(412)로부터 투명 층(406)으로 연장된다. 부분(420)은 추가로, 개구(412)와 동일한 폭(438)을 갖는다. 기판(402)의 부분(420)은 건식 에칭 프로세스를 통해 제거될 수 있다. 기판(402)은 크세논 디플루오라이드를 포함하는 에천트를 사용하여 에칭될 수 있다. 기판(402)의 부분(420)을 제거하는 데 사용되는 에천트는 실리콘 디옥사이드와 비교하여 실리콘을 에칭하기 위한 높은 선택도를 가질 수 있어서, 실리콘 디옥사이드를 포함하는 투명 층(406)이 에칭 정지부로서 작용할 수 있게 한다. 따라서, 투명 층(406)이 에칭 프로세스를 위한 에칭 정지부로서 작용하기 때문에, 제거된 기판(402)의 부분(420)은 투명 층(406)까지 연장된다.
[0035] 동작(360)에서, 도 4f에 도시된 바와 같이, 광학 디바이스(400) 또는 나노디바이스가 기판(402)으로부터 분리된다. 광학 디바이스(400)는 추가로, 임의의 과잉 구조 재료(418)로부터 분리된다. 광학 디바이스(400)는, 이를테면, 블레이드 또는 레이저를 이용하여, 도 4e의 라인들(422)을 따라 절단함으로써 분리될 수 있다. 라인들(422)은 기판(402)의 제거된 부분(420) 및 개구(412)와 정렬된다. 다시 말해서, 라인들(422)은 개구(412)의 폭(438)과 동일한 거리만큼 서로 떨어져 배치된다. 따라서, 라인들(422) 사이에 배치된 나노구조들(410) 및 투명 층(406)의 부분은 광학 디바이스(400)를 형성한다. 결과적인 광학 디바이스(400)는 평평하고, 투명 층(406) 상에 배치된 복수의 나노구조들(410)을 포함하며, 나노구조들(410)은 높은 굴절률 및 낮은 흡광 계수를 갖는 재료로 구성된다.
[0036] 도 5는 도 6a - 도 6e에 도시된 바와 같이 광학 디바이스(600)를 형성하는 또 다른 방법(500)의 흐름도를 예시한다. 동작(510)에서, 도 6a에 도시된 바와 같이, 실리콘 온 인슐레이터(SOI; silicon on insulator) 기판(650)이, 상부에 형성될 나노디바이스에 대한 베이스로서 작용하도록 제공된다. SOI 기판(650)은 실리콘 함유 기판(602) 또는 웨이퍼, 실리콘 함유 기판(602)의 제1 표면(616) 상에 배치된 투명 층(606), 및 투명 층(606) 상에 배치된 실리콘 함유 층(632)을 포함한다. SOI 기판(650)은 단일 유닛으로서 제조될 수 있다. 투명 층(606)은 옥사이드 재료, 이를테면, 실리콘 디옥사이드를 포함할 수 있다. 투명 층(606)은 도 2a - 도 2g의 투명 층(206)일 수 있다. 실리콘 함유 층(632)은 결정질 실리콘, 실리콘 나이트라이드(Si3N4), 또는 비정질 실리콘(a-Si)을 포함할 수 있다.
[0037] 동작(520)에서, 도 6b에 도시된 바와 같이, 실리콘 함유 기판(602)의 제2 표면(614)(예컨대, 후면) 상에 옥사이드 층(604)이 증착되고, 제2 표면(614)을 노출시키기 위해 옥사이드 층(604)에 개구(612) 또는 윈도우가 형성된다. 실리콘 함유 기판(602)의 제2 표면(614)은 제1 표면(616) 반대편에 있다. 개구(612)는, 실리콘 함유 기판(602)의 제2 표면(614) 상에 옥사이드 층(604)을 증착하고, 옥사이드 층(604)의 부분을 에칭하여, 개구(612) 내의 실리콘 함유 기판(602)의 제2 표면(614)의 부분을 노출시킴으로써 형성될 수 있다. 옥사이드 층(604)은 임의의 적절한 방법 또는 프로세스를 사용하여 증착될 수 있고, 실리콘 디옥사이드와 같은 옥사이드를 함유하는 임의의 적절한 재료를 포함할 수 있다. 개구(612)는 기판(602)의 제1 표면(616) 상에 형성되는 나노디바이스 또는 광학 디바이스(600)(도 6e에 도시됨)와 정렬되도록 형성된다. 개구(612)의 폭(638)은 광학 디바이스(600)의 폭을 정의할 수 있다. 개구(612)를 형성하면서 제1 표면(616)을 보호하기 위해, 제2 표면(614) 상에 옥사이드 층(604)을 증착하기 전에, 나이트라이드 층과 같은 보호 층(미도시)이 제1 표면(616) 상에 증착될 수 있다. 그런 다음, 일단 개구(612)가 형성되면, 보호 층은 제거될 수 있다.
[0038] 동작(530)에서, 도 6c에 도시된 바와 같이, 복수의 나노구조들(610)이 실리콘 함유 층(632)에 형성된다. 나노구조들(610)은 실리콘 함유 층(632)의 부분들(630)을 제거하기 위해 실리콘 함유 층(632)을 패터닝함으로써 형성되며, 여기서 각각의 나노구조(610)는 실리콘 함유 층(632)의 제거된 부분(630)만큼 근처의 나노구조(610)로부터 이격된다. 일 실시예에서, 나노구조들(610)은 나노임프린트 스탬프로 실리콘 함유 층(632)을 스탬핑함으로써 형성된다. 다른 실시예에서, 나노구조들(610)은 리소그래피 프로세스 또는 에칭 프로세스, 이를테면, 건식 에칭 프로세스, 이온 주입, 이온 에칭, RIE, 지향성 RIE, 마이크로블라스팅, 워터젯 절단, 레이저 에칭, 및 선택적 습식 화학 에칭을 통해 형성된다. 일부 실시예들에서, 실리콘 또는 실리콘 함유 재료로 형성된 나노구조들은, 이를테면, 근적외선 디바이스들에 대해 또는 적색 및 그 초과의 파장들(즉, 약 850 nm 내지 약 940 nm)에 대해 바람직할 수 있다.
[0039] 나노구조들(610) 중 하나 이상은 실리콘 함유 층(632)의 두께(628)와 동일한 높이를 가질 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 나노구조들(610)은 동일한 치수들, 이를테면, 높이 및 폭을 가질 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 다른 실시예에서, 나노구조들(610) 중 적어도 하나는 추가적인 나노구조들(610)의 치수들과 적어도 하나의 상이한 치수, 이를테면, 높이 및 폭 중 하나를 가질 수 있다. 일 예에서, 나노구조들(610)의 치수들 각각은, 약 2000 nm 미만, 예컨대 약 500 nm 미만, 약 400 nm 미만, 약 200 nm 미만, 또는 심지어 약 40 nm 미만의 치수를 갖는다.
[0040] 4개의 나노구조들(610)이 예시되지만, 필요에 따라 임의의 수의 나노구조들(610)이 실리콘 함유 층(632)에 형성될 수 있으며, 포함되는 나노구조들(610)의 수는 제한적인 것으로 의도되지 않는다. 나노구조들(610)이 형성된 후에, 실리콘 함유 층(632)의 과잉 재료(634)가 나노구조들(610)의 양측에 배치될 수 있다.
[0041] 동작(540)에서, 도 6d에 도시된 바와 같이, 실리콘 함유 기판(602)의 부분(620)은 개구(612)를 통해 제거되고, 부분(620)은 기판(602)의 두께(624)에 걸쳐 있도록 개구(612)로부터 투명 층(606)으로 연장된다. 부분(620)은 추가로, 개구(612)와 동일한 폭(638)을 갖는다. 실리콘 함유 기판(602)의 부분(620)은 건식 에칭 프로세스를 통해 제거될 수 있다. 실리콘 함유 기판(602)은 크세논 디플루오라이드를 포함하는 에천트를 사용하여 에칭될 수 있다. 실리콘 함유 기판(602)의 부분(620)을 제거하는 데 사용되는 에천트는 실리콘 디옥사이드와 비교하여 실리콘을 에칭하기 위한 높은 선택도를 가질 수 있어서, 실리콘 디옥사이드를 포함하는 투명 층(606)이 에칭 정지부로서 작용할 수 있게 한다. 따라서, 투명 층(606)이 에칭 프로세스를 위한 에칭 정지부로서 작용하기 때문에, 제거된 실리콘 함유 기판(602)의 부분(620)은 투명 층(606)까지 연장된다.
[0042] 동작(550)에서, 도 6e에 도시된 바와 같이, 광학 디바이스(600) 또는 나노디바이스가 실리콘 함유 기판(602)으로부터 분리된다. 광학 디바이스(600)는 추가로, 임의의 과잉 재료(634)로부터 분리된다. 광학 디바이스(600)는, 이를테면, 블레이드 또는 레이저를 이용하여, 도 6d의 라인들(622)을 따라 절단함으로써 분리될 수 있다. 라인들(622)은 기판(602)의 제거된 부분(620) 및 개구(612)와 정렬된다. 다시 말해서, 라인들(622)은 개구(612)의 폭(638)과 동일한 거리만큼 서로 떨어져 배치된다. 따라서, 라인들(622) 사이에 배치된 나노구조들(610) 및 투명 층(606)의 부분은 광학 디바이스(600)를 형성한다. 결과적인 광학 디바이스(600)는 평평하고, 투명 층(606) 상에 배치된 복수의 나노구조들(610)을 포함한다.
[0043] 위에서 설명된 방법들은 나노구조들이 단지 투명 기판뿐만 아니라 베이스 기판 상에 배치된 투명 층 상에 형성될 수 있게 한다. 그런 다음, 베이스 기판은 투명 층 상에 배치된 복수의 나노구조들을 포함하는 광학 디바이스를 형성하기 위해 제거된다. 투명 기판들 또는 층들을 프로세싱하는 것이 비용이 많이 들 뿐만 아니라 어려울 수 있기 때문에, 위에서 설명된 방법들은 광학 디바이스들이 간단하고 비용 효율적인 방식으로 형성될 수 있게 한다. 또한, 위에서 설명된 방법들은 투명 층 상에 배치된, 높은 굴절률 및 낮은 흡광 계수를 갖는 재료로 구성된 나노구조들을 포함하는 가시 파장들 및 근적외선 파장들의 평평한 광학 디바이스들을 형성한다.
[0044] 전술한 바가 본 개시내용의 예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 예들이, 본 개시내용의 기본적인 범위를 벗어나지 않으면서 안출될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (20)

  1. 광학 디바이스를 형성하는 방법으로서,
    기판의 제1 표면 상에 에칭 마스크 층을 증착하는 단계;
    상기 기판의 제1 표면의 부분을 노출시키기 위해 상기 에칭 마스크 층에 개구를 형성하는 단계;
    투명 층 상에 구조 층을 증착하는 단계 ― 상기 투명 층은 상기 제1 표면 반대편의, 상기 기판의 제2 표면 상에 배치됨 ―;
    상기 에칭 마스크 층의 개구 반대편에서, 상기 구조 층에 복수의 나노구조들을 형성하는 단계;
    상기 에칭 마스크 층의 개구로부터 상기 투명 층으로 연장되는, 상기 기판의 부분을 에칭하는 단계; 및
    광학 디바이스를 형성하기 위해, 상기 복수의 나노구조들이 상부에 배치된 상기 투명 층의 부분을 상기 기판으로부터 분리하는 단계를 포함하며,
    상기 투명 층의 분리된 부분은 상기 에칭 마스크 층의 개구와 정렬되는,
    광학 디바이스를 형성하는 방법.
  2. 제1 항에 있어서,
    상기 투명 층은 상기 구조 층을 증착하기 전에 상기 기판의 제2 표면 상에 증착되는,
    광학 디바이스를 형성하는 방법.
  3. 제1 항에 있어서,
    상기 에칭 마스크 층을 증착하기 전에, 상기 투명 층이 상기 제2 표면 상에 배치된 상기 기판을 베이스로서 제공하는 단계를 더 포함하는,
    광학 디바이스를 형성하는 방법.
  4. 제1 항에 있어서,
    상기 구조 층은 1.8 초과의 굴절률 및 0.001 미만의 흡광 계수(absorption coefficient)를 갖는 재료를 포함하는,
    광학 디바이스를 형성하는 방법.
  5. 제1 항에 있어서,
    상기 구조 층은, 티타늄 디옥사이드, 갈륨 포스파이드, 갈륨 나이트라이드, 아연 옥사이드, 주석 디옥사이드, 알루미늄-도핑된 아연 옥사이드, 결정질 실리콘, 및 실리콘 나이트라이드로 이루어진 그룹으로부터 선택된 재료를 포함하는,
    광학 디바이스를 형성하는 방법.
  6. 제1 항에 있어서,
    상기 기판은 실리콘을 포함하는,
    광학 디바이스를 형성하는 방법.
  7. 제1 항에 있어서,
    상기 에칭 마스크 층의 개구로부터 상기 투명 층으로 연장되는, 상기 기판의 부분은 크세논 디플루오라이드를 포함하는 에천트를 사용하여 에칭되는,
    광학 디바이스를 형성하는 방법.
  8. 제1 항에 있어서,
    상기 기판은 실리콘을 포함하고, 상기 투명 층은 실리콘 디옥사이드를 포함하고, 그리고 상기 에칭 마스크 층의 개구로부터 상기 투명 층으로 연장되는, 상기 기판의 부분은 실리콘 디옥사이드와 비교하여 실리콘을 에칭하기 위한 높은 선택도(selectivity)를 갖는 에천트를 사용하여 에칭되는,
    광학 디바이스를 형성하는 방법.
  9. 광학 디바이스를 형성하는 방법으로서,
    실리콘 온 인슐레이터(silicon on insulator) 기판을 베이스로서 제공하는 단계 ― 상기 실리콘 온 인슐레이터 기판은 실리콘 함유 기판, 상기 실리콘 함유 기판의 제1 표면 상에 배치된 투명 층, 및 상기 투명 층 상에 배치된 실리콘 함유 층을 포함함 ―;
    상기 제1 표면 반대편의, 상기 실리콘 함유 기판의 제2 표면 상에 옥사이드 층을 증착하는 단계;
    상기 실리콘 함유 기판의 제2 표면의 부분을 노출시키기 위해 상기 옥사이드 층에 개구를 형성하는 단계;
    상기 옥사이드 층의 개구 반대편에서, 상기 실리콘 함유 층에 복수의 나노구조들을 형성하는 단계;
    상기 옥사이드 층의 개구로부터 상기 투명 층으로 연장되는, 상기 실리콘 함유 기판의 부분을 에칭하는 단계; 및
    광학 디바이스를 형성하기 위해, 상기 복수의 나노구조들이 상부에 배치된 상기 투명 층의 부분을 상기 실리콘 함유 기판으로부터 분리하는 단계 ― 상기 투명 층의 분리된 부분은 상기 옥사이드 층의 개구와 정렬됨 ―를 포함하는,
    광학 디바이스를 형성하는 방법.
  10. 제9 항에 있어서,
    상기 투명 층은 옥사이드 재료를 포함하는,
    광학 디바이스를 형성하는 방법.
  11. 제9 항에 있어서,
    상기 실리콘 함유 기판은 실리콘을 포함하고, 상기 투명 층은 실리콘 디옥사이드를 포함하고, 그리고 상기 옥사이드 층의 개구로부터 상기 투명 층으로 연장되는, 상기 실리콘 함유 기판의 부분은 실리콘 디옥사이드와 비교하여 실리콘을 에칭하기 위한 높은 선택도를 갖는 에천트를 사용하여 에칭되는,
    광학 디바이스를 형성하는 방법.
  12. 제9 항에 있어서,
    상기 복수의 나노구조들은 나노임프린트 스탬프 또는 리소그래피 프로세스를 사용하여 형성되는,
    광학 디바이스를 형성하는 방법.
  13. 광학 디바이스를 형성하는 방법으로서,
    기판을 베이스로서 제공하는 단계 ― 상기 기판은 실리콘을 포함함 ―;
    상기 기판의 제1 표면 상에 옥사이드 층을 증착하는 단계;
    상기 기판의 제1 표면의 부분을 노출시키기 위해 상기 옥사이드 층에 개구를 형성하는 단계;
    상기 기판의 제2 표면 상에 투명 층을 증착하는 단계 ― 상기 제2 표면은 상기 제1 표면 반대편에 있음 ―;
    상기 투명 층 상에 구조 층을 증착하는 단계 ― 상기 구조 층은 1.8 초과의 굴절률 및 0.001 미만의 흡광 계수를 갖는 재료를 포함함 ―;
    상기 옥사이드 층의 개구 반대편에서, 상기 구조 층에 복수의 나노구조들을 형성하는 단계;
    상기 옥사이드 층의 개구로부터 상기 투명 층으로 연장되는, 상기 기판의 부분을 에칭하는 단계; 및
    광학 디바이스를 형성하기 위해, 상기 복수의 나노구조들이 상부에 배치된 상기 투명 층의 부분을 상기 기판으로부터 분리하는 단계를 포함하며,
    상기 투명 층의 분리된 부분은 상기 옥사이드 층의 개구와 정렬되는,
    광학 디바이스를 형성하는 방법.
  14. 제13 항에 있어서,
    상기 구조 층은, 티타늄 디옥사이드, 갈륨 포스파이드, 갈륨 나이트라이드, 아연 옥사이드, 주석 디옥사이드, 알루미늄-도핑된 아연 옥사이드, 결정질 실리콘, 및 실리콘 나이트라이드로 이루어진 그룹으로부터 선택된 재료를 포함하는,
    광학 디바이스를 형성하는 방법.
  15. 제13 항에 있어서,
    상기 투명 층은 옥사이드 재료를 포함하는,
    광학 디바이스를 형성하는 방법.
  16. 제1 항에 있어서,
    상기 복수의 나노구조들은 나노임프린트 스탬프 또는 리소그래피 프로세스를 사용하여 형성되는,
    광학 디바이스를 형성하는 방법.
  17. 제1 항에 있어서,
    상기 투명 층은 옥사이드 재료를 포함하는,
    광학 디바이스를 형성하는 방법.
  18. 제9 항에 있어서,
    상기 옥사이드 층의 개구로부터 상기 투명 층으로 연장되는, 상기 실리콘 함유 기판의 부분은 크세논 디플루오라이드를 포함하는 에천트를 사용하여 에칭되는,
    광학 디바이스를 형성하는 방법.
  19. 제9 항에 있어서,
    상기 실리콘 함유 층은, 결정질 실리콘, 실리콘 나이트라이드, 및 비정질 실리콘으로 이루어진 그룹으로부터 선택되는,
    광학 디바이스를 형성하는 방법.
  20. 제13 항에 있어서,
    상기 옥사이드 층의 개구로부터 상기 투명 층으로 연장되는, 상기 기판의 부분은 크세논 디플루오라이드를 포함하는 에천트를 사용하여 에칭되는,
    광학 디바이스를 형성하는 방법.
KR1020217038422A 2019-04-26 2020-02-24 웨이퍼들로부터 투명 기판들로의 나노구조들의 전달 KR102660013B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN201941016730 2019-04-26
IN201941016730 2019-04-26
US16/452,136 2019-06-25
US16/452,136 US11001535B2 (en) 2019-04-26 2019-06-25 Transferring nanostructures from wafers to transparent substrates
PCT/US2020/019500 WO2020219155A1 (en) 2019-04-26 2020-02-24 Transferring nanostructures from wafers to transparent substrates

Publications (2)

Publication Number Publication Date
KR20210147103A KR20210147103A (ko) 2021-12-06
KR102660013B1 true KR102660013B1 (ko) 2024-04-22

Family

ID=72921464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217038422A KR102660013B1 (ko) 2019-04-26 2020-02-24 웨이퍼들로부터 투명 기판들로의 나노구조들의 전달

Country Status (7)

Country Link
US (1) US11001535B2 (ko)
EP (1) EP3959547A4 (ko)
JP (1) JP7305793B2 (ko)
KR (1) KR102660013B1 (ko)
CN (1) CN113728250B (ko)
TW (1) TWI831931B (ko)
WO (1) WO2020219155A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105252A (ja) 2007-10-24 2009-05-14 Cheil Industries Inc 微細パターンの製造方法および光学素子
KR101878600B1 (ko) 2017-04-10 2018-07-13 광주과학기술원 광학 바이오센서를 위한 주기적 금속 나노 패턴의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599761B2 (en) 2001-07-26 2003-07-29 Hewlett-Packard Development Company Monitoring and test structures for silicon etching
US7734127B2 (en) 2007-03-26 2010-06-08 Trex Enterprises Corp. Optical switch module
US20070160321A1 (en) * 2005-12-01 2007-07-12 The Regents Of The University Of California Monolithic mems-based wavelength-selective switches and cross connects
US8049292B2 (en) * 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI403457B (zh) 2008-05-28 2013-08-01 Univ Nat Taiwan One - dimensional micro - nanometer structure transplantation method
KR101042333B1 (ko) 2008-12-01 2011-06-17 포항공과대학교 산학협력단 광원용 구조물의 제조방법과 이를 이용한 광원의 제조방법
CN101944477B (zh) * 2009-07-03 2012-06-20 清华大学 柔性半导体器件的制造方法
US8318528B2 (en) 2009-07-20 2012-11-27 Empire Technology Development Llc Solar array of transparent nanoantennas
CN103928295B (zh) * 2013-01-16 2016-12-28 中国科学院上海微系统与信息技术研究所 一种将石墨烯转移到柔性衬底的方法
CN103086320B (zh) * 2013-01-21 2015-08-05 西北工业大学 一种柔性壁面热线微传感器的新型制作方法
US11103167B2 (en) 2017-02-10 2021-08-31 Yen-Chun Yeh Systems and methods for self-emission glucose monitoring using a guided-mode resonance filter array
CN107278040B (zh) * 2017-07-07 2019-05-07 山东科技大学 一种在可延展柔性基底上制造电路的方法
CN107390311A (zh) 2017-07-11 2017-11-24 中国计量大学 一种多重周期的光子晶体纳米裂缝表面等离子体共振光栅
US10712475B2 (en) 2017-08-16 2020-07-14 Lumentum Operations Llc Multi-layer thin film stack for diffractive optical elements
WO2019043570A1 (en) 2017-08-30 2019-03-07 Ecole Polytechnique Federale De Lausanne (Epfl) MONOCRYSTALIN DIAMOND DIFFRACTION OPTICAL ELEMENTS AND METHOD FOR MANUFACTURING SAME
CN108646329A (zh) 2018-03-29 2018-10-12 安徽工程大学 X射线自支撑闪耀透射光栅的制备方法
CN108553089B (zh) * 2018-05-14 2021-05-11 武汉华威科智能技术有限公司 一种基于牺牲层工艺的表皮传感器制备方法及制备的产品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105252A (ja) 2007-10-24 2009-05-14 Cheil Industries Inc 微細パターンの製造方法および光学素子
KR101878600B1 (ko) 2017-04-10 2018-07-13 광주과학기술원 광학 바이오센서를 위한 주기적 금속 나노 패턴의 제조 방법

Also Published As

Publication number Publication date
EP3959547A1 (en) 2022-03-02
EP3959547A4 (en) 2023-01-18
CN113728250A (zh) 2021-11-30
US11001535B2 (en) 2021-05-11
JP2022530865A (ja) 2022-07-04
JP7305793B2 (ja) 2023-07-10
KR20210147103A (ko) 2021-12-06
TW202106608A (zh) 2021-02-16
WO2020219155A1 (en) 2020-10-29
CN113728250B (zh) 2023-06-06
TWI831931B (zh) 2024-02-11
US20200339484A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
TWI501043B (zh) 在基板上形成圖案的方法
KR20090009812A (ko) 기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자
US11614685B2 (en) Patterning of multi-depth optical devices
US20050285131A1 (en) Lids for wafer-scale optoelectronic packages
US20220365248A1 (en) Fabrication of nano-patterned surfaces for application in optical and related devices
KR102660013B1 (ko) 웨이퍼들로부터 투명 기판들로의 나노구조들의 전달
EP3041784B1 (en) Method of forming deposited patterns on a surface
US20180188647A1 (en) Methods of forming photonic device structures and electronic devices
CN105161409B (zh) U形栅极的形成方法
US20200386926A1 (en) Photoresist loading solutions for flat optics fabrication
US20200386911A1 (en) Apertures for flat optical devices
CN116169023A (zh) 台阶金属结构及硅光子器件结构的制备方法
CN111252730A (zh) 一种非对称半导体结构的制备方法
US20190067023A1 (en) Utilizing multiple layers to increase spatial frequency
KR20050045879A (ko) 마이크로 렌즈의 제조 방법, 고체 촬상 소자의 제조 방법및 고체 촬상 소자
KR101226516B1 (ko) 나노구조체를 형성하는 방법
CN106415328B (zh) 用于在透明衬底中制造纳米结构的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant