KR102642166B1 - 실장 장치 - Google Patents

실장 장치 Download PDF

Info

Publication number
KR102642166B1
KR102642166B1 KR1020217033331A KR20217033331A KR102642166B1 KR 102642166 B1 KR102642166 B1 KR 102642166B1 KR 1020217033331 A KR1020217033331 A KR 1020217033331A KR 20217033331 A KR20217033331 A KR 20217033331A KR 102642166 B1 KR102642166 B1 KR 102642166B1
Authority
KR
South Korea
Prior art keywords
bonding
wafer
substrate wafer
bonding station
stations
Prior art date
Application number
KR1020217033331A
Other languages
English (en)
Other versions
KR20210138070A (ko
Inventor
히지리 하야시
테츠야 우타노
코헤이 세야마
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20210138070A publication Critical patent/KR20210138070A/ko
Application granted granted Critical
Publication of KR102642166B1 publication Critical patent/KR102642166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Abstract

실장 장치는, 각각이 기판 웨이퍼(100)에 반도체 칩(102)을 본딩하는 본딩 장치(16)와, 상기 본딩 장치(16)에 반도체 칩(102)을 공급하는 칩 공급 장치(18)를 가지는 복수의 본딩 스테이션(14)과, 상기 복수의 본딩 스테이션(14) 각각에 대하여 상기 기판 웨이퍼(100)를 공급 및 상기 복수의 본딩 스테이션(14) 각각으로부터 상기 기판 웨이퍼(100)를 회수하기 위해, 상기 기판 웨이퍼(100)를 반송하는 단일의 웨이퍼 반송 장치(12)를 갖춘다.

Description

실장 장치
본 명세서에서는 기판 웨이퍼에 반도체 칩을 본딩하여 실장하는 실장 장치를 개시한다.
종래부터, 기판 상에 반도체 칩을 본딩하여 반도체 장치를 제조하는 실장 장치가 알려져 있다. 최근, 기판으로서 웨이퍼를 사용한 칩 온 웨이퍼 방식의 반도체 장치가 제안되어 있다. 칩 온 웨이퍼 방식의 반도체 장치를 제조하는 실장 장치에는, 웨이퍼에 반도체 칩을 본딩하는 본딩 장치와, 기판으로서 기능하는 웨이퍼(이하 「기판 웨이퍼」라고 한다)를 본딩 장치에 공급 및 본딩 장치로부터 회수하는 웨이퍼 반송 장치가 설치되어 있다. 웨이퍼 반송 장치는, 기판 웨이퍼의 표면에 접촉하지 않고, 웨이퍼를 반송하기 위한 반송 로보트나, 기판 웨이퍼의 회전 각도를 수정하는 프리 얼라이너 등이 설치되어 있다. 그리고, 웨이퍼 반송 장치는, 로드 포트로부터 기판 웨이퍼를 취출한 후, 당해 기판 웨이퍼의 회전 각도를 수정한 다음, 당해 기판 웨이퍼를 본딩 장치에 공급한다. 본딩 장치에 있어서, 본딩 처리가 완료되면, 웨이퍼 반송 장치는, 본딩 장치로부터 처리 완료의 기판 웨이퍼를 회수하고, 필요에 따라 검사 등을 행한 다음, 당해 기판 웨이퍼를 로드 포트로 반송한다.
여기서, 반도체 장치의 생산 능력 향상을 위해, 상기 서술한 실장 장치를 복수 설치하는 것이 제안되어 있다. 복수의 실장 장치를 병렬로 가동시킴으로써, 생산 능력을 향상시킬 수 있다. 실장 장치를 복수 설치한 경우, 당연히 본딩 장치나 칩 공급 장치 뿐만아니라 웨이퍼 반송 장치도 복수 설치하게 된다. 그러나, 통상적으로 기판 웨이퍼의 반송이나 검사에 필요로 하는 시간은, 본딩 처리에 필요로 하는 시간에 비해 대폭 짧다. 그 때문에 웨이퍼 반송 장치는, 본딩 장치에 비해 가동하고 있지 않은 대기 시간이 많아 낭비가 많았다. 이러한 웨이퍼 반송 장치를 복수 설치하는 것은 스페이스나 비용의 낭비였다.
그래서, 본 명세서에서는, 칩 온 웨이퍼 방식의 반도체 장치의 생산 능력을 향상시키면서도, 스페이스나 비용의 증가를 억제할 수 있는 실장 장치를 개시한다.
본 명세서에서 개시하는 실장 장치는, 복수의 본딩 스테이션으로서, 각각이 기판 웨이퍼에 반도체 칩을 본딩하는 본딩 장치와, 상기 본딩 장치에 반도체 칩을 공급하는 칩 공급 장치를 가지는 복수의 본딩 스테이션과, 상기 복수의 본딩 스테이션 각각에 대하여 상기 기판 웨이퍼를 공급 및 상기 복수의 본딩 스테이션 각각으로부터 상기 기판 웨이퍼를 회수하기 위해, 상기 기판 웨이퍼를 반송하는 단일의 웨이퍼 반송 장치를 갖추는 것을 특징으로 한다.
이러한 구성으로 함으로써, 하나의 웨이퍼 반송 장치를 복수의 본딩 스테이션에서 공용할 수 있기 때문에, 생산 능력을 향상시키면서도, 스페이스나 비용의 증가를 억제할 수 있다.
또 상기 복수의 본딩 스테이션 각각의 상기 본딩 장치는, 상기 웨이퍼 반송 장치에 인접하여 배치되고, 상기 복수의 본딩 스테이션 각각의 상기 칩 공급 장치는, 상기 본딩 장치를 사이에 끼우고 상기 웨이퍼 반송 장치의 반대측에 배치되어 있어도 된다.
이러한 구성으로 함으로써, 칩 공급 장치를 횡단하지 않고, 기판 웨이퍼를 공급·회수할 수 있다.
또 상기 웨이퍼 반송 장치 및 상기 복수의 본딩 스테이션은, 서로 협동하여 하나의 챔버를 형성하고 있어, 상기 웨이퍼 반송 장치는, 상기 기판 웨이퍼를, 상기 챔버의 외부에 노출시키지 않고, 하나의 본딩 스테이션으로부터 다른 본딩 스테이션으로 반송 가능해도 된다.
이러한 구성으로 함으로써, 기판 웨이퍼의 오염을 방지하면서, 또 기판 웨이퍼를 반송용의 용기에 수용하지 않고, 복수의 본딩 스테이션간에서 간이하게 이동시킬 수 있다.
또 상기 복수의 본딩 스테이션은, 제1 본딩 스테이션과, 상기 웨이퍼 반송 장치를 사이에 끼우고 제1 본딩 스테이션의 반대측에 배치되는 제2 본딩 스테이션을 포함하고, 상기 제1 본딩 스테이션, 상기 웨이퍼 반송 장치 및 상기 제2 본딩 스테이션은 일렬로 늘어서서 배치되어 있어도 된다.
이러한 구성으로 함으로써, 데드 스페이스를 적게 할 수 있기 때문에, 스페이스를 보다 유효 활용할 수 있다.
또 실장 장치는, 또한 처리 완료의 기판 웨이퍼를 검사하는 단일의 상기 검사 장치를 갖추고, 상기 복수의 본딩 스테이션이 상기 단일의 검사 장치를 공용해도 된다.
이러한 구성으로 함으로써, 검사 장치의 설치에 필요로 하는 비용이나 스페이스의 증가를 방지할 수 있다.
또 상기 웨이퍼 반송 장치는, 상기 기판 웨이퍼를 반송하는 단일의 반송 로보트와, 상기 기판 웨이퍼의 회전 각도를 수정하는 단일의 프리 얼라이너를 갖추고 있고, 단일의 상기 반송 로보트 및 단일의 상기 프리 얼라이너가, 복수의 본딩 스테이션에서 공용되어도 된다.
또 상기 웨이퍼 반송 장치는, 2개의 상기 기판 웨이퍼를 동시에 유지 가능한 반송 로보트를 가지고 있어, 상기 반송 로보트는, 하나의 본딩 스테이션에 있어서, 처리 완료의 기판 웨이퍼를 회수한 후, 이동하지 않고, 그 자리에서 새로운 기판 웨이퍼를 공급할 수 있어도 된다.
이러한 구성으로 함으로써, 기판 웨이퍼의 공급·회수에 필요로 하는 시간을 보다 단축시킬 수 있다.
또 상기 복수의 본딩 스테이션은, 제1 본딩 스테이션과 제2 본딩 스테이션을 포함하고, 상기 웨이퍼 반송 장치는, 상기 제1 본딩 스테이션으로부터 회수된 처리 완료의 상기 기판 웨이퍼를 상기 제2 본딩 스테이션에 공급해도 된다.
이러한 구성으로 함으로써, 하나의 기판 웨이퍼에, 상이한 2종류의 본딩 처리를 시리얼하게 시행할 수 있다.
이 경우, 상기 제1 본딩 스테이션에서는, 상기 기판 웨이퍼에 대하여 상기 반도체 칩을 가압착하는 가압착 처리가 실행되고, 상기 제2 본딩 스테이션에서는, 상기 가압착된 반도체 칩을 본압착하는 본압착 처리가 실행되어도 된다. 또 상기 제1 본딩 스테이션에서는, 상기 기판 웨이퍼에 대하여 제1 반도체 칩을 본딩하는 처리가 실행되고, 상기 제2 본딩 스테이션에서는, 상기 제1 반도체 칩 위에, 당해 제1 반도체 칩과는 상이한 제2 반도체 칩을 본딩하는 처리가 실행되어도 된다.
본 명세서에서 개시하는 실장 장치에 의하면, 하나의 웨이퍼 반송 장치를 복수의 본딩 스테이션에서 공용할 수 있기 때문에, 생산 능력을 향상시키면서도, 스페이스나 비용의 증가를 억제할 수 있다.
도 1은 실장 장치의 개략 평면도이다.
도 2는 웨이퍼 반송 장치의 구성을 나타내는 개략 단면도이다.
도 3은 반송 로보트의 개략 사시도이다.
도 4는 실장 장치의 다른 레이아웃예를 나타내는 도면이다.
도 5는 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 6은 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 7은 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 8은 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 9는 실장 장치의 다른 레이아웃예를 나타내는 도면이다.
도 10은 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 11은 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 12는 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 13은 제1 본딩 스테이션에서의 본딩의 모습을 나타내는 도면이다.
도 14는 제2 본딩 스테이션에서의 본딩의 모습을 나타내는 도면이다.
도 15는 제1 본딩 스테이션에서의 본딩의 모습을 나타내는 도면이다.
도 16은 제2 본딩 스테이션에서의 본딩의 모습을 나타내는 도면이다.
도 17은 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 18은 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 19는 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
도 20은 다른 예의 반송 로보트의 개략 사시도이다.
도 21은 실장 장치의 동작 타이밍의 일례를 나타내는 도면이다.
이하, 실장 장치(10)의 구성에 대해서 도면을 참조하여 설명한다. 도 1은 실장 장치(10)의 개략 평면도이다. 또 도 2는 웨이퍼 반송 장치(12)의 구성을 나타내는 개략 단면도이며, 도 3은 반송 로보트(28)의 개략 사시도이다.
이 실장 장치(10)는 기판 웨이퍼(100)에 반도체 칩(102)을 실장한 반도체 장치, 소위 「COW」 (Chip On Wafer) 방식의 반도체 장치를 제조한다.
실장 장치(10)는 하나의 웨이퍼 반송 장치(12)와, 제1 본딩 스테이션(14f)과, 제2 본딩 스테이션(14s)을 갖추고 있다. 또한 이하의 설명에서는, 제1, 제2를 구별하지 않는 경우에는, 첨자 f, s를 생략하고, 간단히 「본딩 스테이션(14)」라고 부른다. 다른 요소도 동일하다. 제1, 제2 본딩 스테이션(14f, 14s)은 서로 동일한 구성을 가지고 있다. 또 웨이퍼 반송 장치(12)와 2개의 본딩 스테이션(14f, 14s)은 서로 협동하여 하나의 챔버를 형성하고 있다. 그 때문에, 웨이퍼 반송 장치(12)는 기판 웨이퍼(100)를, 이 챔버의 외부에 노출시키지 않고, 하나의 본딩 스테이션(14)으로부터 다른 본딩 스테이션(14)으로 반송 가능하게 되어 있다.
각 본딩 스테이션(14)은 본딩 장치(16)와, 당해 본딩 장치(16)에 대하여 X방향으로 인접 배치된 칩 공급 장치(18)를 갖추고 있다. 본딩 장치(16)는 기판 웨이퍼(100)에 반도체 칩(102)을 본딩하는 것으로, 기판 웨이퍼(100)가 재치되는 본딩 스테이지(22)를 가지고 있다. 이 본딩 스테이지(22)의 상방에는, 반도체 칩(102)을 흡착하여 반송하는 본딩 헤드(도 1에서는 도시하지 않음)가 설치되어 있다. 본딩 헤드(38)는 흡착 유지한 반도체 칩(102)을, 기판 웨이퍼(100) 표면에 압압함과 아울러 가열함으로써, 기판 웨이퍼(100) 상에 전기적 및 기계적으로 고정한다.
칩 공급 장치(18)는 본딩 장치(16)에 반도체 칩(102)을 공급하는 것으로, 칩 공급원(24)을 가지고 있다. 칩 피커(도시하지 않음)는 칩 공급원(24)에 있는 반도체 칩(102)을 픽업하고 반송하여 본딩 헤드(38)에 공급한다. 이 칩 공급 장치(18)의 구성으로서는 공지의 종래 기술을 이용할 수 있기 때문에, 여기서의 상세한 설명은 생략한다.
웨이퍼 반송 장치(12)는 2개의 본딩 스테이션(14) 쌍방에 기판 웨이퍼(100)를 공급함과 아울러, 2개의 본딩 스테이션(14)으로부터 처리 완료의 기판 웨이퍼(100)를 회수하는 장치이다. 본 예에서는 웨이퍼 반송 장치(12)는 2개의 본딩 스테이션(14) 사이에 설치되어 있다. 보다 구체적으로는 제1 칩 공급 장치(18f), 제1 본딩 장치(16f), 웨이퍼 반송 장치(12), 제2 본딩 장치(16s) 및 제2 칩 공급 장치(18s)는 이 순서로 X방향으로 일렬로 늘어서서 배치되어 있다. 다르게 보면, 2개의 본딩 스테이션(14)은 웨이퍼 반송 장치(12)를 중심으로 하여, 대칭 배치 또는 미러 배치되어 있다. 또 2개의 본딩 스테이션(14) 각각의 본딩 장치(16)는 웨이퍼 반송 장치(12)에 인접하여 배치되어 있고, 복수의 본딩 스테이션(14) 각각의 칩 공급 장치(18)는 본딩 장치(16)를 사이에 끼우고 웨이퍼 반송 장치(12)의 반대측에 배치되어 있다.
웨이퍼 반송 장치(12)는 기판 웨이퍼(100)를 반송하는 것인데, 기판 웨이퍼(100)의 상면은 정상적으로 유지하는 것이 요구되고 있어 접촉할 수 없다. 그 때문에, 웨이퍼 반송 장치(12)에는, 기판 웨이퍼(100)의 바닥면을 흡착 유지하면서 반송하는 반송 로보트(28)가 설치되어 있다. 도 3에 나타내는 바와 같이, 이 반송 로보트(28)는 복수의 아암(34)을 가진 다관절 로보트이다. 이 다관절 로보트의 구성은 특별히 한정되지 않지만, 본 예에서는, 반송 로보트(28)는 Z축 방향으로 신축 가능한 근본 아암(34a)과, 수평면 내에서 회전 가능한 복수의 중간 아암(34b)과, 다관절 로보트의 선단에 설치된 유지 핸드(36)를 갖추고 있다. 유지 핸드(36)의 표면에는 기판 웨이퍼(100)를 흡착 유지하기 위한 흡착 구멍(36a)이 복수 형성되어 있다. 이 반송 로보트(28)는 제1 본딩 스테이지(22f) 및 제2 본딩 스테이지(22s)의 쌍방에 액세스 가능할 정도의 가동 범위를 가지고 있다.
웨이퍼 반송 장치(12)의 전단 부분에는 기판 웨이퍼(100)를 반입·반출하기 위한 로드 포트(26)가 설치되어 있다. 본 예에서는, 이 로드 포트(26)를 2개 설치하고 있지만, 로드 포트(26)의 개수는 1개여도 되고, 3개 이상이어도 된다. 또 복수의 로드 포트(26)는 처리 전의 기판 웨이퍼(100)가 대기하는 반입용 포트와, 실장 처리가 시행된 처리 완료의 기판 웨이퍼(100)가 대기하는 반출용 포트로 나뉘어도 된다. 또 복수의 로드 포트(26)는 제1 본딩 스테이션(14f)에서 취급하는 기판 웨이퍼(100)를 수용하는 포트와, 제2 본딩 스테이션(14s)에서 취급하는 기판 웨이퍼(100)를 수용하는 포트로 나뉘어도 된다.
또한 웨이퍼 반송 장치(12)에는, 기판 웨이퍼(100)의 회전 각도를 수정하는 프리 얼라이너(30)도 설치되어 있다. 즉, 기판 웨이퍼(100)에는, 통상적으로 당해 기판 웨이퍼(100)의 회전 각도를 규정하기 위한 마커로서, 오리엔테이션 플랫이라고 불리는 직선부 또는 노치가 설치되어 있다. 기판 웨이퍼(100)를 본딩 스테이지(22)에 공급하고 재치할 때는, 당해 기판 웨이퍼(100)의 마커가 미리 규정된 방향(회전 각도)이 되도록 재치해야 한다. 그래서, 기판 웨이퍼(100)를 본딩 스테이지(22)에 공급하기 전에, 당해 기판 웨이퍼(100)의 회전 각도를 확인하고 수정하는 프리 얼라이너(30)가 설치되어 있다. 프리 얼라이너(30)는 예를 들면 기판 웨이퍼(100)가 재치되는 회전 테이블(30a)과, 기판 웨이퍼(100)를 촬상하는 카메라(30b)를 가지고 있다.
프리 얼라이너(30)의 하측에는, 제1, 제2 대기 스테이지(32f, 32s)가 설치되어 있다. 이 대기 스테이지(32)는 본딩 처리된 기판 웨이퍼(100)가 재치되는 스테이지이다. 이 대기 스테이지(32)는 예를 들면 본딩 처리 후, 고온 상태의 기판 웨이퍼(100)를 냉각시키기 위해서 사용된다.
이상의 구성의 실장 장치(10)에서는, 단일의 반송 로보트(28) 및 프리 얼라이너(30)를 사용하여, 복수의 본딩 스테이션(14)에서 취급되는 기판 웨이퍼(100)의 공급·회수나, 회전 각도의 수정이 행해진다. 바꾸어 말하면, 본 예에서는, 복수의 본딩 스테이션(14)에서, 단일의 웨이퍼 반송 장치(12)를 공용하고 있다. 이러한 구성으로 함으로써, COW 방식의 반도체 장치를 보다 효율적으로 제조할 수 있다.
즉, 종래의 실장 장치(10)의 대부분은 하나의 본딩 스테이션(14)에 대하여 하나의 웨이퍼 반송 장치(12)를 설치하고 있었다. 따라서, 제조 능력을 향상시키기 위해서, 2개의 본딩 스테이션(14)을 설치하는 경우, 웨이퍼 반송 장치(12)도 2개 설치하고 있었다. 그러나, 통상적으로 하나의 기판 웨이퍼(100)에는 다수의 반도체 칩(102)이 본딩되는 일이 많고, 본딩 장치(16)에서 실행되는 본딩 처리 시간은 기판 웨이퍼(100)의 반송이나 회전 각도 수정에 필요로 하는 시간에 비해 대폭 길었다. 그 때문에, 웨이퍼 반송 장치(12)는 본딩 장치(16)에 비해, 구동하고 있지 않은 대기 시간이 많아 낭비가 많았다. 한편, 웨이퍼 반송 장치(12)는 상기 서술한 바와 같이 반송 로보트(28) 등을 가지고 있다. 그 때문에, 웨이퍼 반송 장치(12)를 복수 설치한 경우, 스페이스상 및 비용상의 부담이 컸다.
그래서, 본 예에서는, 복수의 본딩 스테이션(14)을 설치함과 아울러, 당해 복수의 본딩 스테이션(14)에서 단일의 웨이퍼 반송 장치(12)를 공용하는 구성으로 하고 있다. 복수의 본딩 스테이션(14)을 설치함으로써, 반도체 장치의 생산 능력을 향상시킬 수 있다. 한편, 웨이퍼 반송 장치(12)는 하나만으로 충분하기 때문에, 웨이퍼 반송 장치(12)에 드는 비용이나 스페이스의 증가를 억제할 수 있다.
또 상기 서술한 바와 같이, 본 예에서는, 웨이퍼 반송 장치(12)를 중심으로 하여 2개의 본딩 스테이션(14)을 미러 배치하고 있다. 이러한 배치로 함으로써, 데드 스페이스를 저감할 수 있다. 즉, 2개의 본딩 스테이션(14)의 배치 태양으로서는, 도 1에 나타내는 바와 같은 미러 배치에 한정되지 않고, 다른 배치도 생각된다. 예를 들면, 도 4에 나타내는 바와 같이, 웨이퍼 반송 장치(12)로부터 보아, 제1 본딩 스테이션(14f)이 X방향에 위치하고, 제2 본딩 스테이션(14s)이 Y방향에 위치하는 것 같은 L자 형상 배치로 하는 것도 생각된다. 그러나, 이러한 배치의 경우, L자로 둘러싸인 영역(E)이 데드 스페이스가 되기 쉬워, 공장 내에서의 레이아웃이 어려워지기 쉽다. 한편, 도 1에 나타내는 바와 같은 미러 배치(또는 일렬 배치)로 하면, 데드 스페이스가 생기기 어려워, 공장 내에서의 레이아웃이 용이하게 된다. 단, 당연히 스페이스상의 문제가 생기지 않는다면, 도 4에 나타내는 바와 같은 L자 형상 배치로 해도 된다. 또 어느 배치라도, 복수의 본딩 스테이션(14) 각각의 본딩 장치(16)는 웨이퍼 반송 장치(12)에 인접하여 배치되는 것이 바람직하다. 이러한 배치로 함으로써, 반송 로보트(28)가 칩 공급 장치(18)를 횡단하지 않고, 본딩 장치(16)에 도달할 수 있다. 그 결과, 반송 로보트(28)의 가동 범위를 크게 할 필요가 없기 때문에, 반송 로보트(28)의 대형화를 방지할 수 있다. 또 반송 로보트(28)가 칩 공급 장치(18)를 횡단하지 않기 때문에, 반송 로보트(28)와 다른 부재와의 간섭도 효과적으로 억제할 수 있다.
이어서, 이 실장 장치(10)에서의 실장 처리의 흐름으로 설명한다. 도 5 내지 도 8은 반송 로보트(28)의 동작 타이밍과, 기판 웨이퍼(100)의 체재 개소를 나타내는 타이밍 차트이다. 도 5 내지 도 8에 있어서, 1단째는 반송 로보트(28)가 기판 웨이퍼(100)를 반송하고 있는 타이밍을 나타내고 있다. 또 2단 이후는 기판 웨이퍼(100)의 체재 개소를 나타내고 있다. 보다 구체적으로는 제1 본딩 스테이션(14f)에서 취급되는 기판 웨이퍼(100) 중, 홀수장째의 기판 웨이퍼(100)(이하 「제1 홀수 웨이퍼(W1O)」라고 부른다)는 연한 먹색의 띠로서, 짝수장째의 기판 웨이퍼(100)(이하 「제1 짝수 웨이퍼(W1E)」라고 부른다)는 진한 먹색의 띠로서 나타내고 있다. 또 제2 본딩 스테이션(14s)에서 취급되는 기판 웨이퍼(100) 중, 홀수장째의 기판 웨이퍼(100)(이하 「제2 홀수 웨이퍼(W2O)」라고 부른다)는 비스듬한 해칭의 띠로서, 짝수장째의 기판 웨이퍼(100)(이하 「제2 짝수 웨이퍼(W2E)」라고 부른다)는 크로스 해칭의 띠로서 나타내고 있다.
도 5는 가장 기본적인 타이밍 차트이다. 도 5에 나타내는 바와 같이, 반송 로보트(28)는 가장 먼저 제1 홀수 웨이퍼(W1O)(연한 먹색)를 웨이퍼 반송 장치(12)로부터 제1 본딩 스테이션(14f)로 반송한다(t1). 제1 본딩 스테이션(14f)에서는 이 제1 홀수 웨이퍼(W1O)에 대하여 본딩 처리가 실행된다. 도 5에 나타내는 바와 같이, 이 본딩 처리에 필요로 하는 시간은 반송에 필요로 하는 시간보다 대폭 길다. 그래서, 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)에 대하여 본딩 처리가 실행되고 있는 기간 중에, 제2 홀수 웨이퍼(W2O)(비스듬한 해칭)를 웨이퍼 반송 장치(12)로부터 제2 본딩 스테이션(14s)으로 반송한다(t2).
제1 본딩 스테이션(14f)에서의 본딩 장치(16)가 종료되면(t3), 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)를 웨이퍼 반송 장치(12)로 회수한 다음, 제1 짝수 웨이퍼(W1E)(진한 먹색)를 제1 본딩 스테이션(14f)으로 반송한다. 제1 본딩 스테이션(14f)에서는 이 제1 짝수 웨이퍼(W1E)에 대하여 본딩 처리가 실행된다. 제1 짝수 웨이퍼(W1E)에 대한 본딩 처리가 실행되고 있는 기간 중에, 제2 홀수 웨이퍼(W2O)의 본딩 처리가 종료된다(t4). 이 상태가 되면, 반송 로보트(28)는 제2 홀수 웨이퍼(W2O)를 웨이퍼 반송 장치(12)로 회수한 다음, 제2 짝수 웨이퍼(W2E)(크로스 해칭)를 제2 본딩 스테이션(14s)으로 반송한다. 이후, 마찬가지의 처리를 반복한다.
이상과 같이, 하나의 본딩 스테이션(14)에서 본딩 처리가 실행되고 있는 기간 중에, 다른 본딩 스테이션(14)에 기판 웨이퍼(100)를 공급 또는 회수하고 있다. 이러한 구성으로 함으로써, 제1, 제2 본딩 스테이션(14s)에서, 기판 웨이퍼(100)의 공급·회수의 타이밍이 어긋나기 때문에, 복수의 본딩 스테이션(14)에서, 단일의 웨이퍼 반송 장치(12)를 공용할 수 있다. 또한 당연히 제1 본딩 스테이션(14f)과 제2 본딩 스테이션(14s)에서 기판 웨이퍼(100)의 교환 타이밍이 중복되지 않도록, 양 본딩 스테이션(14f, 14s)에 있어서의 기판 웨이퍼(100)의 반송 타이밍을 어긋나게 해둔다. 구체적으로는 제1, 제2 본딩 스테이션(14f, 14s) 각각에 있어서의 본딩 처리 시간을 tb1, tb2, 기판 웨이퍼(100)의 교환에 필요로 하는 시간을 tc, 양 본딩 스테이션(14f, 14s)에 있어서의 기판 웨이퍼(100)의 반송 타이밍의 시간차를 td라고 한 경우, tb1+tc<tb2+td의 조건을 만족시킬 필요가 있다. 따라서, 제1, 제2 본딩 스테이션(14f, 14s)에서, 동일한 종류의 반도체 장치를 제조하고 있고, tb1=tb2인 경우에는, 시간차(td)를 기판 웨이퍼(100)의 교환 시간(tc)보다 크게(즉 tc<td) 하면 된다.
이어서, 보다 구체적인 동작 타이밍에 대해서, 도 6을 참조하여 설명한다. 도 6의 예에서는, 각 기판 웨이퍼(100)는 로드 포트(26)에 수용되어 있고, 이 로드 포트(26)로부터 프리 얼라이너(30)를 거쳐 본딩 스테이션(14)에 공급된다. 구체적으로 설명하면, 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)(연한 먹색)를 로드 포트(26)로부터 프리 얼라이너(30)로 반송한다(t1). 프리 얼라이너(30)에서는, 제1 홀수 웨이퍼(W1O)의 회전 각도가 확인되고, 필요에 따라 수정된다. 회전 각도의 수정이 완료되면, 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)를 프리 얼라이너(30)로부터 제1 본딩 스테이션(14f)으로 공급한다 (t2). 제1 본딩 스테이션(14f)에서는 이 제1 홀수 웨이퍼(W1O)에 대하여 본딩 처리가 실행된다.
제1 홀수 웨이퍼(W1O)에 대한 본딩 처리가 개시되면, 반송 로보트(28)는 제2 홀수 웨이퍼(W2O)(비스듬한 해칭)를 로드 포트(26)로부터 프리 얼라이너(30)로 반송한다(t3). 그리고, 프리 얼라이너(30)에 있어서 회전 각도의 수정이 완료되면, 반송 로보트(28)는 제2 홀수 웨이퍼(W2O)를 프리 얼라이너(30)로부터 제2 본딩 스테이션(14s)으로 공급한다(t4).
제1 홀수 웨이퍼(W1O)의 본딩 처리가 완료되면, 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)를 제1 본딩 스테이션(14f)으로부터 로드 포트(26)로 회수한 다음, 제1 짝수 웨이퍼(W1E)(진한 먹색)를 로드 포트(26)로부터 프리 얼라이너(30)로 반송한다(t5). 그리고, 프리 얼라이너(30)에서의 처리가 완료되면, 이 제1 짝수 웨이퍼(W1E)를 프리 얼라이너(30)로부터 제1 본딩 스테이션(14f)으로 공급한다(t6).
마찬가지로, 제2 홀수 웨이퍼(W2O)의 본딩 처리가 완료되면, 반송 로보트(28)는 제2 홀수 웨이퍼(W2O)를 제2 본딩 스테이션(14s)으로부터 로드 포트(26)로 회수한 다음, 제2 짝수 웨이퍼(W2E)(크로스 해칭)를 로드 포트(26)로부터 프리 얼라이너(30)로 반송한다(t7). 그리고, 프리 얼라이너(30)에서의 처리가 완료되면, 이 제2 짝수 웨이퍼(W2E)를 프리 얼라이너(30)로부터 제2 본딩 스테이션(14s)으로 공급한다(t8). 이후, 마찬가지의 처리를 반복한다.
이상과 같이, 도 6의 예에서도, 하나의 본딩 스테이션(14)에서 본딩 처리가 실행되고 있는 기간 중에, 다른 본딩 스테이션(14)에서 취급하는 기판 웨이퍼(100)의 반송 및 회전 각도 수정을 행하고 있다. 이러한 구성으로 함으로써, 복수의 본딩 스테이션(14)에서, 단일의 반송 로보트(28) 및 프리 얼라이너(30)를 공용할 수 있다.
이어서, 처리 완료의 기판 웨이퍼(100)가 고온인 경우의 동작 타이밍을, 도 7, 도 8을 참조하여 설명한다. 기판 웨이퍼(100)에 반도체 칩(102)을 본딩할 때는, 반도체 칩(102) 및 기판 웨이퍼(100)가 고온으로 가열되는 경우가 있다. 그 때문에, 본딩 처리가 완료된 직후의 기판 웨이퍼(100)는 고온이기 때문에, 그대로로는 로드 포트(26)에 수용할 수 없는 경우가 있다. 이러한 경우에는, 처리 완료의 기판 웨이퍼(100)는 대기 스테이지(32)에 일시 보관되어 냉각된 다음, 로드 포트(26)로 반송된다. 도 7, 도 8은 이 경우의 동작 타이밍의 일례를 나타내고 있다.
가장 먼저, 도 7의 예에 대해 설명한다. 도 7의 예에서는, 제1 본딩 스테이션(14f)에서 취급되는 기판 웨이퍼(100)를 제1 대기 스테이지(32f)에서 대기시키고 있는 기간 중에, 제2 본딩 스테이션(14s)에 있어서의 기판 웨이퍼(100)의 교체를 행한다. 구체적으로는, 반송 로보트(28)는 우선 제1 홀수 웨이퍼(W1O)(연한 먹색)를 프리 얼라이너(30)를 거쳐 제1 본딩 스테이션(14f)으로 반송한다(t1, t2). 또한 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)에 대하여 본딩이 행해지고 있는 기간 중에, 제2 홀수 웨이퍼(W2O)(비스듬한 해칭)를 프리 얼라이너(30)를 거쳐 제2 본딩 스테이션(14s)으로 반송한다(t3, t4).
제1 홀수 웨이퍼(W1O)의 본딩 처리가 종료되면, 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)를 로드 포트(26)가 아니라 제1 대기 스테이지(32f)로 반송한다(t5). 이 반송이 완료되면, 반송 로보트(28)는 계속해서 제1 짝수 웨이퍼(W1E)(진한 먹색)를 프리 얼라이너(30)를 거쳐 제1 본딩 스테이션(14f)으로 반송한다(t6). 또한 본 예에서는, 제1 홀수 웨이퍼(W1O)의 대기 기간 중에, 제2 홀수 웨이퍼(W2O)의 본딩 처리가 종료된다(t7). 따라서, 본 예에서는, 제1 홀수 웨이퍼(W1O)의 대기 기간 중에, 제1 본딩 스테이션(14f)에 있어서의 기판 웨이퍼(100)의 교환을 행한다(t7, t8).
그 후, 제1 짝수 웨이퍼(W1E) 및 제2 짝수 웨이퍼(W2E)의 본딩 처리의 실행 중에, 제1 홀수 웨이퍼(W1O) 및 제2 홀수 웨이퍼(W2O)의 대기 시간이 경과하고, 양 웨이퍼가 충분히 냉각된다. 이 상태가 되면, 반송 로보트(28)는 각 대기 스테이지(32)로부터 기판 웨이퍼(100)를 회수하고, 로드 포트(26)로 반송한다(t9, t10). 이후, 마찬가지의 순서를 반복한다.
이상과 같이, 도 7의 예에서도, 복수의 본딩 스테이션(14)에서, 단일의 반송 로보트(28) 및 프리 얼라이너(30)를 공용할 수 있다. 또한 제1 대기 스테이지(32f)에서 기판 웨이퍼(100)를 대기시키고 있는 기간 중에, 제2 본딩 스테이션(14s)에 있어서의 기판 웨이퍼(100)의 교환을 행하기 위해서는, 당연히 제1, 제2 본딩 스테이션(14f, 14s) 각각에 있어서의 본딩 처리 시간을 tb1, tb2, 양 본딩 스테이션(14f, 14s)에 있어서의 기판 웨이퍼(100)의 반송 타이밍의 시간차를 td, 제1 대기 스테이지(32f)에 있어서의 기판 웨이퍼(100)의 대기 시간을 tw로 한 경우, tb1+tw>td+tb2여야 하며, tb1=tb2인 경우에는, 대기 시간이 시간차보다 커(즉 tw>td)야 한다. 바꾸어 말하면, 한쪽의 본딩 스테이션(14)에서 취급하는 기판 웨이퍼(100)의 대기 기간 중에, 다른쪽의 본딩 스테이션(14)에서 기판 웨이퍼(100)의 교환을 행함으로써, 양 본딩 스테이션(14f, 14s)에 있어서의 기판 웨이퍼(100)의 반송 타이밍의 시간차(td)를 짧게 할 수 있고, 전체의 처리 시간을 단축시킬 수 있다.
이어서, 한쪽의 본딩 스테이지(22)에서 취급되는 기판 웨이퍼(100)의 대기와, 다른쪽의 본딩 스테이지(22)에서의 기판 웨이퍼(100)의 교환을 중복시키지 않는 예에 대해서, 도 8을 참조하여 설명한다. 도 8의 예에서도, 도 7과 마찬가지로, 제1 홀수 웨이퍼(W1O)에 대한 본딩 처리가 완료되면, 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)를 제1 본딩 스테이션(14f)으로부터 제1 대기 스테이지(32f)로 반송한 다음, 제2 짝수 웨이퍼(W2E)를 제1 본딩 스테이션(14f)으로 반송한다(t5, t6). 도 8의 예에서는, 제2 홀수 웨이퍼(W2O)의 본딩 처리가 완료되기 전에, 제1 홀수 웨이퍼(W1O)의 대기 시간이 만료된다(t7). 그 때문에, 반송 로보트(28)는 제2 본딩 스테이션(14s)에 있어서의 기판 웨이퍼(100)의 교환(t8, t9) 전에, 제1 홀수 웨이퍼(W1O)를 제1 대기 스테이지(32f)로부터 로드 포트(26)로 반송한다. 그 후, 제2 짝수 웨이퍼(W2E)의 본딩 처리가 완료되면, 제2 홀수 웨이퍼(W2O)를 제2 대기 스테이지(32s)로 반송한 다음, 제2 짝수 웨이퍼(W2E)를 제2 본딩 스테이션(14s)으로 반송한다(t8, t9).
이상과 같이, 도 8의 예에서도, 복수의 본딩 스테이션(14)에서, 단일의 반송 로보트(28) 및 프리 얼라이너(30)를 공용할 수 있다. 또 도 8의 예에 의하면, 제1 대기 스테이지(32f)에서의 대기 시간과, 제2 대기 스테이지(32s)에서의 대기 시간이 중복되지 않는다. 그 때문에, 이러한 구성에 의하면, 대기 스테이지(32)를 2개 설치할 필요는 없고, 하나의 대기 스테이지(32)를 2개의 본딩 스테이션(14f, 14s)에서 공용할 수 있다. 또한 이 경우, tb1+tw<td+tb2를 만족시킬 필요가 있고, tb1=tb2이면, tw<td를 만족시킬 필요가 있다.
이어서, 다른 예에 대해 설명한다. 도 9는 실장 장치(10)의 다른 배치예를 나타내는 이미지도이다. 도 9의 예에서는, 도 1의 예와 동일하게, 2개의 본딩 스테이션(14f, 14s)이 하나의 웨이퍼 반송 장치(12)를 사이에 끼우고 미러 배치되어 있다. 도 9의 예에서는, 또한 웨이퍼 반송 장치(12)의 Y방향(2개의 본딩 스테이션(14)의 배열 방향과 직교하는 방향) 안측에 검사 장치(20)가 설치되어 있다. 이 검사 장치(20)는 본딩 처리가 행해진 처리 완료의 기판 웨이퍼(100)(즉 반도체 장치)를 검사하여, 제품의 양부를 판단하는 것이다. 이러한 검사 장치(20)는 예를 들면 카메라나 적외선 센서 등을 가지고 있다. 이 검사 장치(20)의 구성은 공지의 종래 기술을 사용할 수 있기 때문에, 여기서의 상세한 설명은 생략한다.
이 검사 장치(20)는 웨이퍼 반송 장치(12)와 마찬가지로, 하나만 설치되어 있고, 복수의 본딩 스테이션(14)에서 공용된다. 이러한 구성으로 함으로써, 검사 장치(20)의 설치에 필요로 하는 스페이스나 비용을 저감할 수 있다. 또한 도 9의 예에서는, 검사 장치(20)를 웨이퍼 반송 장치(12)의 외측에 배치하고 있지만, 검사 장치(20)는 웨이퍼 반송 장치(12)의 내부에 편입되어도 된다.
이어서, 처리 완료의 기판 웨이퍼(100)를 검사하는 경우의 동작 타이밍의 예에 대해서 도 10 내지 도 12를 참조하여 설명한다. 도 10은 가장 기본적인 동작 타이밍을 나타내고 있다. 도 10의 예에서는, 제1 홀수 웨이퍼(W1O)(연한 먹색)가 제1 본딩 스테이션(14f)으로 반송된 후(t1), 시간차(td)가 경과하고나서, 제2 홀수 웨이퍼(W2O)(비스듬한 해칭)가 제2 본딩 스테이션(14s)으로 반송된다(t2). 그 후, 제1 홀수 웨이퍼(W1O)의 본딩 처리가 완료되면, 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)를 검사 장치(20)로 반송한 다음, 제1 짝수 웨이퍼(W1E)(진한 먹색)를 제1 본딩 스테이션(14f)으로 반송한다(t3). 그리고, 제1 홀수 웨이퍼(W1O)의 검사가 완료되면, 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)를 웨이퍼 반송 장치(12)의 로드 포트(26)로 반송한다(t4). 제1 홀수 웨이퍼(W1O)의 검사가 완료된 후, 제2 홀수 웨이퍼(W2O)의 본딩 처리가 완료된다(t5). 이 상태가 되면, 반송 로보트(28)는 제2 홀수 웨이퍼(W2O)를 검사 장치(20)로 반송한 다음, 제2 짝수 웨이퍼(W2E)를 제2 본딩 스테이션(14s)으로 반송한다. 이후, 마찬가지의 순서를 반복한다.
이상의 설명으로부터 명확한 바와 같이, 이 예에서는, 웨이퍼 반송 장치(12)에 더해, 검사 장치(20)도 복수의 본딩 스테이션(14)에서 공용할 수 있다. 결과적으로, 검사 장치(20)의 설치에 필요로 하는 스페이스나 비용을 저감할 수 있다. 또한 2개의 본딩 스테이션(14)에서 하나의 검사 장치(20)를 공용하기 위해서는, 제1 본딩 스테이션(14f)에서 취급하는 기판 웨이퍼(100)의 검사 기간과, 제2 본딩 스테이션(14s)에서 취급하는 기판 웨이퍼(100)의 검사 기간이 중복되지 않을 필요가 있다. 그것을 위해서는 검사 시간을 tt라고 한 경우, tb1+tt<td+tb2를 만족시킬 필요가 있고, tb1=tb2인 경우에는, 검사 시간(tt)보다 큰 시간차(td)를 마련할(즉, td>tt) 필요가 있다.
도 11은 보다 상세한 동작 타이밍의 예를 나타내는 도면이다. 도 11의 예에서는, 본딩 처리에 의해 얻어진 처리 완료의 기판 웨이퍼(100)는, 한번 대기 스테이지(32)에서 대기한 후, 프리 얼라이너(30)를 거쳐 검사 장치(20)로 보내진다(t5~t7, t8~t10). 이 경우, 대기 및 프리 얼라인에 필요로 하는 시간을 tw라고 한 경우, tb1+tw+tt<td+tb2+tw를 만족시킬 필요가 있고, tb1=tb2인 경우에는, tt<td를 만족시키면 되는 것을 알 수 있다. 또 도 11의 예에서는, 시간차(td)를 작게 하기 위해서, 제1 본딩 스테이션(14f)에서 취급하는 기판 웨이퍼(100)의 검사 시간 중에, 제2 본딩 스테이션(14s)에서의 기판 웨이퍼(100)의 교환을 행하고 있다. 이러한 구성으로 한 경우, tb1+tw+tt>td+tb2로 하면 되고, tb1=tb2인 경우, 시간차(td)를 tw+tt보다 작게 할 수 있다. 결과적으로, 전체의 처리 시간을 저감할 수 있다.
도 12는 처리 완료 기판 웨이퍼(100)를 검사함과 아울러, 한쪽의 본딩 스테이지(22)에서 취급되는 기판 웨이퍼(100)의 검사와, 다른쪽의 본딩 스테이지(22)에서의 기판 웨이퍼(100)의 교환을 중복시키지 않는 예를 나타내고 있다. 구체적으로는, 도 12의 예에서는, 제1 홀수 웨이퍼(W1O)(연한 먹색)의 본딩 처리, 대기, 프리 얼라인, 검사(t5~t8)가 완료되고나서, 제2 홀수 웨이퍼(W2O)(비스듬한 해칭)의 본딩 처리가 완료(t9)되도록 시간차(td)를 설정하고 있다. 구체적으로는, tb1+tw+tt<td+tb2(tb1=tb2인 경우, tw+tt<td)로 하고 있다. 이러한 구성으로 함으로써, 검사 시간의 중복을 피할 수 있기 때문에, 대기 스테이지(32)의 개수를 하나로 할 수 있다.
이어서, 다른 예에 대해서 도 13 내지 도 19를 참조하여 설명한다. 지금까지의 설명에서는, 하나의 기판 웨이퍼(100)에 대한 본딩 처리가, 하나의 본딩 스테이션(14)에서 완료되는 경우를 설명했다. 그러나, 반도체 장치의 종류에 따라서는, 2개의 본딩 스테이션(14)에서 시리얼 처리하는 편이 효율적인 경우가 있다. 예를 들면, 반도체 장치 중에는, 서로 상이한 2종류의 반도체 칩(102)을 적층한 것이 있다. 이러한 반도체 칩(102)을 제조할 때는, 도 13에 나타내는 바와 같이, 제1 본딩 스테이션(14f)의 본딩 헤드(38f)로 제1 반도체 칩(102f)을 본딩하고, 그 후, 도 14에 나타내는 바와 같이, 제2 본딩 스테이션(14s)의 본딩 헤드(38s)로 제2 반도체 칩(102s)을 제1 반도체 칩(102f) 상에 본딩하도록 하면 효율이 좋다.
또 반도체 칩(102)을 본딩할 때는, 가압착과 본압착으로 나누어 행하는 편이 좋은 경우가 있다. 가압착은 반도체 칩(102)을 가배치하는 공정으로, 통상적으로 반도체 칩(102)의 바닥면에 부착된 열경화성 수지가 경화되지만, 금속 범프(104)가 용융하지 않을 정도의 저온(T1)에서 반도체 칩(102)을 가열 가압한다. 또 본압착은 가압착된 반도체 칩(102)을 최종적으로 실장하기 위한 공정으로, 통상적으로 금속 범프(104)가 용융할 정도의 고온(T2)에서 반도체 칩(102)을 가열 가압한다. 여기서, 하나의 본딩 스테이션(14)에서 가압착과 본압착의 쌍방을 행하는 경우, 본딩 헤드(38)나 본딩 스테이지(22)의 온도의 전환이 필요하게 되고, 그 만큼 쓸데없는 시간이 걸려, 생산 효율의 악화를 초래한다. 그래서, 이러한 경우에는, 도 15에 나타내는 바와 같이, 제1 본딩 스테이션(14f)의 본딩 헤드(38f)로 반도체 칩(102)의 가압착을 행하고, 그 후, 도 16에 나타내는 바와 같이, 제2 본딩 스테이션(14s)의 본딩 헤드(38s)로 가압착된 반도체 칩(102)을 본압착하도록 하면 효율이 좋다.
여기서, 본 예의 실장 장치(10)에서는, 2개의 본딩 스테이션(14)은 웨이퍼 반송 장치(12)를 개재시켜 연결되어 있고, 2개의 본딩 스테이션(14) 및 웨이퍼 반송 장치(12)는 서로 협동하여 외부로부터 격절된 하나의 챔버를 형성한다. 그 때문에, 제1 본딩 스테이션(14f)으로부터 제2 본딩 스테이션(14s)으로 기판 웨이퍼(100)를 반송함에 있어서, 당해 기판 웨이퍼(100)를 챔버의 외부로 취출할 필요가 없다. 그 때문에, 기판 웨이퍼(100)의 반송에 있어서, 기판 웨이퍼(100)를 오염 방지를 위한 반송 용기(예를 들면 FOUP)에 수용할 필요가 없어, 용이하게 반송할 수 있다.
도 17 내지 도 19는 하나의 기판 웨이퍼(100)를 2개의 본딩 스테이션(14)에서 시리얼 처리하는 경우의 동작 타이밍을 나타내고 있다. 도 17 내지 도 19에 있어서, 실장 장치(10)에서 취급하는 기판 웨이퍼(100) 중 연한 먹색, 진한 먹색, 비스듬한 해칭, 크로스 해칭의 띠는 각각 1장째, 2장째, 3장째, 4장째의 기판 웨이퍼(100)를 나타내고 있다.
도 17은 가장 기본적인 동작 타이밍을 나타내고 있다. 도 17의 예에서는, 우선, 1장째의 기판 웨이퍼(100)가 웨이퍼 반송 장치(12)로부터 제1 본딩 스테이션(14f)으로 반송되고(t1), 1장째의 기판 웨이퍼(100)에 대한 본딩 처리가 실행된다. 1장째의 기판 웨이퍼(100)에 대한 본딩 처리가 완료되면, 반송 로보트(28)는 1장째의 기판 웨이퍼(100)를 제1 본딩 스테이션(14f)으로부터 제2 본딩 스테이션(14s)으로 반송한다(t2).
이 시점에서, 제1 본딩 스테이션(14f)이 비기 때문에, 반송 로보트(28)는 새롭게 2장째의 기판 웨이퍼(100)를 제1 본딩 스테이션(14f)으로 반송한다. 이것에 의해, 제1 본딩 스테이션(14f) 및 제2 본딩 스테이션(14s)에서 병행하여 본딩 처리가 실행된다. 그리고, 제2 본딩 스테이션(14s)에 있어서의 1장째의 기판 웨이퍼(100)로의 본딩 처리가 종료되면, 반송 로보트(28)는 당해 1장째의 기판 웨이퍼(100)를 웨이퍼 반송 장치(12)로 반송한다(t3). 이것에 의해, 하나의 기판 웨이퍼(100)에 대하여, 제1 본딩 스테이션(14f)에 의한 본딩 처리와, 제2 본딩 스테이션(14s)에 의한 본딩 처리가 시행된 처리 완료의 기판 웨이퍼(100)(반도체 장치)가 얻어진다.
제2 본딩 스테이션(14s)이 비면, 반송 로보트(28)는 제1 본딩 스테이션(14f)에 있는 2장째의 기판 웨이퍼(100)를 제2 본딩 스테이션(14s)으로 반송한다. 그리고, 이후, 마찬가지의 처리를 반복한다.
이상의 설명으로부터 명확한 바와 같이, 제1 본딩 스테이션(14f)으로부터 제2 본딩 스테이션(14s)으로 기판 웨이퍼(100)를 반송하는 구성으로 함으로써, 하나의 기판 웨이퍼(100)에 대하여 상이한 2종류의 본딩 처리를 효율적으로 행할 수 있다.
이어서, 동작 타이밍의 보다 구체적인 예에 대해서 도 18을 참조하여 설명한다. 도 18의 예는, 도 15, 도 16을 참조하여 설명한 바와 같이, 1장의 기판 웨이퍼(100)에 대하여, 제1 본딩 스테이션(14f)에서 가압착 처리를 제2 본딩 스테이션(14s)에서 본압착 처리를 행하는 경우의 동작 타이밍의 일례이다. 가압착 처리에서는, 1개소에 복수의 반도체 칩(102)을 적층하는 관계상, 가압착 처리에 필요로 하는 시간은 본압착 처리에 필요로 하는 시간에 비해 길게 되어 있다. 또 가압착에서는 반도체 칩(102)을 비교적 저온에서 가열하기 때문에, 처리 후의 냉각(대기)이 불필요한 한편, 본압착에서는 반도체 칩(102)을 고온에서 가열하기 때문에, 처리 후에 냉각(대기)이 필요하게 되어 있다. 또 가압착 및 본압착이 종료될 때마다, 검사 장치(20)에서의 검사를 행하는데, 이 검사를 행할 때는, 기판 웨이퍼(100)는 프리 얼라이너(30)에 의해 각도 수정된다.
구체적으로 설명해가면, 1장째의 기판 웨이퍼(100)(연한 먹색)는 프리 얼라이너(30)를 거쳐 제1 본딩 스테이션(14f)으로 반송된다(t1, t2). 제1 본딩 스테이션(14f)에서는 기판 웨이퍼(100)에 대하여 가압착 처리가 시행된다. 이 가압착 처리가 종료되면, 반송 로보트(28)는 가압착 처리 완료의 기판 웨이퍼(100)를 프리 얼라이너(30)를 거쳐 검사 장치(20)로 반송한다(t3, t4). 또 이 상태가 되면, 제1 본딩 스테이션(14f)이 비기 때문에, 반송 로보트(28)는 당해 제1 본딩 스테이션(14f)에 2장째의 기판 웨이퍼(100)(진한 먹색)를 반송한다(t4, t5).
1장째의 기판 웨이퍼(100)에 대한 검사가 종료되면, 반송 로보트(28)는 이 1장째의 기판 웨이퍼(100)를 프리 얼라이너(30)를 거쳐 제2 본딩 스테이션(14s)으로 반송한다(t6, t7). 제2 본딩 스테이션(14s)에서는 1장째의 기판 웨이퍼(100)에 대하여 본압착 처리가 시행된다. 이 본압착 처리가 완료되면, 다시 검사 장치(20)에 의한 검사가 행해지는데, 본압착 처리 후의 기판 웨이퍼(100)는 고온이기 때문에, 사전에 대기 스테이지(32)로 반송되어 냉각된다(t11). 충분히 냉각되면, 1장째의 기판 웨이퍼(100)는 프리 얼라이너(30)를 거쳐 검사 장치(20)로 반송된다(t13, t14). 그리고, 이 검사가 종료되면, 1장째의 기판 웨이퍼(100)는 로드 포트(26)에 출력된다(t15). 2장째의 기판 웨이퍼(100)도 1장째의 기판 웨이퍼(100)와 마찬가지의 순서로 처리가 시행되어간다. 또 3장째 이후의 기판 웨이퍼(100)도 마찬가지로 순차적으로 추가되어간다.
여기서, 약간의 시간차가 있지만, 1장째의 기판 웨이퍼(100)(연한 먹색)의 1회째의 검사(t4~)와, 2장째의 기판 웨이퍼(100)(진한 먹색)의 가압착 처리(t5~)는, 거의 동시에 개시된다. 그리고, 2장째의 기판 웨이퍼(100)의 1회째의 검사(t9~)와, 1장째의 기판 웨이퍼(100)의 2회째의 검사(t14~)의 중복을 피하기 위해서는, 가압착 처리 시간을 tb1, 본압착 처리 시간을 tb2, 검사 시간을 tt, 대기 시간을 tw라고 한 경우, tb1+tt<tt+tb2+tw, 즉, tb1<tb2+tw로 하면 된다.
이상의 설명으로부터 명확한 바와 같이, 도 18의 예에 의하면, 하나의 기판 웨이퍼(100)에 대하여, 가압착 처리와 본압착 처리를 시리얼하게 시행하는 공정을 효율적으로 실행할 수 있다. 또 tb2<tb1<tb2+tw이면, 하나의 검사 장치(20)로, 가압착 처리 및 본압착 처리 후에 기판 웨이퍼(100)를 검사할 수 있다.
이어서, 도 19를 참조하여 동작 타이밍의 다른 예에 대해 설명한다. 도 19의 예는, 도 13, 도 14를 참조하여 설명한 바와 같이, 1장의 기판 웨이퍼(100)에 대하여, 제1 본딩 스테이션(14f)에서 제1 반도체 칩(102f)을, 제2 본딩 스테이션(14s)에서 제2 반도체 칩(102s)을 본딩하는 경우의 동작 타이밍의 일례이다. 이 경우, 제1, 제2 본딩 스테이션(14f, 14s)은 어느 것이나 반도체 칩(102)을 고온에서 가열하기 때문에, 제1, 제2 본딩 스테이션(14f, 14s)에서의 본딩 처리가 종료될 때마다, 기판 웨이퍼(100)를 대기 스테이지(32)에서 냉각시킬 필요가 있다.
구체적으로 설명해가면, 1장째의 기판 웨이퍼(100)(연한 먹색)는 프리 얼라이너(30)를 거쳐 제1 본딩 스테이션(14f)으로 반송된다(t1, t2). 제1 본딩 스테이션(14f)에서는 기판 웨이퍼(100)에 대하여 제1 반도체 칩(102f)이 본딩된다. 이 본딩 처리가 종료되면, 반송 로보트(28)는 1장째의 기판 웨이퍼(100)를 대기 스테이지(32)로 반송하고 냉각시킨다(t3). 이 상태가 되면, 제1 본딩 스테이션(14f)이 비기 때문에, 반송 로보트(28)는 당해 제1 본딩 스테이션(14f)에 2장째의 기판 웨이퍼(100)(진한 먹색)를 반송한다(t3, t4). 1장째의 기판 웨이퍼(100)가 충분히 냉각되면, 반송 로보트(28)는 1장째의 기판 웨이퍼(100)를 프리 얼라이너(30)를 거쳐 검사 장치(20)로 반송한다(t5, t6).
1장째의 기판 웨이퍼(100)에 대한 검사가 종료되면, 반송 로보트(28)는 이 1장째의 기판 웨이퍼(100)를 프리 얼라이너(30)를 거쳐 제2 본딩 스테이션(14s)으로 반송한다(t7, t8). 제2 본딩 스테이션(14s)에서는 1장째의 기판 웨이퍼(100)에 대하여 제2 반도체 칩(102s)이 본딩된다. 이 본딩 처리가 완료되면, 1장째의 기판 웨이퍼(100)는 대기 스테이지(32), 프리 얼라이너(30)를 거쳐 검사 장치(20)로 반송된다(t13~t16). 그리고, 2회째의 검사가 종료되면, 1장째의 기판 웨이퍼(100)는 로드 포트(26)에 출력된다(t17). 2장째의 기판 웨이퍼(100)도 1장째의 기판 웨이퍼(100)와 마찬가지의 순서로 처리가 시행되어간다. 또 3장째 이후의 기판 웨이퍼(100)도 마찬가지로 순차적으로 추가되어간다.
이상의 설명으로부터 명확한 바와 같이, 이 도 19의 예에 의하면, 하나의 기판 웨이퍼(100)에 대하여, 제1 반도체 칩(102f)과 제2 반도체 칩(102s)을 시리얼하게 본딩 공정을 효율적으로 실행할 수 있다.
이어서, 다른 예에 대해서 도 20, 도 21을 참조하여 설명한다. 지금까지의 설명에서는, 하나의 반송 로보트(28)는 기판 웨이퍼(100)를 흡착 유지하는 유지 핸드(36)를 하나밖에 가지고 있지 않았다. 이 경우, 하나의 본딩 스테이션(14)으로부터 기판 웨이퍼(100)를 회수한 다음, 새로운 기판 웨이퍼(100)를 공급하기 위해서는, 반송 로보트(28)는 로드 포트(26)와 본딩 스테이션(14) 사이를 2왕복할 필요가 있었다. 그래서, 이 왕복 횟수를 저감하기 위해서, 도 20에 나타내는 바와 같이, 하나의 반송 로보트(28)에 2개의 유지 핸드(36)를 설치해도 된다. 이러한 구성으로 함으로써, 반송 로보트(28)는 하나의 본딩 스테이션(14)으로부터 기판 웨이퍼(100)를 회수한 후, 이동하지 않고, 그 자리에서 당해 본딩 스테이션(14)에 새로운 기판 웨이퍼(100)를 공급할 수 있다. 그 결과, 기판 웨이퍼(100)의 회수와 공급을 1회의 왕복 동작으로 실현할 수 있어, 처리 시간을 보다 단축시킬 수 있다.
도 21은 이 경우에 있어서의 동작 타이밍의 일례를 나타내는 도면이다. 도 21의 예에서는, 제1 본딩 스테이션(14f)과 제2 본딩 스테이션(14s)은 서로 독립적으로 구동하고 있고, 2개의 본딩 스테이션(14) 사이에서 기판의 왕래는 없다. 단, 도 20에 나타낸 바와 같은 2개의 유지 핸드(36)를 가지는 반송 로보트(28)는 하나의 기판 웨이퍼(100)에 대하여 제1, 제2 본딩 스테이션(14f, 14s)에서 시리얼하게 처리하는 경우에도 이용할 수 있다.
도 21의 예에서는, 우선, 제1 홀수 웨이퍼(W1O)가 프리 얼라이너(30)를 거쳐 제1 본딩 스테이션(14f)으로 반송된다(t1, t2). 또 이 제1 홀수 웨이퍼(W1O)에 대한 본딩 처리의 실행 기간 중에, 제2 홀수 웨이퍼(W2O)가 프리 얼라이너(30)를 거쳐 제2 본딩 스테이션(14s)으로 반송된다(t3, t4).
제1 본딩 스테이션(14f)에 있어서의 본딩 처리가 종료되면, 제1 홀수 웨이퍼(W1O)와 제1 짝수 웨이퍼(W1E)와의 교체가 행해진다. 이 교체를 행하기 위해서, 본딩 처리의 종료 전에, 제1 짝수 웨이퍼(W1E)는 반송 로보트(28)에 의해 프리 얼라이너(30)로 반송되어, 그 회전 각도가 수정된다(t5). 그 후, 반송 로보트(28)는 제1 유지 핸드(36f)에 제1 짝수 웨이퍼(W1E)를 흡착한 상태에서 제1 본딩 스테이션(14f)로 이동한다. 그리고, 제1 본딩 스테이션(14f)에 있어서, 반송 로보트(28)는 제2 유지 핸드(36s)로 제1 홀수 웨이퍼(W1O)를 흡착하여 회수한 다음, 제1 짝수 웨이퍼(W1E)를 제1 본딩 스테이션(14f)에 재치한다(t6). 그리고, 반송 로보트(28)는 제1 홀수 웨이퍼(W1O)를 흡착한 채 로드 포트(26)로 이동하여, 제1 홀수 웨이퍼(W1O)를 로드 포트(26)에 출력한다. 이후, 제1, 제2 본딩 스테이션(14f, 14s) 각각에서 마찬가지의 처리를 반복한다.
이상의 설명으로부터 명확한 바와 같이, 본 예에 의하면, 하나의 반송 로보트(28)에 2개의 유지 핸드(36)를 설치하고 있기 때문에, 기판 웨이퍼(100)의 회수와 공급을 1회의 왕복 동작으로 실현할 수 있어, 처리 시간을 보다 단축시킬 수 있다.
또한 지금까지 설명한 구성은 일례이며, 적어도, 하나의 웨이퍼 반송 장치(12)를 복수의 본딩 스테이션(14)에서 공용하는 것이면, 그 밖의 구성은 적절히 변경되어도 된다.
10…실장 장치, 12…웨이퍼 반송 장치, 14f…제1 본딩 스테이션, 14s…제2 본딩 스테이션, 16…본딩 장치, 18…칩 공급 장치, 20…검사 장치, 22…본딩 스테이지, 24…칩 공급원, 26…로드 포트, 28…반송 로보트, 30…프리 얼라이너, 30a…회전 테이블, 30b…카메라, 32…대기 스테이지, 34…아암, 36…유지 핸드, 38…본딩 헤드, 100…기판 웨이퍼, 102…반도체 칩, 104…금속 범프.

Claims (10)

  1. 복수의 본딩 스테이션으로서, 각각이 기판 웨이퍼에 반도체 칩을 본딩하는 본딩 장치와, 상기 본딩 장치에 반도체 칩을 공급하는 칩 공급 장치를 가지는 복수의 본딩 스테이션과,
    상기 복수의 본딩 스테이션 각각에 대하여 상기 기판 웨이퍼를 공급 및 상기 복수의 본딩 스테이션 각각으로부터 상기 기판 웨이퍼를 회수하기 위해, 상기 기판 웨이퍼를 반송하는 단일의 웨이퍼 반송 장치를 갖추고,
    상기 복수의 본딩 스테이션은, 제1 본딩 스테이션과 제2 본딩 스테이션을 포함하고,
    상기 웨이퍼 반송 장치는, 상기 제1 본딩 스테이션으로부터 회수된 처리 완료의 상기 기판 웨이퍼를 상기 제2 본딩 스테이션에 공급하고,
    상기 제1 본딩 스테이션에서는, 상기 기판 웨이퍼에 대하여 상기 반도체 칩을 가압착하는 가압착 처리가 실행되고,
    상기 제2 본딩 스테이션에서는, 상기 가압착된 반도체 칩을 본압착하는 본압착 처리가 실행되는
    것을 특징으로 하는 실장 장치.
  2. 제1항에 있어서,
    상기 복수의 본딩 스테이션 각각의 상기 본딩 장치는, 상기 웨이퍼 반송 장치에 인접하여 배치되고,
    상기 복수의 본딩 스테이션 각각의 상기 칩 공급 장치는, 상기 본딩 장치를 사이에 끼우고 상기 웨이퍼 반송 장치의 반대측에 배치되어 있는
    것을 특징으로 하는 실장 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 웨이퍼 반송 장치 및 상기 복수의 본딩 스테이션은, 서로 협동하여 하나의 챔버를 형성하고 있어,
    상기 웨이퍼 반송 장치는, 상기 기판 웨이퍼를, 상기 챔버의 외부에 노출시키지 않고, 하나의 본딩 스테이션으로부터 다른 본딩 스테이션으로 반송 가능한
    것을 특징으로 하는 실장 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 복수의 본딩 스테이션은, 제1 본딩 스테이션과, 상기 웨이퍼 반송 장치를 사이에 끼우고 제1 본딩 스테이션의 반대측에 배치되는 제2 본딩 스테이션을 포함하고,
    상기 제1 본딩 스테이션, 상기 웨이퍼 반송 장치 및 상기 제2 본딩 스테이션은, 일렬로 늘어서서 배치되어 있는
    것을 특징으로 하는 실장 장치.
  5. 제1항 또는 제2항에 있어서, 또한
    처리 완료의 상기 기판 웨이퍼를 검사하는 단일의 검사 장치를 갖추고,
    상기 복수의 본딩 스테이션이 상기 단일의 검사 장치를 공용하는
    것을 특징으로 하는 실장 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 웨이퍼 반송 장치는, 상기 기판 웨이퍼를 반송하는 단일의 반송 로보트와, 상기 기판 웨이퍼의 회전 각도를 수정하는 단일의 프리 얼라이너를 갖추고 있고,
    단일의 상기 반송 로보트 및 단일의 상기 프리 얼라이너가 복수의 본딩 스테이션에서 공용되는
    것을 특징으로 하는 실장 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 웨이퍼 반송 장치는, 2개의 상기 기판 웨이퍼를 동시에 유지 가능한 반송 로보트를 가지고 있어,
    상기 반송 로보트는, 하나의 본딩 스테이션에 있어서, 처리 완료의 기판 웨이퍼를 회수한 후, 이동하지 않고, 그 자리에서 새로운 기판 웨이퍼를 공급할 수 있는
    것을 특징으로 하는 실장 장치.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020217033331A 2019-07-26 2020-07-15 실장 장치 KR102642166B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-137696 2019-07-26
JP2019137696 2019-07-26
PCT/JP2020/027468 WO2021020124A1 (ja) 2019-07-26 2020-07-15 実装装置

Publications (2)

Publication Number Publication Date
KR20210138070A KR20210138070A (ko) 2021-11-18
KR102642166B1 true KR102642166B1 (ko) 2024-03-04

Family

ID=74229835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217033331A KR102642166B1 (ko) 2019-07-26 2020-07-15 실장 장치

Country Status (7)

Country Link
US (1) US20220320034A1 (ko)
JP (1) JP7165445B2 (ko)
KR (1) KR102642166B1 (ko)
CN (1) CN113632212A (ko)
SG (1) SG11202110483XA (ko)
TW (1) TWI797461B (ko)
WO (1) WO2021020124A1 (ko)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203963A (ja) * 2002-01-08 2003-07-18 Tokyo Electron Ltd 搬送機構、処理システム及び搬送方法
US9226407B2 (en) * 2002-07-01 2015-12-29 Semigear Inc Reflow treating unit and substrate treating apparatus
US10086511B2 (en) * 2003-11-10 2018-10-02 Brooks Automation, Inc. Semiconductor manufacturing systems
KR100583727B1 (ko) * 2004-01-07 2006-05-25 삼성전자주식회사 기판 제조 장치 및 이에 사용되는 기판 이송 모듈
JP5120017B2 (ja) * 2007-05-15 2013-01-16 東京エレクトロン株式会社 プローブ装置
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
WO2012032701A1 (ja) * 2010-09-10 2012-03-15 パナソニック株式会社 基板下受装置および基板の熱圧着装置
JP5478565B2 (ja) * 2011-07-15 2014-04-23 東京エレクトロン株式会社 接合システム
JP5815345B2 (ja) * 2011-09-16 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
WO2013088733A1 (ja) * 2011-12-14 2013-06-20 株式会社ニコン 基板ホルダ及び一対の基板ホルダ
KR102103811B1 (ko) * 2012-04-24 2020-04-23 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
AT16645U1 (de) * 2012-05-30 2020-04-15 Ev Group E Thallner Gmbh Vorrichtung und Verfahren zum Bonden von Substraten
JP6336467B2 (ja) * 2012-11-30 2018-06-06 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 不等長の前腕部を備えた多軸ロボット装置、電子デバイス製造システム、及び、電子デバイス製造において基板を搬送するための方法
CN105164799B (zh) * 2013-03-15 2020-04-07 应用材料公司 基板沉积系统、机械手移送设备及用于电子装置制造的方法
JP6190645B2 (ja) * 2013-07-09 2017-08-30 東京エレクトロン株式会社 基板搬送方法
JP6046007B2 (ja) * 2013-08-29 2016-12-14 東京エレクトロン株式会社 接合システム
TWI641458B (zh) * 2014-01-05 2018-11-21 美商應用材料股份有限公司 用於傳輸電子裝置製造中之基板之機器人設備、驅動組件，及方法
US10381257B2 (en) * 2015-08-31 2019-08-13 Kawasaki Jukogyo Kabushiki Kaisha Substrate conveying robot and substrate processing system with pair of blade members arranged in position out of vertical direction
JP6573289B2 (ja) * 2016-01-06 2019-09-11 ヤマハモーターロボティクスホールディングス株式会社 電子部品実装装置
JP6670713B2 (ja) * 2016-09-20 2020-03-25 東京エレクトロン株式会社 基板処理装置及び基板搬送方法
KR20210027503A (ko) * 2016-10-18 2021-03-10 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 워크피스 처리를 위한 시스템 및 방법
TWI668789B (zh) * 2017-02-03 2019-08-11 日商新川股份有限公司 接合裝置
KR102000079B1 (ko) * 2017-07-19 2019-07-18 세메스 주식회사 다이 본딩 장치
US10049904B1 (en) * 2017-08-03 2018-08-14 Applied Materials, Inc. Method and system for moving a substrate
KR102047035B1 (ko) * 2017-09-25 2019-11-20 세메스 주식회사 다이 본딩 장치
JP7129793B2 (ja) * 2018-03-06 2022-09-02 シャープ株式会社 接合装置
KR102630226B1 (ko) * 2021-09-23 2024-01-29 한화정밀기계 주식회사 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법

Also Published As

Publication number Publication date
SG11202110483XA (en) 2021-10-28
TWI797461B (zh) 2023-04-01
TW202109715A (zh) 2021-03-01
KR20210138070A (ko) 2021-11-18
WO2021020124A1 (ja) 2021-02-04
CN113632212A (zh) 2021-11-09
US20220320034A1 (en) 2022-10-06
JP7165445B2 (ja) 2022-11-04
JPWO2021020124A1 (ja) 2021-11-11

Similar Documents

Publication Publication Date Title
JP5032170B2 (ja) 検査装置
TWI654714B (zh) Robot unit and transfer method
US20130333731A1 (en) Substrate processing apparatus and substrate processing method
JP2007107941A (ja) 検査工程の搬送装置及び検査工程の搬送方法
CN212694244U (zh) 涂敷、显影装置
JP2014017313A (ja) 部品実装装置
KR102642166B1 (ko) 실장 장치
WO2008097012A1 (en) Vision system of sawing and placement equipment
US20220005720A1 (en) Fluxless gang die bonding arrangement
KR101460626B1 (ko) 반도체 자재 공급장치
WO2015075817A1 (ja) 基板処理システム
KR101362652B1 (ko) 테스트 핸들러
KR102548907B1 (ko) 플립 칩 본딩을 위한 기판 로딩 장치
KR102582062B1 (ko) 플립 칩 본딩을 위한 기판 언로딩 장치
KR102590869B1 (ko) 플립 칩 본딩을 위한 웨이퍼 로딩 장치
KR101543843B1 (ko) 다이 본딩 장치
WO2023125916A1 (zh) 一种晶圆抛光系统及晶圆传输方法
CN116072769B (zh) 一种硅片加工生产线
TWI791927B (zh) 基板處理裝置
CN219873412U (zh) 一种晶圆键合设备
KR200464068Y1 (ko) 픽업 유닛 및 이를 갖는 반도체 제조장치
US6412680B1 (en) Dual-in-line BGA ball mounter
TWI222153B (en) Integrated device and method to handle the carriers for disk-shaped object, such as semiconductor wafers or CDs
CN116494102A (zh) 一种晶圆抛光系统及晶圆传输方法
KR20220093802A (ko) 반도체 스트립 이송 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant