KR102636492B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102636492B1
KR102636492B1 KR1020180088583A KR20180088583A KR102636492B1 KR 102636492 B1 KR102636492 B1 KR 102636492B1 KR 1020180088583 A KR1020180088583 A KR 1020180088583A KR 20180088583 A KR20180088583 A KR 20180088583A KR 102636492 B1 KR102636492 B1 KR 102636492B1
Authority
KR
South Korea
Prior art keywords
layer
display device
substrate
metal layer
flexible substrate
Prior art date
Application number
KR1020180088583A
Other languages
English (en)
Other versions
KR20200013820A (ko
Inventor
김효중
김태영
박종우
조대연
임기주
최영태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180088583A priority Critical patent/KR102636492B1/ko
Priority to US16/408,953 priority patent/US10877521B2/en
Priority to CN201910692310.7A priority patent/CN110783376A/zh
Publication of KR20200013820A publication Critical patent/KR20200013820A/ko
Application granted granted Critical
Publication of KR102636492B1 publication Critical patent/KR102636492B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1626—Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 개시는 표시 장치에 관한 것으로서, 일 실시예에 따른 표시 장치는 플렉서블 기판; 상기 플렉서블 기판 위에 위치하며, 박막 트랜지스터를 포함하는 표시 소자; 상기 플렉서블 기판의 하부에 위치하는 금속층; 및 상기 플렉서블 기판과 상기 금속층 사이에 형성되는 공기층을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것으로서, 보다 구체적으로 플렉서블 기판을 포함하는 표시 장치에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 유기 발광 표시 장치(Organic Emitting Diode display) 등이 있다.
일반적으로 액정 표시 장치가 주로 사용되었으나, 최근 유기 발광 표시 장치가 표시 장치로써 주목 받고 있다.
일반적으로 액정 표시 장치는 기판, 기판 상에 위치하는 박막 트랜지스터 및 액정(Liquid Crystal)층을 포함하며, 유기 발광 표시 장치는 액정 표시 장치와 마찬가지로 기판, 박막 트랜지스터를 포함하나, 액정층 대신 스스로 발광하는 유기 발광 소자를 포함하는 차이가 있다.
이러한 표시 장치에 사용되는 기판은 유리 소재를 사용하는 것이 일반적이나, 최근 플렉서블(flexible)제품에 적용하기 위해 플라스틱이나 폴리이미드(PI: polyimid) 등을 사용하여 기판을 제작하는 경우가 증가하고 있다.
플렉서블 표시 장치에서는 플라스틱과 같은 플렉서블 기판을 사용함으로 인하여 유리 기판을 사용할 때 발생하지 않던 문제점, 예를 들어, 박막 트랜지스터 게이트 전압에서 저주파수 대역의 노이즈 신호 투과나 잔상 발생 등 표시 품질이 저하되는 문제가 있다.
일 실시예는 플렉서블 표시 장치에서, 트랜지스터 하부 구조의 총 커패시턴스를 변화시켜, 잔상 및 표시 품질이 개선된 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 플렉서블 기판; 상기 플렉서블 기판 위에 위치하며, 박막 트랜지스터를 포함하는 표시 소자; 상기 플렉서블 기판의 하부에 위치하는 금속층; 및 상기 플렉서블 기판과 상기 금속층 사이에 형성되는 공기층을 포함한다.
상기 기판과 상기 금속층 사이에 위치하며, 상기 금속층의 양 단에 형성되는 지지 부재를 더 포함할 수 있다.
상기 지지 부재는 상기 기판과 마주보는 상기 금속층의 일 면에 형성될 수 있다.
상기 지지 부재는 필름 및 상기 필름 내부에 형성되는 볼을 포함할 수 있다.
상기 필름의 일 면은 볼록한 부분과 오목한 부분이 연속적일 수 있다.
상기 플렉서블 기판과 상기 지지 부재 사이 또는 상기 지지 부재와 상기 금속층의 사이 중 적어도 하나에 공기층이 형성될 수 있다.
상기 필름 또는 상기 볼은 도전성을 가지는 물질을 포함할 수 있다.
상기 플렉서블 기판 위에 위치하는 배리어층; 및 상기 배리어층 위에 위치하는 버퍼층을 더 포함하며, 상기 버퍼층 위에 상기 표시 소자가 위치할 수 있다.
상기 버퍼층 또는 상기 배리어층은 산화 규소(SiOx), 질화 규소(SiNx) 및 산화 알루미늄(Al2O3) 중 적어도 하나의 물질로 이루어질 수 있다.
상기 버퍼층의 두께는 2000 Å이고, 상기 배리어층의 두께는 5000 Å일 수 있다.
상기 박막 트랜지스터는 반도체층 및 상기 반도체층 위에 위치하는 게이트 전극을 포함할 수 있다.
상기 반도체층과 상기 게이트 전극 사이에는 제1 절연막이 위치할 수 있다.
상기 금속층의 일 단은 접지전극과 연결될 수 있다.
상기 플렉서블 기판은 폴리이미드로 이루어질 수 있다.
상기 플렉서블 기판의 두께는 3 μm 에서 10 μm 범위내로 형성될 수 있다.
일 실시예에 따른 표시 장치는 플렉서블 기판; 상기 플렉서블 기판 위에 위치하는 배리어층; 상기 배리어층 위에 위치하는 버퍼층; 및 상기 버퍼층 위에 위치하는 박막 트랜지스터를 포함하는 표시 소자; 및 상기 표시 소자와 상기 플렉서블 기판의 사이에 위치하는 고유전율층을 포함한다.
상기 고유전율층은 상기 플렉서블 기판과 상기 배리어층 사이에 위치할 수 있다.
상기 고유전율층은 상기 배리어층과 상기 버퍼층 사이에 위치할 수 있다.
상기 박막 트랜지스터는 반도체층 및 상기 반도체층 위에 위치하는 게이트 전극을 포함하며, 상기 반도체층과 상기 게이트 전극 사이에는 제1 절연막이 위치할 수 있다.
상기 플렉서블 기판은 폴리이미드로 이루어질 수 있다.
실시예들에 따르면, 기판 하부에 공기층과 금속층이 순차적으로 형성되어 트랜지스터 하부가 가지는 총 커패시턴스가 감소한다.
즉, 트랜지스터 하부의 커패시턴스가 감소함에 따라, 주파수 영역에서 노이즈가 포함된 저주파수 대역의 신호를 필터링 할 수 있게 된다.
또한, 트랜지스터 하부의 전하가 트랜지스터로 이동하지 않게 되는바, 트랜지스터가 정상 동작하고, 잔상 및 표시 품질이 개선된 표시 장치를 구현할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 단면도이다.
도 2는 일 실시예에 따른 표시 장치의 배면도이다.
도 3은 도 2의 III-III선을 따라 자른 단면도이다.
도 4는 비교예에 따른 표시 장치의 단면도 및 이에 대응하는 회로도이다.
도 5는 도 3의 단면도 및 이에 대응하는 회로도이다.
도 6은 도 4 및 도 5의 회로도에서 주파수에 따른 게이트 전압을 나타낸 그래프이다.
도 7은 일 실시예에 따른 표시 장치의 단면도이다.
도 8은 일 실시예에 따른 표시 장치의 단면도이다.
도 9a, 9b, 9c는 일 실시예에 따른 표시 장치의 배면도이다.
도 10은 일 실시예에 따른 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1을 통하여 일 실시예에 따른 표시 장치를 살펴본다.
도 1은 일 실시예에 따른 표시 장치의 단면도이다.
도 1을 참고하면, 일 실시예에 따른 표시 장치는 윈도우(100), 박막 트랜지스터를 포함하는 표시 소자(200), 기판(300), 공기층(400), 지지 부재(407) 및 금속층(500)이 차례로 적층된 구조를 포함한다.
윈도우(100)는 표시 장치의 상부에 배치되며, 하부에 배치되는 다양한 구성들을 보호한다. 윈도우(100)는 투명한 물질로 형성되어 표시 장치의 내부에서 발생되는 내부광을 외부로 투과시켜 화상이 외부에서 시인될 수 있도록 한다. 윈도우(100)는 투명 필름, 유리 또는 플라스틱 등으로 형성될 수 있다.
표시 소자(200)는 윈도우(100) 하부에 배치되며, 표시 장치에서 영상을 표시하는 부분이다. 표시 소자(200)는 박막 트랜지스터 및 이에 연결되어 영상을 표시하는 표시부를 포함한다. 표시부는 액정층 또는 유기 발광 소자 등으로 다양하게 구현될 수 있다. 박막 트랜지스터는 전압을 인가 받아 표시부를 구동하며, 유기 발광 소자를 구동하는 경우에는 적어도 두 개의 박막 트랜지스터를 사용할 수 있다. 실시예에 따라서는 6개 내지 8개의 많은 박막 트랜지스터를 사용할 수도 있다. 또한, 실시예에 따라서 박막 트랜지스터는 구동 트랜지스터, 스위칭 트랜지스터, 보상 트랜지스터, 초기화 트랜지스터 및 발광 제어 트랜지스터 등을 포함할 수 있다.
표시 소자(200)의 하부에는 기판(300)이 위치하며, 기판(300)은 플라스틱이나 폴리이미드(PI)와 같은 플렉서블한 재질로 형성될 수 있다.
기판(300)의 하부에는 공기층(400)이 위치하며, 공기층(400)의 하부에는 금속층(500)이 위치한다.
먼저, 금속층(500)은 기판(300)으로부터 일정 거리 떨어져 위치할 수 있다. 또한, 금속층(500)은 기판(300)과 함께 휠 수 있는 두께를 가지며, 금속 필름(Metal Film)형태로 형성될 수 있다.
한편, 공기층(400)은 기판(300)과 금속층(500) 사이의 빈 공간에 형성된다. 공기층(400)이 위치하는 공간은 지지 부재(407)에 의하여 지지되며, 지지 부재(407)는 금속층(500)의 양 단 또는 다양한 위치에 형성되어 금속층(500)과 기판(300)의 간격을 유지 시킨다. 즉, 공기층(400)은 지지 부재(407)를 제외한 공간에 형성된다.
금속층(500)은 하나만 형성될 수도 있고, 복수개가 형성될 수도 있다. 복수개가 형성되는 예를 도 2 및 도 3을 통하여 살펴본다.
도 2는 일 실시예에 따른 표시 장치의 배면도이고, 도 3은 도 2의 III-III 선을 따라 자른 단면도이다.
도 2에서 도시된 표시 장치는 휴대용 전자기기지만, 실시예에 따라서는 TV, 태블릿 PC 등 다양한 전자기기에 적용될 수 있다.
도 2를 참고하여, 일 실시예에 따른 표시 장치를 배면에서 보면, 기판(300), 금속층(500) 및 지지 부재(407)를 포함한다. 기판(300)의 배면에는 복수의 금속층(500)이 위치하고, 지지 부재(407)는 금속층(500) 각각의 양 단에 위치한다.
기판(300)의 좌측에는 복수의 금속층(500)이 기판(300)의 가장자리와 나란하게 위치하며, 기판(300)의 우측에는 좌측과 마주보는 위치로 복수의 금속층(500)이 기판(300)의 가장자리와 나란하게 위치한다. 또한, 기판(300)의 하단에도 복수의 금속층(500)이 가장자리를 따라 나란하게 배열된다. 여기서, 복수의 금속층(500)은 일정거리 떨어져 위치하고 있으며, 각 금속층(500) 간의 거리는 일정할 수도 있고 일정하지 않을 수도 있다.
또한, 금속층(500)은 기판(300)의 하부 중 특정 기능을 위하여 비워두어야 하는 공간에는 형성되지 않을 수 있다. 즉, 도 2에서는 카메라 영역(A)을 도시하여 카메라가 형성되는 위치에 금속층(500)이 형성되지 않는 것을 도시하였다. 하지만, 카메라에 한정되지 않으며 지문 센서(미도시)나 조명 센서(미도시) 등 다양한 센서를 형성하는 위치에도 금속층(500)은 형성되지 않을 수 있다.
기판(300)의 양 측에 배열된 복수의 금속층(500)은 크기가 비슷한 4개의 사각형이다. 양 측의 가장 윗쪽에는 길이 및 너비가 유사한 1개의 정사각형의 금속층(500)이 위치하고, 양 측의 아래쪽으로는 길이보다 너비가 약간 긴 3개의 직사각형의 금속층(500)의 위치한다. 기판(300)의 하단에는 길이 및 너비가 유사한 3개의 정사각형이 위치한다. 사각형의 금속층(500)은 0.5 센티미터 x 0.5 센티미터 이하로 형성될 수도 있다. 여기서, 금속층(500)은 사각형으로 구현되었으나, 원형 또는 삼각형 등 다양한 형상으로 구현될 수 있다. 또한, 복수의 금속층(500)은 크기 및 모양이 같거나, 크기 및 모양이 각각 다른 형태로 구현될 수 있다.
지지 부재(407)는 기판(300)과 마주보는 금속층(500)의 양 단에 위치한다. 지지 부재(407)는 금속층(500)의 양 단에 두 개의 지지 부재(407)가 형성되며, 프릿(Frit) 등으로 경화되어 형성될 수 있다.
금속층(500)의 양 단에는 2개의 지지 부재(407)가 형성되며, 2개의 지지 부재(407)는 일정 거리 떨어져 위치한다. 금속층(500)의 크기 및 모양에 따라 지지 부재(407)의 개수는 다양하게 형성될 수 있으며, 개수에 따라 지지 부재(407) 간의 간격은 달라질 수 있다.
지지 부재(407)는 금속층(500)의 너비 방향으로 긴 타원형으로 형성되며, 금속층(500)의 크기 및 모양에 따라 원형, 원통형 등 다양하게 형성될 수 있다.
지지 부재(407)는 금속층(500)이 기판(300)과 부착되게 하며, 기판(300)과 지지 부재(407) 또는 지지 부재(407)와 금속층(500)은 이방성 도전 필름(ACF) 등의 접착제에 의해 부착될 수 있다.
지지 부재(407)는 기판(300)과 금속층(500)의 거리를 일정하게 유지하도록 한다. 따라서, 금속층(500)이 기판(300)과 중첩하는 면적 중 지지 부재(407)를 제외한 면적에는 공기층(400)이 형성될 수 있다.
도 2는 일 예시에 불과한 것인바, 크기 모양을 달리하여 금속층(500) 및 지지 부재(407)는 기판(300) 하부에 다양하게 배열될 수 있다.
도 3을 참고하여 일 실시예에 따른 표시 장치의 단면도에서 적층 순서에 따라 상세히 설명한다.
도 3은 도 2의 III-III선을 따라 자른 단면도이다. 도 3은 도 1의 표시 장치의 단면도에서 윈도우(100)를 제외하고, 표시 소자(200)에 포함된 박막 트랜지스터(210), 기판(300), 공기층(400), 지지 부재(407) 및 금속층(500)을 포함한 구조를 상세히 설명하기 위한 것이다.
도 3의 일 실시예에 따른 표시 장치는 금속층(500), 공기층(400), 지지 부재(407), 기판(300), 버퍼층(130) 및 박막 트랜지스터(210)를 포함한다. 여기서, 박막 트랜지스터(210)는 게이트 전극(121), 반도체층(160), 제1 절연막(141), 제2 절연막(142), 제3 절연막(143), 소스 전극(153) 및 드레인 전극(154)을 포함한다.
도 3을 참고하면, 금속층(500)은 기판(300)의 하부에 위치한다. 금속층(500)은 기판(300)의 하부 중 가운데에 위치하며, 기판(300)보다 작은 크기로 형성된다. 금속층(500)은 기판(300)의 하부 좌측, 우측 등 자유롭게 배치될 수 있으며, 배치 위치에 따라 금속층(500)의 크기 및 모양은 다양하게 형성될 수 있다.
금속층(500)의 일 단은 접지층(미도시)에 연결될 수 있다.
금속층(500)은 알루미늄(Al), 구리(Cu), 은(Ag), 텅스텐(W) 및 금(Au) 등의 열전도율이 높은 금속으로 이루어질 수 있다.
지지 부재(407)는 금속층(500)의 양 단에 위치하며, 기판(300)과 금속층(500) 사이에 형성된다. 지지 부재(407)는 프릿, 접착 물질 등이 경화되어 형성될 수 있다.
공기층(400)은 기판(300)과 금속층(500)이 마주보는 내부 공간에 형성된다. 공기층(400)은 금속층(500)의 양 단에 위치하는 지지 부재(407)의 내부 공간을 의미할 수도 있다. 여기서, 공기층(400)은 금속층(500)의 크기 및 모양에 따라 형성되는 부피가 달라질 수 있다.
기판(300)은 공기층(400) 및 지지 부재(407) 위에 위치한다. 기판(300)은 플라스틱이나 폴리이미드(PI)와 같은 플렉서블한 재질로 이루어질 수 있으며, 3μm에서 10μm의 두께로 형성될 수 있다.
기판(300) 위에는 배리어층(120)이 위치하고, 배리어층(120) 위에는 버퍼층(130)이 위치한다. 배리어층(120) 및 버퍼층(130)은 산화 규소(SiOx), 질화 규소(SiNx), 산화 알루미늄(Al2O3) 등의 무기 절연 물질을 포함할 수 있으며, 또한 폴리이미드 아크릴(에폭시 첨가) 등의 유기 절연 물질도 포함할 수 있다. 여기서, 배리어층(120)은 5000 (0.5μm)로 형성될 수 있으며, 버퍼층(130)은 2000 (0.2μm)로 형성될 수 있다.
버퍼층(130) 위에는 반도체층(160)이 위치한다. 반도체층(160)은 채널 영역(150), 소스 영역(151) 및 드레인 영역(152)을 포함한 것이다. 반도체층(160)은 폴리 실리콘(Poly-Si) 같은 다결정 반도체 또는 산화물 반도체를 포함할 수 있다.
반도체층(160) 위에는 이를 덮은 제1 절연막(141)이 위치한다. 제1 절연막(141) 위에는 박막 트랜지스터(210)의 게이트 전극(121)이 위치한다. 게이트 전극(121) 위에는 이를 덮은 제2 절연막(142)이 위치하며, 제2 절연막(142) 위에는 이를 덮은 제3 절연막(143)이 위치한다. 제1 절연막(141), 제2 절연막(142) 및 제3 절연막(143)은 산화 규소(SiOx), 질화 규소(SiNx), 산화 알루미늄(Al2O3) 등의 물질로 형성될 수 있다.
소스 영역(151) 및 드레인 영역(152)은 제1 절연막(141), 제2 절연막(142) 및 제3 절연막(143)을 관통하여 형성된 접촉 구멍을 통해 다른 박막 트랜지스터의 전극(미도시) 또는 데이터선(미도시)과 연결될 수 있다.
도 2 및 도 3은 휴대용 전자기기에 적용된 표시 장치를 설명하였으나, 일 실시예에 따른 표시 장치는 휴대용 전자기기에 한정되는 것이 아닌 다양한 전자기기에 적용될 수 있음은 물론이다.
이하, 도 4, 도 5 및 도 6을 통해, 표시 장치가 구동될 때, 변화되는 게이트 전압을 상세히 살펴본다.
도 4는 비교예에 따른 표시 장치의 단면도 및 이에 대응하는 회로도이고, 도 5는 도 3의 단면도 및 이에 대응하는 회로도이다. 그리고, 도 6은 도 4 및 도 5 회로도의 주파수에 따른 게이트 전압을 나타낸 그래프이다.
먼저, 도 4의 단면도를 참고하면, 비교예에 따른 표시 장치는 기판(300'), 배리어층(120'), 버퍼층(130') 및 박막 트랜지스터(210')를 포함한다. 여기서, 박막 트랜지스터(210')는 게이트 전극(121'), 반도체층(160'), 제1 절연막(141'), 제2 절연막(142'), 제3 절연막(143'), 소스 전극(153') 및 드레인 전극(154')을 포함한다.
기판(300')은 플라스틱이나 폴리이미드 등의 플렉서블 재질로 형성될 수 있다.
플렉서블 재질의 기판에서는 박막 트랜지스터가 구동될 때, 트랜지스터 상하부에 위치하는 층상 구조의 물질, 전하의 이동 등에 의하여, 트랜지스터가 정상적으로 구동되지 못하는 문제점이 발생할 수 있다.
이하, 트랜지스터 구동에 영향을 미치는 인자를 살펴보기 위하여 도 4의 회로도를 참고하여 설명한다.
도 4의 회로도는 비교예에 따른 표시 장치의 단면도에 대응하는 소자 및 연결 배선을 도시한 것이다. 회로도는 박막 트랜지스터(210')가 구동될 때, 게이트 전압(V'gate)을 기준으로, 트랜지스터(210') 구동에 영향을 미치는 인자를 설명하기 위한 것이다.
도 4의 회로도는 게이트 구동부(1000'), 저항(R'), 버퍼층(130')의 커패시터(Cf), 배리어층(120')의 커패시터(Cb) 및 기판(300')의 커패시터(Cp)를 도시한다. 여기서, 저항(R')은 게이트 구동부(1000')와 박막 트랜지스터(210') 사이에 연결된 배선의 저항을 의미한다. 저항(R')은 배선의 길이 및 단면적, 저항률에 의해 결정될 수 있다.
도 4의 회로도에서, 게이트 구동부(1000')의 일 단은 접지전원에 연결되고, 타 단은 저항(R')과 연결된다. 저항(R')은 게이트 구동부(1000')와 버퍼층(130')의 커패시터(Cf) 사이에 연결된다. 버퍼층(130')의 커패시터(Cf)는 배리어층(120')의 커패시터(Cb) 및 기판(300')의 커패시터(Cp)와 연결된다. 기판(300')의 커패시터(Cp)의 일 단은 배리어층(120')의 커패시터(Cb)에 연결되고, 타 단은 플로팅(floating)되거나 다른 구성(미도시)에 연결될 수 있다.
게이트 구동부(1000')는 신호 제어부(미도시)로부터 인가된 게이트 제어 신호에 따라서 게이트 온 전압과 게이트 오프 전압을 교대로 게이트 전극(121')과 연결된 게이트 배선에 인가한다. 게이트 온 전압이 인가되면, 박막 트랜지스터(210')는 턴 온(Turn on)된다.
박막 트랜지스터(210')가 턴 온(Turn on)되면, 게이트 전압, 게이트 전극 - 소스 전극에 걸리는 전압과 트랜지스터의 임계 전압 등에 따라서 트랜지스터가 구동된다.
트랜지스터가 턴 온(Turn on) 된 후, 게이트 전압(V'gate)은 게이트 구동부(1000')에서 인가되는 전압, 저항(R'), 버퍼층(130')의 전하, 배리어층(120')의 전하, 기판(300')의 전하 및 외부전원(미도시)에 의한 전압 및 주파수 등에 의해 영향을 받을 수 있다.
구체적으로, 이하에서는 박막 트랜지스터 하부에 위치하는 버퍼층(130')의 전하, 배리어층(120')의 전하 및 기판(300')의 전하에 따라 도출되는 각 층의 커패시턴스를 중심으로 살펴본다.
버퍼층(130'), 배리어층(120') 및 기판(300')과 같은 절연영역의 커패시턴스는 영역의 두께, 영역의 유전 상수 및 영역 상하의 도전층의 면적에 따라 달라진다. 상하의 도전체 영역 면적이 동일하지 않으면, 관련된 면적은 대략 둘 중보다 작은 면적이다.
각 층의 커패시턴스는 에 의해 다음과 같이 나타낼 수 있다.
구체적으로, 버퍼층(130')의 커패시턴스()는 하기의 수학식 1이다.
는 버퍼층(130')의 면적, 은 버퍼층(130')의 두께, 은 버퍼층(130')의 유전 상수이다.
그리고, 배리어층(120')의 커패시턴스()는 하기의 수학식 2이다.
는 배리어층(120')의 면적, 은 배리어층(120)의 두께, 은 버퍼층(130)의 유전 상수이다.
또한, 기판(300')의 커패시턴스()는 수학식 3이다.
여기에서, 는 기판(300')과 배리어층(120')의 중첩 면적, 은 기판(300)의 두께, 은 기판(300')의 유전 상수이다.
버퍼층(130')의 커패시터(Cf), 배리어층(120')의 커패시터(Cb) 및 기판(300')의 커패시터(Cp)는 직렬 연결되어 있다.
따라서, 도 4의 비교예의 박막 트랜지스터(210') 하부 구조의 총 커패시턴스(C'total)는 다음과 같다.
다음에서는 도 5를 참고하여, 일 실시예의 표시 장치에서 박막 트랜지스터가 구동 될 때, 트랜지스터의 동작에 영향을 미치는 인자를 살펴본다.
도 5는 도 3의 단면도 및 이에 대응하는 회로도이다.
도 5를 참고하면, 도 3에서 설명한 바와 같이, 일 실시예에 따른 표시 장치는 금속층(500), 공기층(400), 지지 부재(407), 기판(300), 배리어층(120), 버퍼층(130) 및 박막 트랜지스터(210)를 포함한다.
도 5의 단면도는 도 4의 단면도와는 달리 금속층(500), 지지 부재(407) 및 공기층(400)을 더 포함한다.
도 5의 회로도는 일 실시예에 따른 표시 장치의 단면도에 대응하는 소자 및 연결 배선을 도시한 것이다.
도 5의 회로도는 게이트 구동부(1000), 저항(R), 버퍼층(130)의 커패시터, 배리어층(120)의 커패시터, 기판(300)의 커패시터 및 공기층(400)의 커패시터를 도시한다.
도 5의 회로도에서, 게이트 구동부(1000)의 일 단은 접지전원에 연결되고, 타 단은 저항(R)과 연결된다. 저항(R)은 게이트 구동부(1000)와 버퍼층(130)의 커패시터 사이에 연결된다. 버퍼층(130)의 커패시터는 배리어층(120)의 커패시터와 연결되고, 배리어층(120)의 커패시터는 기판(300)의 커패시터의 일 단과 연결된다. 기판(300)의 커패시터의 타 단은 공기층(400)의 커패시터의 일 단과 연결되고, 공기층(400)의 커패시터의 타 단은 접지층에 연결된다. 공기층(400)의 커패시터의 타 단은 외부전원(Vi)을 통해 접지층에 연결될 수도 있다.
일 실시예에 따른 표시 장치에서 박막 트랜지스터 턴 온(Turn on) 구동시에, 도 4와 마찬가지로 게이트 전압(Vgate)은 게이트 구동부(1000)에서 인가되는 전압, 저항(R), 버퍼층(130)의 전하, 배리어층(120)의 전하, 기판(300)의 전하 및 외부전원(미도시)에 의한 전압 및 주파수 등에 의해 영향을 받을 수 있다.
이하에서는 박막 트랜지스터(210) 하부에 위치하는 버퍼층(130)의 전하, 배리어층(120)의 전하 및 기판(300)의 전하에 따라 도출되는 각 층의 커패시턴스를 중심으로 살펴본다.
버퍼층(130), 배리어층(120), 기판(300)의 커패시턴스는 도 4의 단면도와 도 5의 단면도에서 동일한 구조를 나타내는바, 상기 도 4의 회로도에서 살펴본 바와 동일하게 나타낼 수 있다.
하지만, 도 4와 달리, 도 5에서는 공기층(400)을 더 포함하므로, 공기층(400)의 유전율인 1을 반영하여 나타낸다. 공기층(400)의 커패시턴스에서 기판(300) 및 금속층(500)과 중첩하는 면적 및 거리는 큰 영향을 미치지 않는바, 공기층(400)의 커패시턴스는 대략 1로 나타낼 수 있다.
버퍼층(130)의 커패시터(Cf), 배리어층(120)의 커패시터(Cb), 기판(300)의 커패시터(Cp) 및 공기층(400)의 커패시터(Ca)는 직렬 연결되어 있다.
따라서, 도 5의 일 실시예의 박막 트랜지스터(210) 하부 구조의 총 커패시턴스(Ctotal)는 다음과 같다.
상기 살펴본 도 4의 비교예의 트랜지스터 하부의 총 커패시턴스인 수학식 4 와 비교할 때, 도 5의 일 실시예의 트랜지스터 하부의 총 커패시턴스가 더 작은 값을 가짐을 알 수 있다.
다시 도 4의 회로도를 살펴보면, 비교예의 박막 트랜지스터(210') 구동시에, 게이트 전압(V'gate)은 저항(R'), 버퍼층(130')의 커패시터(Cf), 배리어층(120')의 커패시터(Cb), 기판(300')의 커패시터(Cp)에 의한 영향을 받는다.
반면, 도 5의 회로도에서 일 실시예의 박막 트랜지스터(210) 구동시에, 게이트 전압(Vgate)은 저항(R), 버퍼층(130)의 커패시터(Cf), 배리어층(120)의 커패시터(Cb), 기판(300)의 커패시터(Cp) 뿐만 아니라 공기층(400)의 커패시터(Ca)에 의한 영향을 더 받는다.
표시 장치의 표시 품질은 전원이 인가되지 않을 때, 표시 장치에 잔상이 나타나지 않는 것으로 파악할 수 있다.
하지만, 전원이 인가되지 않아도 트랜지스터의 전류는 바로 0이 되지 않고, 전류가 남아 표시 장치에 잔상이 나타나게 된다. 전원이 인가되지 않을 때, 트랜지스터가 완전히 오프(off) 되기까지의 시간을 시상수 관점에서 유추해볼 수도 있다.
도 4 및 도 5의 회로도를 참고하면, 저항(R)과 커패시터(C)가 직렬로 연결된 회로로써, 외부 전압이 인가되어 게이트 전압이 일정하게 유지되기까지의 시간(시상수)을 유추해 볼 수 있다. 저항(R)과 커패시터(C)가 직렬로 연결된 회로의 시상수는 1/RC 로 직관적으로 유추할 수 있다.
도 4 회로도의 시상수는 1/(R'C'total)로 나타낼 수 있다. 즉, R'은 게이트 구동부(1000')와 박막 트랜지스터(210') 사이에 연결된 배선의 저항을 의미하고, C'total은 비교예의 박막 트랜지스터(210') 하부 구조의 총 커패시턴스을 의미한다.
또한, 도 5 회로도의 시상수는 1/(RCtotal)로 나타낼 수 있다. 즉, R은 게이트 구동부(1000)와 박막 트랜지스터(210) 사이에 연결된 배선의 저항을 의미하고, Ctotal은 비교예의 박막 트랜지스터(210) 하부 구조의 총 커패시턴스을 의미한다.
도 4의 1/(R'C'total)와 도 5의 1/(RCtotal)를 비교하면, 도 4와 도 5는 동일한 저항값을 가진다. 하지만, 도 5의 Ctotal는 도 4의 C'total 보다 작은 값을 가지는바, 도 4의 시상수가 더 큰 것을 알 수 있다. 즉, 도 4의 비교예의 표시 장치는 전원이 인가되지 않을 때 박막 트랜지스터의 게이트 전압이 0으로 소멸되는 시간이 길게 유지되므로, 잔상이 더 길게 남는 결과를 초래하게 된다.
이하, 도 6을 함께 참고하여, 주파수 영역에 따라 게이트 전압의 변화를 살펴본다.
도 6은 도 4 및 도 5의 회로도에서 주파수에 따른 게이트 전압을 나타낸 그래프이다.
도 6의 그래프를 참고하면, 점선은 도 4의 비교예의 표시 장치의 게이트 전압의 동작을 도시한 것이고, 실선은 도 5의 일 실시예의 표시 장치의 게이트 전압의 동작을 도시한 것이다.
먼저 도 5의 회로도를 참고하면, 공기층(400)의 커패시터(Ca)가 외부 전원(Vi)을 통해 접지층에 연결되는 것을 가정한다.
저항(R)과 커패시터(Ctotal)가 직렬로 연결된 회로도에서, 트랜지스터가 구동될 때, 게이트 전압(Vgate)은 주파수영역에서 다음과 같이 나타낼 수 있다.
다시 도 6을 참고하면, 트랜지스터가 구동될 때, 게이트 전압(Vgate)은 주파수에 따라 대역통과 필터(High Pass Filter) 형태로 동작한다. 여기서, 게이트 전압(Vgate)의 3㏈ 값인 차단 주파수는 제1 주파수 또는 제2 주파수라 명칭한다.
도 5의 제1 주파수는 1/RCtotal이고, 도 4의 제2 주파수는 1/(R'C'total) 이다,
도 5의 제1 주파수(1/RCtotal)를 기준으로 할 때, 제1 주파수(1/RCtotal)보다 작은 주파수 대역에서 게이트 전압(Vgate)은 주파수( )의 크기에 비례하여 선형으로 증가한다. 제1 주파수(1/RCtotal)보다 큰 주파수 대역()에서 게이트 전압(Vgate)은 일정하게 유지된다. 도 4의 제2 주파수를 기준으로 살펴도, 도 5와 같은 고역 통과 필터 형태임을 확인할 수 있다.
비교예의 제2 주파수(1/R'C'total)는 일 실시예의 제1 주파수(1/RCtotal)보다 작은 값이다. 즉, 도 4의 비교예는 도 5의 일 실시예보다, 저주파수 대역에서 게이트 전압(Vgate)을 더 인가 받는다. 저주파수 대역에서 인가되는 게이트 전압(Vgate)은 노이즈를 많이 포함하고 있으며, 노이즈가 많이 포함된 게이트 전압(Vgate)은 트랜지스터의 구동에 영향을 미치고, 잔상 발생 등 표시 품질의 악화를 초래한다.
하지만, 도 5의 일 실시예의 제1 주파수는 도 4의 비교예의 제2 주파수보다 큰 값을 가진다. 비교예보다 저주파수 대역의 게이트 전압(Vgate)을 덜 인가 받으며, 상대적으로 노이즈가 적은 신호에 의해 트랜지스터가 구동되는바, 잔상이 개선되고, 표시 품질이 개선되는 효과가 발생한다.
표시 장치의 잔상을 해결하기 위해서는, 게이트 전압에서 저주파수 신호 대역의 노이즈가 통과하지 못하도록, 차단 주파수를 높게 설정할 필요가 있다.
이러한 효과는 도 5의 일 실시예에 따른 표시 장치의 기판(300)과 금속층(500) 사이에 공기층(400)이 형성되는 구조를 구현함에 따라 발생되며, 상기 도 1 내지 도 3 및 도 5에 도시된 구조 이외에도 공기층(400)을 형성할 수 있는 다른 구조가 존재할 수 있다.
이하 도 7에서 동일한 효과를 나타낼 수 있는 일 실시예에 따른 표시 장치에 대하여 살펴본다.
도 7은 일 실시예에 따른 표시 장치의 단면도이다.
도 7을 참고하면, 일 실시예에 따른 표시 장치는 금속층(500), 공기층(400), 필름(406), 볼(408), 기판(300), 버퍼층(130) 및 박막 트랜지스터(210)를 포함한다. 여기서, 박막 트랜지스터(210)는 게이트 전극(121), 반도체층(160), 제1 절연막(141), 제2 절연막(142), 제3 절연막(143), 소스 전극(153) 및 드레인 전극(154)을 포함한다.
도 7은 도 3의 일 실시예에 따른 표시 장치와 비교하여 기판(300), 배리어층(120), 버퍼층(130) 및 박막 트랜지스터(210)와 구조가 동일한바, 이에 관한 설명은 생략하도록 하겠다.
도 7을 참고하면, 필름(406) 및 볼(408)은 기판(300)의 하부에 위치한다. 필름(406)은 내부에 복수 개의 볼(408)을 포함하며, 볼(408)과 함께 기판(300)과 금속층(500) 사이가 일정 거리 유지되게 한다. 여기서, 필름(406) 및 볼(408)은 지지 부재(407)의 일 예이다.
필름(406)은 양 면이 울퉁불퉁한 요철면을 포함한다. 필름(406) 중 볼(408)이 위치하는 부분은 볼록하고, 볼(408)이 없는 필름 부분은 오목하다. 여기서, 필름(406)은 양 면이 볼록한 부분과 오목한 부분이 연속적으로 이루어지는 필름 형태일 수 있고, 일 면은 오목한 부분이 채워진 평평한 면으로 이루어지고, 일 면만 볼록한 부분과 오목한 부분으로 이루어질 수 있음은 물론이다.
필름(406)은 접착력을 가지는 물질로 이루어질 수 있으며, 도전 필름, 단열 필름, 보호 필름 등으로 구현될 수 있다. 볼(408)은 도전성을 가지는 물질로 이루어질 수 있으며, 도전볼 등으로 구현될 수 있다.
필름(406)은 기판(300)에 대응하는 크기로 다양하게 형성될 수 있으며, 볼(408)은 필름(406)의 두께보다 얇은 범위에서 다양한 크기로 형성될 수 있다.
금속층(500)은 필름(406)의 하부에 위치하며, 필름(406)의 측면과 금속층(500)의 측면이 일직선으로 나란하도록 위치한다. 금속층(500)은 필름(406)과 비슷한 크기로 형성될 수 있다. 하지만, 금속층(500)이 필름(406)보다 작은 경우, 금속층(500)은 필름(406) 하부 중 어디에나 위치할 수 있다.
금속층(500)의 일 단은 접지층(미도시)에 연결될 수 있다.
공기층(400)은 기판(300)의 하부와 필름(406) 사이의 오목한 부분에 형성된다. 또한, 금속층(500)과 필름(406) 사이의 오목한 부분에도 공기층(400)이 형성된다. 공기층(400)은 필름(406)의 단면 면적 및 모양에 따라 형성되는 부피가 달라질 수 있다.
기판(300)과 금속층(500) 사이에는 필름(406) 이외에도 보호 필름, 복수의 도전성 있는 필름 등이 적층되어 형성될 수 있음은 물론이다.
일 실시예에 따른 표시 장치는, 기판(300)의 하부에 공기층(400)이 형성되는바, 트랜지스터 하부 구조의 총 커패시턴스가 감소하게 된다.
즉, 트랜지스터 하부의 총 커패시턴스가 감소함에 따라, 주파수 영역에서 노이즈가 포함된 저주파수 대역의 게이트 전압을 필터링 할 수 있게 된다.
또한, 트랜지스터 하부의 전하가 트랜지스터로 이동하지 않게 되는바, 트랜지스터가 정상 동작하고, 잔상 및 표시 품질이 개선된 표시 장치를 구현할 수 있게 된다.
이러한 효과는 기판 하부에 공기층과 금속층을 순차적으로 형성한 구조에 의한 것이다. 반면, 기판(300)과 금속층(500)의 거리에 따라 잔상 개선의 정도가 달라질 수 있다.
이하, 도 8을 통하여 기판(300)과 금속층(500) 간의 거리에 따른 잔상 효과를 살펴본다.
도 8은 일 실시예에 따른 표시 장치의 단면도이다.
도 8을 참고하면, 일 실시예에 따른 표시 장치는 박막 트랜지스터를 포함하는 표시 소자(200), 기판(300), 공기층(400), 지지 부재(407) 및 금속층(500)이 차례로 적층된 구조를 포함한다.
도 8은 도 1의 일 실시예에 따른 표시 장치의 단면도와 비교하면, 상부의 윈도우(100)를 제외한 대략적인 구조로써, 기판(300)과 금속층(500) 간의 거리에 따른 잔상 개선 지수를 살펴보기 위한 것이다.
도 8의 박막 트랜지스터를 포함하는 표시 소자(200), 기판(300), 공기층(400), 지지 부재(407), 금속층(500)에 관한 설명은 도 1과 중복되는바 생략하도록 한다.
이하, 기판(300)과 금속층(500) 간의 거리에 따른 잔상 개선 지수에 대하여 상세히 설명하도록 하겠다.
공기층(400)은 기판(300)과 금속층(500) 사이의 빈 공간에 형성된다. 공기층(400)이 위치하는 공간은 지지 부재(407)에 의하여 지지되며, 지지 부재(407)는 금속층(500)의 양 단 또는 다양한 위치에 형성되어 금속층(500)과 기판(300)의 간격을 유지시킨다. 즉, 공기층(400)은 지지 부재(407)를 제외한 공간에 형성된다.
기판(300)과 금속층(500)의 거리에 따라 형성되는 공기층(400)을 통해, 트랜지스터 하부의 층상 구조가 트랜지스터의 구동에 미치는 영향이 달라진다. 이러한 영향은 잔상 지수를 통해 파악할 수 있다. 여기서, 잔상 지수란, 전압이 인가되지 않아도, 트랜지스터가 구동되어 표시 장치에 잔상이 나타나는 것을 말하며, 잔상 지수가 높을수록 잔상에 불리한 것을 나타낸다.
하기의 표 1 을 참고하여, 기판(300)과 금속층(500)의 거리에 따른 잔상 지수에 대하여 살펴본다.
기판(300)의 두께 3 μm 5 μm 10 μm
기판(300)과 금속층(500)의 거리 1.0 μm 이상
1.6 μm 이하		 1.6 μm이상
3.2 μm 이하		 3.2 μm이상
잔상 지수 0.62 0.50 0.36
기판(300)의 두께는 3 μm 에서 10 μm 사이에 형성될 수 있다.
기판(300)의 두께가 3 μm 이고, 기판(300)과 금속층(500)의 거리가 1.0 μm 이상 1.6 μm 이하인 경우에는 잔상 지수가 0.62 이다.
기판(300)의 두께가 5 μm 이고, 기판(300)과 금속층(500)의 거리가 1.6 μm 이상 3.2 μm 이하인 경우에는 잔상 지수가 0.50 이다.
기판(300)의 두께가 10 μm 이고, 기판(300)과 금속층(500)의 거리가 3.2 μm 이상인 경우에는 잔상 지수가 0.36 이다.
기판(300)과 금속층(500)의 거리가 멀어질수록 잔상이 개선되는 효과가 있다. 하지만, 잔상을 개선하기 위해서는 기판(300)의 두께를 함께 증가시켜야 한다.
표시 장치의 슬림화를 실현하는 최근 추세에서는 기판의 두께도 함께 감소시키고 있다.
따라서, 일 실시예에 따른 표시 장치는 기판의 적정 두께를 유지하면서, 기판과 금속층간의 간격을 적절하게 조절하여 잔상을 개선할 수 있도록 하기 위해서는, 기판의 두께를 5 μm 에서 10 μm 정도로 형성하고, 기판과 금속층의 두께는 1.6 μm 에서 3.2 μm 로 확보하는 것이 타당할 수도 있다고 보인다.
상기 설명한 바와 같이, 일 실시예에 따른 표시 장치는 기판(300) 하부에 공기층(400)과 금속층(500)이 순차적으로 형성되어, 트랜지스터 하부가 가지는 총 커패시턴스가 감소하게 된다. 즉, 트랜지스터 하부의 커패시턴스가 감소함에 따라, 주파수 영역에서 노이즈가 포함된 저주파수 대역의 게이트 전압을 필터링 할 수 있게 된다.
또한, 트랜지스터 하부의 전하가 트랜지스터로 이동하지 않게 되는바, 트랜지스터가 정상 동작하고, 잔상 및 표시 품질이 개선된 표시 장치를 구현할 수 있다.
이하, 잔상 및 표시 품질이 개선된 표시 장치를 구현하기 위하여, 도 9a, 9b, 9c를 통해 일 실시예에 따른 표시 장치의 배면도를 더 살펴보도록 한다.
도 9a, 9b, 9c는 일 실시예에 따른 표시 장치의 배면도이다.
도 9a, 9b, 9c를 참고하여, 일 실시예에 따른 표시 장치를 배면에서 보면, 기판(300), 금속층(500) 및 지지 부재(407)를 포함한다. 기판(300)의 배면에는 복수의 금속층(500)이 위치하고, 지지 부재(407)는 금속층(500) 각각의 양 단에 위치한다.
먼저 도 9a를 참고하면, 기판(300)의 좌측 및 우측에는 하나의 금속층(500)이 기판(300)의 가장자리와 나란하게 위치하며, 기판(300)의 상단에는 하나의 금속층(500)이 기판(300)의 가장자리와 나란하게 위치한다. 기판(300)의 하단에는 하나의 금속층(500)이 기판(300)의 하단의 가장자리에서 약간 떨어진 거리를 유지하며, 금속층(500)의 측면이 기판(300)의 좌측 및 우측에 맞닿도록 위치한다. 또한, 기판(300)의 카메라 영역(A)의 하단과 측면에 배치된 금속층(500) 사이에 두 개의 금속층(500)이 위치한다.
기판(300)의 상단, 하단, 좌측 및 우측에 배열된 하나의 금속층(500)은 길이가 너비보다 긴 직사각형의 형상이다. 기판(300)의 카메라 영역(A)의 하단과 측면에 배치된 금속층(500) 사이에 위치하는 두 개의 금속층(500)은 크기가 다른 직사각형이다.
여기서, 금속층(500)은 사각형으로 구현되었으나, 원형 또는 삼각형 등 다양한 형상으로 구현될 수 있다.
각각의 금속층(500)의 양 단에는 지지 부재(407)가 형성된다. 금속층(500)의 크기 및 모양에 따라 지지 부재(407)의 개수는 다양하게 형성될 수 있으며, 개수에 따라 지지 부재(407) 간의 간격은 달라질 수 있다.
다음으로 도 9b를 참고하면, 기판(300)의 상단에는 하나의 금속층(500)이 기판(300)의 가장자리와 나란하게 위치하며, 기판(300)의 상단과 마주보는 위치로 하나의 금속층(500)이 기판(300)의 가장자리와 나란하게 위치한다.
마찬가지로, 각각의 금속층(500)의 양 단에는 2개의 지지 부재(407)가 형성된다.
마지막으로 도 9c를 참고하면, 기판(300)의 카메라 영역(A)으로부터 일정거리 아래쪽으로 이격된 금속층(500)이 위치한다. 하나의 금속층(500)은 기판(300) 하부의 영역에 걸쳐 크게 형성될 수 있다. 금속층(500)의 양 단에는 두 개의 지지 부재(407)가 형성된다.
이상에서 기판(300) 하부에 금속층(500)을 부착하여, 공기층(400)을 형성함에 따라 잔상을 개선하는 표시 장치에 관하여 살펴보았다. 트랜지스터 하부의 커패시턴스를 줄이는 방법은 상기 설명한 구조 이외에도 유전율이 큰 물질을 트랜지스터와 기판(300) 사이에 적층할 수 있는바, 이하 유전율이 큰 물질로 이루어진 층상 구조에 따라, 잔상을 개선할 수 있는 다른 실시예에 따른 표시 장치를 살펴본다.
도 10은 일 실시예에 따른 표시 장치의 단면도이다.
도 10의 일 실시예에 따른 표시 장치는 기판(300), 제1 고유전율층(115), 배리어층(120), 제2 고유전율층(125), 버퍼층(130) 및 박막 트랜지스터(210)를 포함한다. 여기서, 박막 트랜지스터(210)는 게이트 전극(121), 반도체층(160), 제1 절연막(141), 제2 절연막(142) 및 제3 절연막(143)을 포함한다.
기판(300)은 일 실시예에 따른 표시 장치의 하부에 위치한다. 기판(300)은 플라스틱이나 폴리이미드(PI)와 같은 플렉서블한 재질로 이루어질 수 있다.
기판(300) 위에는 배리어층(120)이 위치하며, 기판(300)과 배리어층(120) 사이에는 제1 고유전율층(115)이 위치한다. 제1 고유전율층(115)은 게르마늄(Ge), 탄소 나노튜브(C), 테플론, 폴리에틸렌테레프탈레이트(PET) 등으로 이루어질 수 있다.
제1 고유전율층(115) 위의 배리어층(120)은 산화 규소(SiOx), 질화 규소(SiNx), 산화 알루미늄(Al2O3) 등의 무기 절연 물질을 포함할 수 있으며, 또한 폴리이미드 아크릴(에폭시 첨가) 등의 유기 절연 물질도 포함할 수 있다.
배리어층(120) 위에는 제2 고유전율층(125)이 위치한다. 제2 고유전율층(125)은 게르마늄(Ge), 탄소 나노튜브(C), 테플론, 폴리에틸렌테레프탈레이트(PET) 등으로 이루어질 수 있다.
버퍼층(130)은 제2 고유전율층(125) 위에 위치하며, 산화 규소(SiOx), 질화 규소(SiNx), 산화 알루미늄(Al2O3) 등의 무기 절연 물질을 포함할 수 있으며, 또한 폴리이미드 아크릴(에폭시 첨가) 등의 유기 절연 물질도 포함할 수 있다.
플렉서블 재질의 기판에서는 박막 트랜지스터가 구동될 때, 트랜지스터 상하부에 위치하는 층상 구조의 물질, 전하의 이동 등에 의하여, 트랜지스터가 정상적으로 구동되지 못하는 문제점이 발생할 수 있다.
따라서, 도 10의 일 실시예에 따른 표시 장치는 이러한 문제점을 개선하기 위하여, 트랜지스터 하부 구조에 제1 고유전율층(115) 및 제2 고유전율층(125)를 포함한다.
트랜지스터가 구동 될 때, 버퍼층(130)의 전하, 배리어층(120)의 전하 및 기판(300)의 전하에 따라, 트랜지스터 하부에 위치하는 버퍼층(130), 배리어층(120) 및 기판(300)은 커패시터로 작용할 수 있다.
버퍼층(130), 배리어층(120) 및 기판(300)과 같은 절연영역은 영역의 두께, 영역의 유전 상수 및 영역 상하의 도전층의 면적에 따라 각각 다른 커패시턴스를 갖는다.
하지만, 제1 고유전율층(115) 및 제2 고유전율층(125)을 이루는 물질은 손실 유전율이 큰, 즉 비저항이 큰 물질에 해당한다.
따라서, 기판(300), 제1 고유전율층(115), 배리어층(120), 제2 고유전율층(125), 버퍼층(130)이 차례로 적층된 일 실시예에 따른 표시 장치에서는, 트랜지스터 하부 구조의 비저항을 증가시켜, 총 커패시턴스를 감소시킨다.
여기서, 제1 고유전율층(115)만이 존재하거나, 제2 고유전율층(125)만이 존재하여도 트랜지스터 하부의 전체 커패시턴스가 감소할 수 있는바, 제1 고유전율층(115) 또는 제2 고유전율층(125) 중 적어도 하나는 생략될 수 있다. 또한, 버퍼층(130)이나 배리어층(120)의 두께를 증가시켜 트랜지스터 하부의 총 커패시턴스를 함께 줄일 수 있다.
즉, 트랜지스터 하부의 총 커패시턴스가 감소함에 따라, 주파수 영역에서 노이즈가 포함된 저주파수 대역의 게이트 전압을 필터링 할 수 있게 된다.
또한, 트랜지스터 하부의 전하가 트랜지스터로 이동하지 않게 되는바, 트랜지스터가 정상 동작하고, 잔상 및 표시 품질이 개선된 표시 장치를 구현할 수 있게 된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 윈도우, 1000, 1000': 게이트 구동부
120, 120': 배리어층 121, 121': 게이트 전극
115: 제1 고유전율층 125: 제2 고유전율층
130, 130': 버퍼층 141, 141': 제1 절연막
142, 142': 제2 절연막 143, 143': 제3 절연막
150, 150': 채널 영역 151, 151': 소스 영역
152, 152': 드레인 영역 153, 153': 소스 전극
154, 154': 드레인 전극 160, 160': 반도체
200: 표시 소자 210, 210': 박막 트랜지스터
300, 300': 기판 400: 공기층
406: 필름 407: 지지 부재
408: 볼 500: 금속층

Claims (20)

  1. 플렉서블 기판;
    상기 플렉서블 기판 위에 위치하며, 박막 트랜지스터를 포함하는 표시 소자;
    상기 플렉서블 기판의 하부에 위치하는 금속층;
    상기 플렉서블 기판과 상기 금속층 사이에 형성되는 공기층; 및
    상기 기판과 상기 금속층 사이에 위치하며, 상기 금속층을 지지하도록 형성되는 지지 부재를 포함하는 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 지지 부재는 상기 기판과 마주보는 상기 금속층의 일 면에 형성되는 표시 장치.
  4. 제1항에 있어서,
    상기 지지 부재는 필름 및 상기 필름 내부에 형성되는 볼을 포함하는 표시 장치.
  5. 제4항에 있어서,
    상기 필름의 일 면은 볼록한 부분과 오목한 부분이 연속적인 표시 장치.
  6. 제4항에 있어서,
    상기 플렉서블 기판과 상기 지지 부재의 사이 또는 상기 지지 부재와 상기 금속층의 사이 중 적어도 하나에 공기층이 형성되는 표시 장치.
  7. 제4항에 있어서,
    상기 필름 또는 상기 볼은 도전성을 가지는 물질을 포함하는 표시 장치.
  8. 제1항에 있어서,
    상기 플렉서블 기판 위에 위치하는 배리어층; 및
    상기 배리어층 위에 위치하는 버퍼층을 더 포함하며,
    상기 버퍼층 위에 상기 표시 소자가 위치하는 표시 장치.
  9. 제8항에 있어서,
    상기 버퍼층 또는 상기 배리어층은 산화 규소(SiOx), 질화 규소(SiNx) 및 산화 알루미늄(Al2O3) 중 적어도 하나의 물질로 이루어지는 표시 장치.
  10. 제8항에 있어서,
    상기 버퍼층의 두께는 2000 Å이고, 상기 배리어층의 두께는 5000 Å인 표시 장치.
  11. 제1항에 있어서,
    상기 박막 트랜지스터는 반도체층 및 상기 반도체층 위에 위치하는 게이트 전극을 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 반도체층과 상기 게이트 전극 사이에는 제1 절연막이 위치하는 표시 장치.
  13. 제1항에 있어서,
    상기 금속층의 일 단은 접지전극과 연결되는 표시 장치.
  14. 제1항에 있어서,
    상기 플렉서블 기판은 폴리이미드로 이루어지는 표시 장치.
  15. 제1항에 있어서,
    상기 플렉서블 기판의 두께는 3 μm 에서 10 μm 범위 내로 형성되는 표시 장치.
  16. 플렉서블 기판;
    상기 플렉서블 기판 위에 위치하는 배리어층;
    상기 배리어층 위에 위치하는 버퍼층;
    상기 버퍼층 위에 위치하는 박막 트랜지스터를 포함하는 표시 소자; 및
    상기 표시 소자와 상기 플렉서블 기판의 사이에 위치하는 고유전율층을 포함하며,
    상기 박막 트랜지스터 아래에서 상기 버퍼층과 상기 플렉서블 기판 사이에 금속층이 위치하지 않으며,
    상기 고유전율층은 게르마늄(Ge), 탄소 나노튜브(C), 및 테플론 중 적어도 어느 하나를 포함하는 표시 장치.
  17. 제16항에 있어서,
    상기 고유전율층은 상기 플렉서블 기판과 상기 배리어층 사이에 위치하는 표시 장치.
  18. 제16항에 있어서,
    상기 고유전율층은 상기 배리어층과 상기 버퍼층 사이에 위치하는 표시 장치.
  19. 제16항에 있어서,
    상기 박막 트랜지스터는 반도체층 및 상기 반도체층 위에 위치하는 게이트 전극을 포함하며,
    상기 반도체층과 상기 게이트 전극 사이에는 제1 절연막이 위치하는 표시 장치.
  20. 제16항에 있어서,
    상기 플렉서블 기판은 폴리이미드로 이루어지는 표시 장치.
KR1020180088583A 2018-07-30 2018-07-30 표시 장치 KR102636492B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180088583A KR102636492B1 (ko) 2018-07-30 2018-07-30 표시 장치
US16/408,953 US10877521B2 (en) 2018-07-30 2019-05-10 Display device
CN201910692310.7A CN110783376A (zh) 2018-07-30 2019-07-30 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180088583A KR102636492B1 (ko) 2018-07-30 2018-07-30 표시 장치

Publications (2)

Publication Number Publication Date
KR20200013820A KR20200013820A (ko) 2020-02-10
KR102636492B1 true KR102636492B1 (ko) 2024-02-14

Family

ID=69179194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180088583A KR102636492B1 (ko) 2018-07-30 2018-07-30 표시 장치

Country Status (3)

Country Link
US (1) US10877521B2 (ko)
KR (1) KR102636492B1 (ko)
CN (1) CN110783376A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192972B (zh) * 2021-04-01 2022-11-01 武汉华星光电半导体显示技术有限公司 一种显示装置及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525706A (ja) * 2004-02-09 2007-09-06 株式会社豊田自動織機 フルカラーｏｌｅｄバックライトを有する半透過型ディスプレイ
US20170293377A1 (en) * 2016-04-11 2017-10-12 Chunghwa Picture Tubes, Ltd. Handheld electronic device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2084451A1 (en) 1992-02-18 1993-08-19 Cameron T. Murray Polyimide surfaces having enhanced adhesion
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP5376446B2 (ja) * 2009-07-24 2013-12-25 株式会社ジャパンディスプレイ 静電容量型入力装置および入力機能付き表示装置
JP2011133604A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp 電気光学装置、および電子機器
KR20150043890A (ko) * 2013-10-15 2015-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20220058668A (ko) * 2014-02-11 2022-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20160006335A (ko) 2014-07-08 2016-01-19 삼성디스플레이 주식회사 박막트랜지스터 기판, 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR101653282B1 (ko) 2015-01-23 2016-09-01 한국과학기술연구원 폴리이미드 기판 구조 및 이를 이용하는 박막 태양전지
CN105093622A (zh) * 2015-08-12 2015-11-25 小米科技有限责任公司 一种液晶显示屏及移动终端
KR102513332B1 (ko) 2015-09-25 2023-03-23 삼성디스플레이 주식회사 가요성 표시 패널
KR102585982B1 (ko) 2016-04-29 2023-10-05 엘지디스플레이 주식회사 유기발광 표시장치 및 제조방법
KR102589214B1 (ko) * 2016-06-03 2023-10-13 삼성디스플레이 주식회사 표시 장치
WO2018112267A1 (en) * 2016-12-16 2018-06-21 Tesoro Scientific, Inc. Light emitting diode (led) test apparatus and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525706A (ja) * 2004-02-09 2007-09-06 株式会社豊田自動織機 フルカラーｏｌｅｄバックライトを有する半透過型ディスプレイ
US20170293377A1 (en) * 2016-04-11 2017-10-12 Chunghwa Picture Tubes, Ltd. Handheld electronic device

Also Published As

Publication number Publication date
US20200033914A1 (en) 2020-01-30
US10877521B2 (en) 2020-12-29
CN110783376A (zh) 2020-02-11
KR20200013820A (ko) 2020-02-10

Similar Documents

Publication Publication Date Title
CN110928437B (zh) 触摸感测单元和包括其的显示装置
US9232571B2 (en) Flexible display device
US9129916B2 (en) Display device including touch sensor
TWI610434B (zh) 顯示裝置
TWI533055B (zh) 顯示面板
US9268163B2 (en) Flexible display device
JP7085352B2 (ja) 表示装置
KR20180058165A (ko) 플랙서블 표시 장치
KR20150121383A (ko) 표시 장치 및 표시 장치 제어 방법
CN106129097B (zh) 像素结构及其显示面板
WO2014199677A1 (ja) 表示装置
US11094621B2 (en) Display panel
WO2021031364A1 (zh) 一种显示面板及其制作方法、显示装置
KR102636492B1 (ko) 표시 장치
JP5370637B2 (ja) 薄膜トランジスタ、アクティブマトリックス回路並びに表示装置
US20230253416A1 (en) Display device
KR101528996B1 (ko) 전계 효과형 트랜지스터
KR20150027683A (ko) 평판 표시장치
US11860465B2 (en) Input sensing panel and display device having the same
JP2012084572A (ja) アクティブマトリクス基板及びその駆動方法
CN108008581A (zh) 液晶显示面板
US11031573B2 (en) Encapsulation layer of flexible display panel and flexible display
TWI522686B (zh) 顯示面板
KR102449466B1 (ko) 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
US20240160066A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant