KR20180058165A - 플랙서블 표시 장치 - Google Patents

플랙서블 표시 장치 Download PDF

Info

Publication number
KR20180058165A
KR20180058165A KR1020170024259A KR20170024259A KR20180058165A KR 20180058165 A KR20180058165 A KR 20180058165A KR 1020170024259 A KR1020170024259 A KR 1020170024259A KR 20170024259 A KR20170024259 A KR 20170024259A KR 20180058165 A KR20180058165 A KR 20180058165A
Authority
KR
South Korea
Prior art keywords
layer
region
organic layer
disposed
inorganic
Prior art date
Application number
KR1020170024259A
Other languages
English (en)
Inventor
김영빈
김무겸
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20180058165A publication Critical patent/KR20180058165A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1641—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being formed by a plurality of foldable display components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 실시 예에 따른 장치는, 평면을 따라 연장되는 제 1 영역, 그리고 제 1 영역으로부터 연장되며 평면으로부터 구부러지는 제 2 영역을 포함하는 플랙서블 기판; 제 1 영역에 중첩하는 전극; 및 제 1 영역 및 제 2 영역에 배치되며 전극과 전기적으로 연결되는 신호 라인을 포함하되, 제 2 영역의 중립면은 신호 라인 내에서 연장된다.

Description

플랙서블 표시 장치{FLEXIBLE DISPLAY DEVICE}
본 출원은 표시 기술에 관한 것으로, 좀 더 구체적으로는 플랙서블 표시 장치에 관한 것이다.
현대 정보 소비 사회에서, 표시 장치의 중요성은 높아지고 있다. 표시 장치는 전자 장치, 예를 들면 셀룰러 폰(cellular phone), 가전 제품, 포터블(portable) 컴퓨터, 텔레비전 등에 포함되며, 표시 장치에 대한 심미적, 인체 공학적 요구는 표시 장치를 설계하는 데에 있어서 표시 품질 및 제반 성능 못지 않게 중요할 수 있다. 이에 따라, 좁은 베젤 혹은 제로 베젤(zero vezel) 구조를 갖는 표시 장치가 주목 받고 있다.
표시 영역의 외곽에 대한 영구적 변형(deformation), 예를 들면 구부림(bending)이 가능한, 그에 따라 이러한 외곽 영역을 감소시키는 것이 가능한 플랙서블 표시 장치가 주목을 받고 있다. 또한, 이러한 구조는 주변 회로를 표시 영역에 인접하게 제공할 수 있다는 점에서도 장점을 갖는다. 그러나, 표시 영역의 외곽의 밴딩 반경이 감소할수록, 증가된 스트레스가 밴딩 영역에 가해진다. 이러한 스트레스의 증가는 표시 영역의 픽셀들을 구동하도록 구성되는 주변 회로와 표시 영역 사이에서 연장되는 신호 라인들의 저항과 신뢰성을 감소시킬 수 있다. 그러므로, 플랙서블 표시 장치가 상대적으로 작은 밴딩 반경에서 영구적으로 변형되면서 신뢰성과 성능을 충분한 수준으로 유지하도록 하는, 효율적이고 비용 대비 효과적인 기술에 대한 개발이 필요하다.
본 발명의 실시 예는 제 1 영역 외곽의 제 2 영역에 대해 영구적이면서도 높은 신뢰성의 변형을 가능하게 하는 장치를 제공하기 위한 것이다.
본 실시 예에 따른 장치는, 평면을 따라 연장되는 제 1 영역, 그리고 상기 제 1 영역으로부터 연장되며 상기 평면으로부터 구부러지는 제 2 영역을 포함하는 플랙서블 기판; 상기 제 1 영역에 중첩하는 전극; 및 상기 제 1 영역 및 상기 제 2 영역에 배치되며 상기 전극과 전기적으로 연결되는 신호 라인을 포함하되, 상기 제 2 영역의 중립면은 상기 신호 라인 내에서 연장된다.
상기 제 2 영역과 연관하여, 유기층들과 무기층들의 적층 구조는 상기 신호 라인을 기준으로 대칭적으로 순서화될 수 있다.
상기 신호 라인은 상기 무기층들의 쌍 사이에 배치되고, 상기 신호 라인 및 상기 무기층들의 상기 쌍의 두께는 100 nm보다 크거나 같고 900 nm보다 작거나 같을 수 있다.
상기 적층 구조는, 제 1 유기층; 상기 제 1 유기층 상에 배치된 제 1 무기층; 상기 제 1 무기층 상에 배치된 제 2 유기층; 상기 제 2 유기층 상에 배치된 제 2 무기층; 상기 제 2 무기층 상에 배치된 상기 신호 라인; 상기 신호 라인 상에 배치된 제 3 무기층; 상기 제 3 무기층 상에 배치된 제 3 유기층; 상기 제 3 유기층 상에 배치된 제 4 무기층; 및 상기 제 4 무기층 상에 배치된 제 4 유기층을 포함할 수 있다.
상기 플랙서블 기판은 상기 제 1 유기층, 상기 제 1 무기층, 상기 제 2 유기층, 및 상기 제 2 무기층을 포함하도록 형성되며, 상기 신호 라인은 상기 플랙서블 기판 상에 배치될 수 있다.
상기 전극은 박막 트랜지스터의 일부를 형성하며, 상기 제 3 무기층은 상기 전극과 상기 플랙서블 기판 사이로 연장될 수 있다.
상기 장치는 상기 제 3 유기층 상에 배치되는 픽셀 전극을 더 포함하되, 상기 전극은 박막 트랜지스터의 일부를 형성하고, 상기 픽셀 전극은 상기 제 3 유기층에 형성된 컨택 홀을 통해 상기 전극에 연결될 수 있다.
상기 제 4 유기층은 상기 픽셀 전극에 중첩하는 패턴된 영역을 포함하고, 상기 장치는 상기 패턴된 영역 내 배치되며 빛을 발광하도록 구성되는 유기층을 더 포함할 수 있다.
상기 신호 라인은 제 1 다층 구조를 포함하고, 상기 제 4 무기층은 제 2 다층 구조를 포함할 수 있다.
상기 제 1 다층 구조는 제 1 메탈층들 사이에 적층된 제 2 메탈층을 포함하고, 상기 제 2 다층 구조는 메탈 산화층들 사이에 적층된 제 3 메탈층을 포함할 수 있다.
상기 제 1 메탈층들은 티탄을 포함하고, 상기 제 2 메탈층은 알루미늄을 포함하고, 상기 제 3 메탈층은 은을 포함하고, 상기 메탈 산화층들은 인듐 주석 산화물을 포함할 수 있다.
상기 장치는 상기 제 1 영역에 중첩하는 픽셀 전극을 더 포함하되, 상기 픽셀 전극은 상기 제 2 다층 구조를 포함할 수 있다.
상기 제 3 무기층, 상기 제 3 유기층, 상기 제 4 무기층, 상기 제 4 유기층은 상기 제 1 영역 및 상기 제 2 영역에 중첩할 수 있다.
상기 제 1 유기층과 상기 제 2 유기층은 폴리이미드를 포함할 수 있다.
상기 적층 구조는, 제 1 유기층; 상기 제 1 유기층 상에 배치된 제 2 유기층; 상기 제 2 유기층 상에 배치된 제 1 무기층; 상기 제 1 무기층 상에 배치된 신호 라인; 상기 신호 라인 상에 배치된 제 2 무기층; 상기 제 2 무기층 상에 배치된 제 3 유기층; 상기 제 3 유기층 상에 배치된 제 4 유기층을 포함할 수 있다.
상기 플랙서블 기판은 상기 제 2 유기층, 상기 제 1 무기층, 상기 신호 라인, 상기 제 2 무기층, 상기 제 3 유기층을 포함하도록 형성될 수 있다.
상기 제 2 유기층, 상기 제 3 유기층, 상기 제 4 유기층은 폴리이미드를 포함할 수 있다.
상기 제 4 유기층과 상기 제 2 유기층의 열팽창 계수들은 서로 다를 수 있다.
상기 장치는 상기 제 1 영역에 중첩하는 픽셀 전극을 더 포함하되, 상기 전극은 박막 트랜지스터의 일부를 형성하고, 상기 제 4 유기층은 상기 제 1 영역 및 상기 제 2 영역에 중첩하고, 상기 픽셀 전극은 상기 제 4 유기층에 형성된 컨택 홀을 통해 상기 박막 트랜지스터의 상기 전극에 전기적으로 연결될 수 있다.
상기 장치는 상기 제 1 영역에 중첩하는 픽셀 전극을 더 포함하되, 상기 제 4 유기층은 상기 제 1 영역 및 상기 제 2 영역에 중첩하고, 상기 제 4 유기층은 상기 픽셀 전극에 중첩하는 패턴된 영역을 포함할 수 있다. 이때 상기 장치는 상기 패턴된 영역 내 배치되며 빛을 발광하도록 구성되는 유기층을 더 포함할 수 있다.
상기 제 1 유기층은 상기 제 4 유기층보다 두꺼울 수 있다.
상기 제 1 유기층과 상기 제 4 유기층은 아크릴레이트 폴리머를 포함할 수 있다.
상기 전극은 박막 트랜지스터의 일부를 형성하며, 상기 신호 라인의 물질은 상기 전극의 물질에 대응할 수 있다.
상기 제 1 영역은 상기 장치의 활성 영역에 중첩하고, 상기 제 2 영역은 상기 장치의 비활성 영역에 중첩할 수 있다.
상기 활성 영역은 표시 영역 및 센싱 영역 중 적어도 하나를 포함하고, 상기 비활성 영역은 비표시 영역 및 비 센싱 영역 중 적어도 하나를 포함할 수 있다.
다른 실시 예에 따른 장치는, 평면을 따라 연장되는 제 1 영역, 그리고 상기 제 1 영역으로부터 연장되며 상기 평면으로부터 구부러지는 제 2 영역을 포함하는 플랙서블 기판; 상기 제 1 영역에 중첩하는 박막 트랜지스터; 및 상기 제 1 영역 및 상기 제 2 영역에 배치되며 상기 박막 트랜지스터에 전기적으로 연결되는 신호 라인을 포함하되, 상기 제 2 영역에서, 상기 신호 라인은 제 1 무기층과 제 2 무기층 사이에 배치되며, 상기 제 1 영역에서, 상기 제 2 무기층은 상기 박막 트랜지스터의 전극과 상기 제 1 무기층 사이에 배치될 수 있다.
상기 제 2 영역의 중립면은 상기 신호 라인 내에서 연장될 수 있다.
또 다른 실시 예에 따른 장치는, 제 1 부분, 그리고 상기 제 1 부분의 평면으로부터 구부러지는 제 2 부분을 포함하는 플랙서블 기판; 상기 플랙서블 기판의 상기 제 1 부분 상에 배치되는 전극; 및 상기 전극에 전기적으로 연결되는 신호 라인을 포함하되, 상기 신호 라인은 상기 플랙서블 기판의 무기층들의 쌍 사이에 배치되고, 상기 신호 라인은 상기 제 2 부분으로부터 상기 제 1 부분으로 연장될 수 있다.
상기 무기층들의 상기 쌍은 상기 플랙서블 기판의 제 1 유기층 및 상기 플랙서블 기판의 제 2 유기층 사이에 배치될 수 있다.
상기 제 2 부분의 중립면은 상기 신호 라인 내에서 연장될 수 있다.
본 발명의 실시 예에 따르면, 제 1 영역 외곽의 제 2 영역에 대해 영구적이면서도 높은 신뢰성의 변형을 가능하게 하는 장치가 제공된다.
도 1은 본 실시 예에 따른 표시 장치를 보여주는 분해 사시도이다.
도 2a 및 도 2b는 본 실시 예에 따른 도 1의 표시 장치의 플랙서블 표시 패널을 보여주는 사시도들이다.
도 3a 및 도 3b는 본 실시 예에 따른 도 2a 및 도 2b의 플랙서블 표시 패널의 라인 III-III' 선에 따른 단면도이다.
도 4는 본 실시 예에 따른 표시 장치의 조립 상태를 보여주는 단면도이다.
도 5는 본 실시 예에 따른 플랙서블 표시 패널의 하나의 픽셀의 등가 회로이다.
도 6a는 본 실시 예에 따른 플랙서블 표시 패널의 도 3a의 부분 A를 보여주는 확대도이다.
도 6b 및 도 6c는 본 실시 예에 따른 플랙서블 표시 패널의 도 6a의 부분 B를 보여주는 확대도들이다.
도 7은 본 실시 예에 따른 적어도 하나의 밴딩 부분을 갖는 플랙서블 표시 패널을 형성하는 공정을 보여주는 순서도이다.
도 8은 본 실시 예에 따른 도 3a의 플랙서블 표시 패널의 밴딩 부분 내 부분 C를 보여주는 확대도이다.
도 9는 본 실시 예에 따른 도 3b 및 도 8의 플랙서블 표시 패널의 밴딩 부분을 보여주는 부분 단면도이다.
도 10은 본 실시 예에 따른 도 8 및 도 9의 플랙서블 표시 패널의 밴딩 부분의 중립면을 개략적으로 보여준다.
도 11은 본 실시 예에 따른 도 3a의 플랙서블 표시 패널의 밴딩 부분 내 부분 C를 보여주는 확대도이다.
도 12는 본 실시 예에 따른 도 11의 플랙서블 표시 패널의 밴딩 부분의 중립면을 개략적으로 보여준다.
도 13은 본 실시 예에 따른 도 3a의 플랙서블 표시 패널의 밴딩 부분 내 부분 C를 보여주는 확대도이다.
도 14는 본 실시 예에 따른 도 3b 및 도 13의 플랙서블 표시 패널의 밴딩 부분의 부분 단면도이다.
도 15는 본 실시 예에 따른 도 13 및 도 14의 플랙서블 표시 패널의 밴딩 부분의 중립면을 개략적으로 설명한다.
도 16 및 도 17은 본 실시 예에 따라 플랙서블 표시 패널의 밴딩 부분 내에서 플랙서블 기판의 표면들 상에 유기물을 증착하는 공정을 개략적으로 설명한다.
도 18은 본 실시 예에 따라 도 17의 증착된 유기물을 경화하는 공정을 개략적으로 보여준다.
도 19는 본 실시 예에 따른 경화 장치의 사시도이다.
위 발명의 배경이 되는 기술 란에 기재된 내용은 오직 본 발명의 기술적 사상에 대한 배경 기술의 이해를 돕기 위한 것이며, 따라서 그것은 본 발명의 기술 분야의 당업자에게 알려진 선행 기술에 해당하는 내용으로 이해될 수 없다.
아래의 서술에서, 설명의 목적으로, 다양한 실시예들의 이해를 돕기 위해 많은 구체적인 세부 내용들이 제시된다. 그러나, 다양한 실시예들이 이러한 구체적인 세부 내용들 없이 또는 하나 이상의 동등한 방식으로 실시될 수 있다는 것은 명백하다. 다른 예시들에서, 잘 알려진 구조들과 장치들은 장치는 다양한 실시예들을 불필요하게 이해하기 어렵게 하는 것을 피하기 위해 블록도로 표시된다.
도면에서, 레이어들, 필름들, 패널들, 영역들 등의 크기 또는 상대적인 크기는 명확한 설명을 위해 과장될 수 있다. 또한, 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
명세서 전체에서, 어떤 소자 또는 레이어가 다른 소자 또는 레이어와 "연결되어 있다"고 서술되어 있으면, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 소자나 레이어를 사이에 두고 간접적으로 연결되어 있는 경우도 포함한다. 그러나, 만약 어떤 부분이 다른 부분과 "직접적으로 연결되어 있다"고 서술되어 있으면, 이는 해당 부분과 다른 부분 사이에 다른 소자가 없음을 의미할 것이다. "X, Y, 및 Z 중 적어도 어느 하나", 그리고 "X, Y, 및 Z로 구성된 그룹으로부터 선택된 적어도 어느 하나"는 X 하나, Y 하나, Z 하나, 또는 X, Y, 및 Z 중 둘 또는 그 이상의 어떤 조합 (예를 들면, XYZ, XYY, YZ, ZZ) 으로 이해될 것이다. 여기에서, "및/또는"은 해당 구성들 중 하나 또는 그 이상의 모든 조합을 포함한다.
여기에서, 첫번째, 두번째 등과 같은 용어가 다양한 소자들, 요소들, 지역들, 레이어들, 및/또는 섹션들을 설명하기 위해 사용될 수 있지만, 이러한 소자들, 요소들, 지역들, 레이어들, 및/또는 섹션들은 이러한 용어들에 한정되지 않는다. 이러한 용어들은 하나의 소자, 요소, 지역, 레이어, 및/또는 섹션을 다른 소자, 요소, 지역, 레이어, 및 또는 섹션과 구별하기 위해 사용된다. 따라서, 일 실시예에서의 첫번째 소자, 요소, 지역, 레이어, 및/또는 섹션은 다른 실시예에서 두번째 소자, 요소, 지역, 레이어, 및/또는 섹션이라 칭할 수 있다.
"아래", "위" 등과 같은 공간적으로 상대적인 용어가 설명의 목적으로 사용될 수 있으며, 그렇게 함으로써 도면에서 도시된 대로 하나의 소자 또는 특징과 다른 소자(들) 또는 특징(들)과의 관계를 설명한다. 이는 도면 상에서 하나의 구성 요소의 다른 구성 요소에 대한 관계를 나타내는 데에 사용될 뿐, 절대적인 위치를 의미하는 것은 아니다. 예를 들어, 도면에 도시된 장치가 뒤집히면, 다른 소자들 또는 특징들의 "아래"에 위치하는 것으로 묘사된 소자들은 다른 소자들 또는 특징들의 "위"의 방향에 위치한다. 따라서, 일 실시예에서 "아래" 라는 용어는 위와 아래의 양방향을 포함할 수 있다. 뿐만 아니라, 장치는 그 외의 다른 방향일 수 있다 (예를 들어, 90도 회전된 혹은 다른 방향에서), 그리고, 여기에서 사용되는 그런 공간적으로 상대적인 용어들은 그에 따라 해석된다.
여기에서 사용된 용어는 특정한 실시예들을 설명하는 목적이고 제한하기 위한 목적이 아니다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함한다" 고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 다른 정의가 없는 한, 여기에 사용된 용어들은 본 발명이 속하는 분야에서 통상적인 지식을 가진 자에게 일반적으로 이해되는 것과 같은 의미를 갖는다.
도 1은 본 실시 예에 따른 표시 장치를 보여주는 분해 사시도이다. 도 2a 및 도 2b는 본 실시 예에 따른 도 1의 표시 장치의 플랙서블 표시 패널을 보여주는 사시도들이다. 도 2a는 비 밴딩 상태(non-bent state)의 플랙서블 표시 패널(10)을 보여주는 사시도이고, 도 2b는 제 1 밴딩 상태(bent state)의 플랙서블 표시 패널(10)을 보여주는 사시도이다.
도 1, 도 2a, 도 2b를 참조하면, 표시 장치(100)는 플랙서블 표시 패널(10) 및 플랙서블 표시 패널(10) 위에 배치되는 커버 윈도우(30)를 포함한다. 커버 윈도우(30)는 플랙서블 표시 패널(10)을 커버하고, 이에 따라 외부 충격, 스크래치(scratches), 오염 물질 등으로부터 플랙서블 표시 패널(10)을 보호하거나 그 정도를 감소시킨다. 플랙서블 표시 패널(10)은, 예를 들면 투명 접착층(미도시)을 통해 커버 윈도우(30)에 연결된다. 그러나, 다른 적합한 연결 방식들, 예를 들면 화학적 결합(chemical bonding), 기계적 결합(mechanical fasteners) 등과 같은 방식들이 이용될 수 있다. 커버 윈도우(30)는 플랙서블 표시 패널(10)의 표면에 직접적으로 형성될 수 있다. 비록 도시되지는 않으나, 표시 장치(100)는 터치 스크린(touch screen), 편광판(polarizer), 및/또는 반사 방지 필름(anti-reflection film)을 포함할 수 있다. 터치 스크린, 편광판, 및/또는 반사 방지 필름은 플랙서블 표시 패널(10)과 커버 윈도우(30) 사이에 배치될 수 있다. 터치 스크린, 편광판, 및/또는 반사 방지 필름은 플랙서블 표시 패널(10) 및/또는 커버 윈도우(30)의 일부분, 예를 들면 하나 또는 그 이상의 층들로서 통합될 수 있다.
본 실시 예에 따르면, 플랙서블 표시 패널(10)은 표시 구조물(20)이 형성된 플랙서블 기판(11)을 포함하는, 변형할 수 있는(예를 들면, 구부릴 수 있고, 접을 수 있고, 플랙서블하는 등) 표시 패널이다. 표시 구조물(20)은 표시 구조물(20)의 일부로서 포함되는 픽셀들(P)로부터의 빛을 조합함으로써 이미지를 표시하도록 구성된다. 픽셀들(P)은 예를 들면 매트릭스 형태와 같이, 적합한 형태로 배열될 수 있다. 아래에서 더 상세히 설명되는 바와 같이, 플랙서블 기판(11)은 플랙서블 표시 패널(10)의 제조 수율을 증가시킬 수 있는 하나 또는 그 이상의 층들로 형성된다. 좀 더 구체적으로, 플랙서블 기판(11)은 예를 들면 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리카보네이트(polycarbonate) 등과 같은 폴리머 필름(polymer film)으로 형성된 하나 또는 그 이상의 유기 층들을 포함할 수 있다. 플랙서블 기판(11)은 예를 들면 비정질 실리콘(amorphous silicon), 산화 실리콘(silicon oxide), 질화 실리콘(silicon nitride), 산질화 실리콘(silicon oxynitride) 등으로 형성된 하나 또는 그 이상의 무기 층들도 포함할 수 있다. 다른 적합한 유기 물질 및/또는 무기 물질이 실시 예들과 관련하여 이용될 수 있다. 예시적인 플랙서블 기판들(11)은 도 6b 및 도 6c를 참조하여 더 상세히 설명된다.
비록 도시되지는 않으나, 표시 구조물(20)의 픽셀들(P)은 적어도 부분적으로, 메인 드라이버, 게이트 드라이버, 데이터 드라이버, 및 전원 소스를 통해 구동된다. 메인 드라이버, 게이트 드라이버, 데이터 드라이버, 및 전원 소스 중 적어도 하나는 인쇄 회로 기판(15)에 연결되거나 집적될 수 있다. 이 경우, 메인 드라이버, 게이트 드라이버, 데이터 드라이버, 및 전원 소스를 픽셀들(P)에 연결하는 신호 라인들(12)은 패드 영역(PA)을 통해 표시 영역(DA)로 연장될 수 있다. 이에 따라, 픽셀들(P)은 메인 드라이버, 게이트 드라이버, 데이터 드라이버, 및 전원 소스를 통해 수신되는 신호들에 기반하여 이미지를 표시할 수 있다. 각 픽셀의 등가 회로는 도 5를 참조하여 더 상세히 설명된다. 플랙서블 표시 패널(10)은 도 3a 및 도 3b를 참조하여 더 상세한 설명히 설명된다.
도 3a 및 도 3b는 본 실시 예에 따른 도 2a 및 도 2b의 플랙서블 표시 패널의 라인 III-III' 선에 따른 단면도이다. 도 3a는 비 밴딩 상태의 플랙서블 표시 패널(10)의 단면도이고, 도 3b는 제 2 밴딩 상태의 플랙서블 표시 패널(10)의 단면도이다.
도 1, 도 2a, 도 2b, 도 3a, 및 도 3b를 참조하면, 플랙서블 표시 패널(10)은 표시 구조물(20)이 형성되는 표시 영역(DA) 및 표시 영역(DA)의 외곽에 배치되는 비표시 영역을 포함한다. 표시 영역(DA)은 표시 구조물(20)의 활성 영역, 터치 감지층의 활성 영역과 같은 활성 영역(active area)에 대응할 수 있다. 이때, 활성 영역은 표시 기능, 터치 감지 기능 등과 같은 플랙서블 표시 패널(10)의 기능이 사용자에게 제공되는 영역일 수 있다. 설명의 편의를 위해, 표시 영역(DA) 및 활성 영역은 표시 영역(DA)로 나타내어질 수 있다. 비표시 영역은 하나 또는 그 이상의 신호 라인들(12)이 지나는 블랙 매트릭스 영역(BA), 그리고 하나 또는 그 이상의 신호 라인들(12)이 지나는 패드 영역(PA)을 포함할 수 있다. 비표시 영역은 표시 구조물(20)의 비활성 영역, 터치 감지층의 비활성 영역과 같은 비활성 영역(inactive area)에 해당할 수 있다. 이때, 비활성 영역은 표시 영역(DA)에 제공되는 기능이 제공되지 않는 영역일 수 있다. 설명의 편의를 위해, 비표시 영역 및 비활성 영역은 비표시 영역으로 정의될 수 있다. 단, 특정 문헌들에서는 비표시 영역 및 비활성 영역은 블랙 매트릭스 영역(BA) 및 패드 영역(PA)으로서 정의될 수 있다.
패드 전극(혹은 트레이스)들(13)은 패드 영역(PA)에 배치되어 패드 영역(PA)에 배치된 하나 또는 그 이상의 신호 라인들(12)과 연결될 수 있다. 패드 전극들(13)은 신호 라인들(12)의 일부분, 예를 들면 신호 라인들(12)의 확장부로서 형성될 수 있다.
블랙 매트릭스 영역(BA)은 표시 영역(DA)의 복수의 가장자리들에 배치될 수 있다. 그리고, 패드 영역(PA)은 표시 영역(DA)의 나머지 가장자리의 적어도 일부에 배치될 수 있다. 패드 영역(PA)은 블랙 매트릭스 영역(BA)의 폭보다 더 큰 폭을 가질 수 있다. 예를 들면, 블랙 매트릭스 영역(BA)은 대략 1~2mm의 폭을 가지도록 형성되고, 패드 영역(PA)은 대략 3~5mm의 폭을 갖도록 형성될 수 있다. 집적 회로 칩(미도시), 예를 들면 메인 드라이버, 게이트 드라이버, 데이터 드라이버, 및 전원 소스 등은 패드 영역(PA)에 연결되거나 실장될 수 있다.
예를 들면, 데이터 드라이버 및/또는 게이트 드라이버는 칩 온 플라스틱(Chip-on-plastic, COP) 또는 칩 온 필름(Chip-on-film)과 같은 방식을 통해 플랙서블 표시 패널(10)의 비표시 영역의 표면에 연결될 수 있고, 메인 드라이버는 플랙서블 인쇄 회로 기판(14) 혹은 인쇄 회로 기판(15) 상에 배치될 수 있다. 실시 예로서, 칩 온 플라스틱 방식은 구동 회로(예를 들면, 데이터 드라이버, 게이트 드라이버 등)를 형성하는 집적 회로를 이방성(anisotropic) 도전 필름과 같은 전도성 필름(미도시)을 통해 플랙서블 기판(11)에 실장하는 것을 포함할 수 있다. 실시 예로서, 칩 온 필름 방식은 구동 회로(예를 들면, 데이터 드라이버, 게이트 드라이버 등)를 형성하는 집적 회로를 필름(미도시)에 실장하는 것을 포함하되, 해당 필름은 플랙서블 인쇄 회로 기판(14)을 플랙서블 기판(11)에 연결하는 데에 이용될 수 있다. 메인 드라이버는 신호 라인들(12) 및 패드 전극들(13)을 통해 데이터 드라이버 및 게이트 드라이버에 연결될 수 있다.
플랙서블 인쇄 회로 기판(14)은 플랙서블 인쇄 회로 및 다층 인쇄 회로 기판을 포함할 수 있다. 그러나, 본 실시 예들은 여기에 한정되지 않는다. 다른 예로서, 데이터 드라이버 및/또는 게이트 드라이버는 TAB(tape-automated bonding) 방식을 통해 플랙서블 표시 패널(10)의 비표시 영역에 연결될 수 있다. 이 경우, 메인 드라이버, 게이트 드라이버, 및 데이터 드라이버는 플랙서블 인쇄 회로 기판(14) 및/또는 인쇄 회로 기판(15)에 배치될 수 있고, 이에 따라 서로 전기적으로 연결될 수 있다. 예를 들면, 플랙서블 인쇄 회로 기판(14)은 데이터 드라이버 및/또는 게이트 드라이버가 실장될 수 있는 TCP(tape carrier package), 그리고 메인 드라이버가 실장되는 다층 인쇄 회로 기판을 포함할 수 있다. 이때, 다층 인쇄 회로 기판은 TCP에 연결될 수 있다. 또한, 전원 소스(예를 들면, 외부 전원 소스)는 메인 드라이버에 연결될 수 있다.
본 실시 예에 따르면, 플랙서블 표시 패널(10)은 플랙서블 유기 발광 표시 패널일 수 있으나, 본 실시 예들은 여기에 한정되지 않는다. 플랙서블 유기 발광 표시 패널로서 적용될 때, 표시 구조물(20)의 각 픽셀(P)은 픽셀 회로를 포함하되, 픽셀 회로는 해당 픽셀 회로를 통해 발광이 제어되는 적어도 하나의 유기 발광 다이오드, 적어도 하나의 박막 트랜지스터, 및 적어도 하나의 커패시터를 포함한다. 예시적인 픽셀 회로가 이후 도 5를 참조하여 더 상세히 설명되며, 다만 도 3a 및 도 3b은 픽셀 회로층(21)과 유기 발광 다이오드층(22)을 개략적으로 보여주는 것이다. 표시 구조물(20) 은 도 6a, 도 6b, 및 도 6c를 참조하여 더 상세히 설명된다.
도 3a 및 도 3b를 계속 참조하면, 표시 구조물(20)은 박막 봉지층(23)을 통해 커버되어 밀봉된다. 신호 라인들(12)은 표시 영역(DA)의 픽셀 회로들과 패드 영역(PA)의 패드 전극들(13)을 연결할 수 있다. 패드 영역(PA)에 배열된 패드 전극들(13)은 이방성 도전 필름, 도전 트레이스들 등을 통해 플랙서블 인쇄 회로 기판(14)의 제 1 일측, 혹은 인접하게 배치된 신호 라인들(12)에 전기적, 물리적으로 연결될 수 있다. 플랙서블 인쇄 회로 기판(14)의 제 2 일측의 신호 라인들(12)은 이방성 도전 필름, 도전 트레이스들 등을 통해 인쇄 회로 기판(15)에 전기적, 물리적으로 연결될 수 있다. 신호 라인들(12) 중 적어도 하나는 하나 또는 그 이상의 픽셀들(P)에는 연결되나, 메인 드라이버, 게이트 드라이버, 데이터 드라이버 중 적어도 하나에는 연결되지 않을 수 있다. 이 경우, 신호 라인들(12)은 주로 비표시 영역에 배치되고 표시 영역(DA)으로 연장될 수 있다. 도 2a에서 신호 라인들(12)이 다양한 각도들로 밴딩 라인(BL)과 교차하는 것으로 도시되나, 신호 라인들(12)은 제 1 방향(D1), 예를 들면 밴딩 라인(BL)에 수직하는 방향으로 밴딩 라인(BL)과 교차하도록 연장될 수 있다. 나아가, 신호 라인들(12)은 표시 영역(DA)에 배치되는 신호 라인들, 예를 들면 게이트 라인들, 데이터 라인들, 및 데이터 전압 라인들과 연결될 수 있다. 이 경우, 플랙서블 인쇄 회로 기판(14) 및/또는 인쇄 회로 기판(15)으로부터 출력되는 제어 신호는 신호 라인들(12)을 통해 표시 영역(DA) 내에 배치된 픽셀 회로에 전송될 수 있다. 제어 신호는 픽셀 회로들의 하나 또는 그 이상의 박막 트랜지스터들의 동작에 기반하여 픽셀들(P)에 선택적으로 인가될 수 있다. 앞서 언급된 바와 같이, 집적 회로 칩을 포함하는 칩 온 플라스틱, 칩 온 필름 등의 구조가 이용될 수 있다.
도 3b에 도시된 바와 같이, 패드 영역(PA)은, 그것이 전자 장치의 일부로서 포함될 때, 표시 영역(DA)의 표면과 접선을 이루는 평면(PL)으로부터 변형되어 플랙서블 표시 패널(10)의 심미감을 향상시킬 수 있다. 예를 들면, 패드 영역(PA)은 평면(PA)으로부터 접히거나, 구부려지거나, 곡선형으로 변형될 수 있다. 평면(PL)은 제 1 및 제 2 방향들(D1, D2)로 연장된다. 실시 예로서, 패드 영역(PA)은 평면(PL)으로부터 구부려지되, 밴딩 축(BX)을 기준으로 구부려질 수 있다. 이에 따라, 표시 영역(DA)이 제 3 방향(D3)으로 인쇄 회로 기판(15)의 위에 배치되도록, 패드 영역(PA)은 표시 영역(DA)의 뒷쪽 방향으로 구부려질 수 있다. 도 2a 및 도 3a를 참조하면, 패드 영역(PA)은 비 밴딩 상태에서 평면(PL)을 따라 표시 영역(DA)으로부터 연장될 수 있고, 제 2 방향(D2)으로 연장되는 가상의 밴딩 라인(BL)을 포함할 수 있다. 이 경우, 패드 영역(PA)은 밴딩 라인(BL)을 기준으로 접히거나 구부려져 인쇄 회로 기판(15)이 밴딩 라인(BL)을 기준으로, 예를 들면 시계 방향으로 회전될 수 있다. 이러한 패드 영역(PA)의 변형은 표시 영역(DA)이 인쇄 회로 기판(15) 위에 배치되도록 할 수 있다.
본 실시 예에 따르면, 플랙서블 기판(11)은 플랙서블 기판(11)의 변형을 방해하는 외부 요소가 없을 때 상대적으로 쉽게 변형되도록(예를 들면 밴딩 라인(BL)) 구성된다. 따라서, 패드 영역(PA)은 표시 영역(DA) 아래로 쉽게 접혀지거나 구부려질 수 있다. 그러나, 플랙서블 기판(11)을 쉽게 변형할 수 있는지 여부는 밴딩 라인(BL)에 배치된 집적 회로 칩과 같이 구부림을 방해하는 외부 요소들, 또는 플랙서블 기판(11) 및/또는 플랙서블 기판(11) 상에 형성된 하나 또는 그 이상의 층들 강직도(rigidity)에 따라 결정될 수 있다. 이에 따라, 패드 영역(PA)이 밴딩 라인(BL)을 기준으로 충분히 구부려질 수 있도록, 패드 영역(PA)에 배치된 집적 회로 칩들은 밴딩 라인(BL)으로부터의 충분한 거리에서 패드 영역(PA)의 일부에 배치될 수 있다. 이 경우, 패드 영역(PA)의 변형은 플랙서블 인쇄 회로 기판(14)의 일부 또한 변형되도록 할 수 있다. 플랙서블 인쇄 회로 기판(14) 및 인쇄 회로 기판(15)의 적어도 일부는 표시 영역(DA)의 하부 혹은 뒷편에 배치될 수 있다. 플랙서블 기판(11)은 플랙서블 기판(11)이 패드 영역(PA)의 변형된 부분들 내에서 유지될 수 있도록 충분한 탄력(elastic)을 가질 수 있다. 이에 따라, 플랙서블 기판(11)은 그것 위에 배치된 신호 라인들(12)을 지지할 수 있고, 그러므로 외부 힘이 패드 영역(PA)에 가해질 때 의도에 의해 혹은 의도치 않게 일어나는 손상으로부터 신호 라인들(12)을 보호할 수 있다. 예를 들면, 외부 힘은 제조 공정, 의도치 않은 사고 등에 의해 가해질 수 있다.
실시 예로서, 플랙서블 기판(11)이 평면도 상, 예를 들면 제 3 방향(D3)에서 보여질 때, 패드 영역(PA)이 밴딩 라인(BL)을 기준으로 변형되는 만큼, 표시 영역(DA)으로부터 연장되는 패드 영역(PA)의 부분(PA1)은 사용자에게 보여지도록 남을 수 있다. 즉, 패드 영역(PA)의 부분(PA1)은 표시 영역(DA)의 아래에 배치되지 않을 수 있다. 도 1의 w1은 부분(PA1)의 폭을 나타낸다. 부분(PA1)의 폭(w1)은 대략 1~2mm일 수 있고, 이는 블랙 매트릭스 영역(BA)의 폭과 동일할 수 있다. 비 베젤(non-bezel) 구조에서, 부분(PA1)의 폭(w1)은 실질적으로 0일 수 있다. 이 경우, 밴딩 축(BX)과 플랙서블 기판(11)의 하면(11a)을 기준으로 한 패드 영역(PA)의 밴딩 반경(radius)은 250 마이크로미터(micrometer)보다 크거나 같고, 300 마이크로미터보다 작거나 같을 수 있다. 이에 따라, 사용자에게 보일 수 있는 비표시 영역의 양은 감소할 수 있고, 표시 장치(100)의 베젤 영역도 기존 표시 장치와 비교할 때 감소할 수 있다. 패드 영역(PA)의 밴딩 부분은 도 8 내지 도 15를 참조하여 더 상세히 설명된다.
도 4는 본 실시 예에 따른 표시 장치의 조립 상태를 보여주는 단면도이다.
도 1 및 도 4를 참조하면, 커버 윈도우(30)는 표시 영역(DA)에 중첩되는 투명 영역(31)과 비표시 영역에 중첩되는 불투명한 베젤 영역(32)을 포함할 수 있다. 패드 영역(PA)이 표시 영역(DA) 아래로 접히거나 구부려질 수 있는 것을 고려하면, 비표시 영역은 블랙 매트릭스 영역(BA) 및 부분(PA1)에 대응할 수 있다. 즉, 베젤 영역(32)은 블랙 매트릭스 영역(BA) 및 부분(PA1)에 대응할 수 있다. 실시 예로서, 커버 윈도우(30)는 높은 내구성을 갖는 글라스(glass), 폴리메타크릴산메틸(poly (methyl methacrylate)), 폴리카보네이트(polycarbonate) 등 중 적어도 하나와 같은 적합한 물질을 포함할 수 있다. 즉, 커버 윈도우(30)는 스크레치에 강할 수 있다. 커버 윈도우(30)는 표시 장치(100)의 다양한 다른 구성들을 수용하고 지지할 수 있는 케이스(19), 그리고 플랙서블 표시 패널(10)과 연결될 수 있다.
본 실시 예에 따르면, 베젤 영역(32)은 상측 베젤 영역(32U), 하측 베젤 영역(32D), 좌측 베젤 영역(32L), 및 우측 베젤 영역(32R)과 같은 다양한 부분들을 포함할 수 있다. 그러나, 베젤 영역(32)은 적합한 방식에 따라 다양한 부분들로 대체될 수 있음이 이해된다. 도 1 및 도 4를 참조하면, 상측 및 하측 베젤 영역들(32U, 32D)은 제 3 방향을 따라 커버 윈도우(30)를 관찰하는 사용자의 시각에 기반하여 정의될 수 있다. 상측 및 하측 베젤 영역들(32U, 32D)은, 예를 들면 적어도 하나의 문자가 회전되거나 뒤집힌 방식이 아닌 똑바로 읽기 가능한 방식으로 표시될 때, 표시 장치(100)의 방향에 기반하여 정의될 수 있다. 이에 따라, 좌측 및 우측 베젤 영역들(32L, 32R)은 상측 및 하측 베젤 영역들(32U, 32D)과 직교하도록 배치될 수 있다. 그러나, 본 실시 예들은 여기에 한정되지 않는다. 예를 들면, 상측 베젤 영역(32U), 하측 베젤 영역(32D), 좌측 베젤 영역(32L), 및 우측 베젤 영역(32R) 중 하나 또는 그 이상은 생략될 수 있다.
도시되지는 않으나, 표시 장치(10)를 포함하는 전자 장치는 다양한 다른 구성들, 예를 들면 스피커, 카메라, 근접 센서, 물리적 버튼, 정전식 버튼, 마이크로폰 등, 및/또는 그것들의 결합들을 포함할 수 있다. 그러한 구성들은 커버 윈도우(30)의 베젤 영역(32) 상 혹은 그 뒤에 배치될 수 있다. 표시 장치(100)가 예를 들면 모바일 장치의 부분으로서 포함될 때, 이러한 다른 구성들은 모바일 장치의 시각적, 인체 공학적 요구들을 증가시킬 수 있도록 상측 베젤 영역(32U) 및 하측 베젤 영역(32D)과 연관하도록 배치될 수 있다.
본 실시 예들에 따르면, 부분(PA1)은 표시 영역(DA)의 측부(예를 들면, 좌단부 또는 우단부)에 컨택할 수 있다. 즉, 부분(PA1)은 하측 베젤 영역(32D)의 뒤에 배치되지 않으며, 좌측 베젤 영역(32L) 및 우측 베젤 영역(32R) 중 하나의 뒤에 배치될 수 있다. 도 1 및 도 4는 부분(PA1)이 우측 베젤 영역(32R)의 뒤에 배치되는 예시를 보여준다. 그러나, 부분(PA1)은 좌측 베젤 영역(32L) 및 우측 베젤 영역(32R)의 뒤에 배치될 수 있다. 이 경우, 표시 장치(100)를 포함하는 전자 장치의 시각적, 인체 공학적 요구는 좌측 베젤 영역(32L) 및 우측 베젤 영역(32R)의 폭들을 감소시킴으로서 향상될 수 있다.
실시 예로서, 하측 베젤 영역(32D)은, 종래 표시 장치와는 다르게, 패드 영역(PA)의 부분(PA1)을 커버하되, 비 밴딩 상태의 패드 영역(PA)을 커버하지 않는다. 하측 베젤 영역(32D)의 폭은 그것들과 연관하여 배치되는 다른 구성들을 고려하여 결정될 수 있고, 종래 하측 베젤 영역들보다는 작을 수 있다. 더불어, 상측 베젤 영역(32U)의 폭도 하측 베젤 영역(32D)의 폭과 마찬가지로 감소할 수 있다. 상측 베젤 영역(32U)의 폭은 하측 베젤 영역(32D)의 폭과 실질적으로 동일할 수 있다.
본 실시 예들에 따르면, 부분(PA1)은 하측 베젤 영역(32D)의 뒤에 배치될 수 있다. 표시 장치(100)를 포함하는 전자 장치의 다른 구성들은 하측 베젤 영역(32D)의 뒤에 배치될 수 있으므로, 부분(PA1) 및 다른 구성들 사이의 간섭과 같은 이유로 인해, 결함이 발생될 수 있다. 나아가, 종래의 플랙서블 표시 패널들에서, 표시 패널이 더 쉽게 변형되도록 하고 패드 영역(PA)의 구부려질 때 패드 영역(PA)의 중립면(neutral plane)의 위치를 변하게 하기 위해, 기판은 패드 영역(PA)으로부터 제거되거나, 그어지거나, 패터닝될 수 있다. 기판에 대한 상기 제거, 그어짐, 패터닝 등은 외부 힘들에 의해 패드 영역(PA)에서의 결함을 야기할 수 있다.
예를 들면, 패드 영역(PA)의 굴곡(curvature)은 외부 충격(예를 들면 제조 공정에서의 후속 단계와 연관된 충격) 혹은 사용자와 표시 장치(100) 사이의 상호 작용의 결과로서 의도치 않게 변형될 수 있다. 이러한 의도치 않은 변형들은 패드 영역(PA)을 통하는 신호 라인들(12)의 저항의 증가 뿐만 아니라 크랙들 및 갈라짐의 발생을 유발할 수 있다. 한편, 패드 영역(PA)을 지지하기 위한 구조를 제공하면, 해당 구조가 전자 장치의 다른 구성들을 수용할 수 있는 면적을 차지할 수 있으므로, 상대적으로 바람직하지 않다. 아래에서 더 상세히 설명되는 바와 같이, 패드 영역(PA) 내 신호 라인(12)의 위 및 아래에 배치되는 층들의 대칭적인 순서는, 패드 영역(PA)이 밴딩 축(BX)을 중심으로 구부려질 때 적어도 중립 면을 신호 라인(12)을 통해 연장되게 한다. 이러한 구성은 패드 영역(PA) 내 신호 라인(12)에 가해지는 스트레스를 감소시키거나 부분적으로 제거할 수 있다. 이에 따라, 플랙서블 기판(11)이 패드 영역(PA) 내에 남으므로 신호 라인(12)은 충분히 지지될 수 있으며, 그러므로 구부려진 후 패드 영역(PA)에 가해지는 외부 힘들에 의해 발생하는 결함들로부터 보호될 수 있다.
더불어, 표시 장치(100)를 포함하는 전자 장치의 다른 구성들이 베젤 영역(32)의 좌측 및 우측 베젤 영역들(32L, 32R)의 뒤에 배치되지 않을 수 있는 점을 고려하면, 부분(PA1) 및 다른 구성들 사이의 간섭은 방지되거나 적어도 감소할 수 있다. 나아가, 패드 영역(PA)을 지지하는 플랙서블 기판(11)은 유지되므로, 면적을 소비할 수 있는 추가적인 지지 구조들의 설치에 대한 의존도는 감소할 수 있다. 더불어, 표시 장치(100)의 패드 영역(PA)은 패드 영역(PA)의 중립면이 신호 라인들(12)을 통해 연장될 수 있는 점을 고려하면 표시 장치(100)의 패드 영역(PA)은 작은 밴딩 반경으로 구부려질 수 있고, 이에 따라 신호 라인들(12)의 신뢰성 및 성능에 영향을 미치는 스트레스의 양을 감소시킬 수 있다. 따라서, 본 실시 예들은 부분(PA1)의 폭을 최소화하고 플랙서블 표시 패널(10)의 전체 두께를 감소시킬 뿐만 아니라, 표시 장치(100)를 포함하는 전자 장치의 다른 구성들과의 간섭을 피하거나 감소시키록 부분(PA1)을 위치시킨다. 따라서, 결함들의 발생은 방지되거나 감소할 수 있다. 패드 영역(PA)의 구성은 도 8 내지 도 15를 참조하여 더 상세히 설명된다.
도 1에 도시된 바와 같이, 표시 영역(DA)은 세로 방향의 길이가 가로 방향의 길이보다 더 길어 상측 및 하측 베젤 영역들(32U, 32D)의 길이들이 좌측 및 우측 베젤 영역들(32L, 32R)의 길이들보다 작게 형성될 수 있다. 그러나, 표시 영역(DA)은 가로 방향의 길이가 세로 방향의 길이보다 더 길어 좌측 및 우측 베젤 영역들(32L, 32R)의 길이들이 상측 및 하측 베젤 영역들(32U, 32D)의 길이들보다 더 짧게 형성될 수 있다. 나아가, 도 2a 및 도 2b의 밴딩 라인(BL)은 제 1 방향으로 이동하여 표시 영역(DA)의 일부와 중첩될 수 있다. 이 경우, 표시 영역(DA)의 일부는 패드 영역(PA)과 함께 구부러져 표시 장치(100)의 좌측 및 우측 가장자리들에 대하여 비 베젤의 표시 장치(100)를 형성할 수 있다. 즉, 전자 장치에 포함되는 플랙서블 표시 패널(10)이 표시 영역(DA)에 중첩하는 밴딩 라인(BL)을 가질 때, 표시 영역(DA)의 좌측 및 우측 가장자리들은 전자 장치의 해당 좌측 및 우측 가장자리들로 연장될 뿐만 아니라 전자 장치의 좌측 및 우측 가장자리들을 지나서 감쌀 수 있다. 이에 따라, 표시 영역(DA)의 측면부들은 전자 장치의 좌측 및 우측 표면들 상에 배치되며, 이는 표시 장치(100)의 시각적, 인체 공학적 요구를 더 향상시킬 수 있다. 플랙서블 표시 패널(100)은 0 도보다 크고 360 도보다 작거나 같은 각도, 예를 들면 0 도보다 크고 270 도보다 작거나 같은 각도로 구부러질 수 있다. 플랙서블 표시 패널(10)의 구부러질 수 있는 측면들의 수는 변경될 수 있다.
도 5는 본 실시 예에 따른 플랙서블 표시 패널의 하나의 픽셀의 등가 회로이다. 도 5의 픽셀(P)은 플랙서블 표시 패널(10)의 픽셀들 중 하나를 나타낸다. 도 5의 하나 또는 그 이상의 신호 라인들(예를 들면, 게이트 라인(GL), 데이터 라인(DL), 및 구동 전압 라인(DVL))은 도 2a, 도 2b, 도 3a 및 도 3b의 신호 라인들(12) 중 일부에 대응할 수 있다.
본 실시 예에 따르면, 픽셀(P)은 제 1 방향(D1)으로 연장되는 게이트 라인(GL), 제 2 방향(D2)으로 연장되는 데이터 라인(DL), 및 제 2 방향(D2)으로 연장되는 구동 전압 라인(DVL)과 연결되는 픽셀 회로(501)를 포함한다. 제 2 방향(D2)은 제 1 방향(D1)과 교차할 수 있다. 유기 발광 다이오드(503)는 픽셀 회로(501)에 연결된다. 픽셀 회로(501)는 구동 박막 트랜지스터(505), 스위칭 박막 트랜지스터(507), 그리고 스토리지 커패시터(509)를 포함한다. 비록 도 5가 특정 실시 예를 보여주나, 픽셀 회로(501)는 다양한 형태들을 채용할 수 있으며 복수의 구성들을 포함할 수 있음이 이해된다. 즉, 도 5의 등가 회로는 단지 설명을 위한 것이며, 본 실시 예들은 그것에 한정되지 않는다.
실시 예로서, 스위칭 박막 트랜지스터(507)는 게이트 라인(GL)에 연결되는 제 1 전극, 데이터 라인(DL)에 연결되는 제 2 전극, 그리고 스토리지 커패시터(509)의 제 1 전극 및 구동 박막 트랜지스터(505)의 제 1 전극과 연결되는 제 3 전극을 포함한다. 이 경우, 스위칭 박막 트랜지스터(507)는 게이트 라인(GL)을 통해 수신된 스캔 신호(Sn)에 응답하여, 데이터 라인(DL)을 통해 수신된 데이터 신호(Dm)를 구동 트랜지스터(505)에 전송하도록 구성된다. 앞서 언급된 바와 같이, 스토리지 커패스터(509)의 제 1 전극은 스위칭 박막 트랜지스터(507)의 제 3 전극에 연결된다. 스토리지 커패스터(509)의 제 2 전극은 구동 전압 라인(DVL) 및 구동 박막 트랜지스터(505)의 제 2 전극에 연결된다. 이에 따라, 스토리지 커패시터(509)는 스위칭 박막 트랜지스터(507)를 통해 수신된 전압과 구동 전압 라인(DVL)을 통해 수신된 구동 전압(ELVDD)의 차이에 대응하는 전압을 저장하도록 구성된다.
구동 박막 트랜지스터(505)의 제 2 전극은 구동 전압 라인(DVL) 및 스토리지 커패시터(509)의 제 2 전극에 연결된다. 구동 박막 트랜지스터(505)는 스위칭 박막 트랜지스터(507)의 제 3 전극에 연결되는 제 1 전극, 그리고 유기 발광 다이오드(503)의 제 1 전극에 연결되는 제 3 전극을 더 포함한다. 이 경우, 구동 박막 트랜지스터(505)는 스토리지 커패시터(509)에 저장된 전압값에 응답하여 구동 전압 라인(DVL)으로부터 유기 발광 다이오드(503)을 통해 흐르는 구동 전류를 제어하도록 구성된다. 유기 발광 다이오드(503)는 구동 박막 트랜지스터(505)의 제 3 전극에 연결되는 제 1 전극, 그리고 공통 전원 전압(ELVSS)과 같은 공통 전원 전압(511)에 연결되는 제 2 전극을 포함한다. 이에 따라, 유기 발광 다이오드(503)는 구동 박막 트랜지스터(505)를 통해 수신되는 구동 전류에 따라 결정된 밝기의 빛(그리고, 몇몇 실시 예들에서는 결정된 컬러)을 발광할 수 있다.
도 6a는 본 실시 예에 따른 플랙서블 표시 패널의 도 3a의 부분 A를 보여주는 확대도이다. 도 6b 및 도 6c는 본 실시 예에 따른 플랙서블 표시 패널의 도 6a의 부분 B를 보여주는 확대도들이다. 도 6a에 도시된 단면은 플랙서블 표시 패널(10)의 픽셀 혹은 서브 픽셀에 대응할 수 있다. 설명의 편의를 위해, 서브 픽셀에 대한 적용 례가 설명된다.
본 실시 예에 따르면, 플랙서블 표시 패널(10)의 서브 픽셀들은 적어도 하나의 박막 트랜지스터(TFT) 및 박막 트랜지스터(TFT)에 연결되는 유기 발광 장치를 포함할 수 있다. 예를 들면, 도 6a의 박막 트랜지스터(TFT)는 도 5의 구동 박막 트랜지스터(505)에 대응할 수 있다. 박막 트랜지스터(TFT)는 도 6a에 도시된 구조를 갖는 것에 한정되지 않으며, 박막 트랜지스터(TFT)의 수 및 구조는 다양하게 변경될 수 있다. 도 6a에 도시된 바와 같이, 플랙서블 표시 패널(10)은 플랙서블 기판(11), 표시 구조물(20), 및 박막 봉지층(23)을 포함할 수 있다.
플랙서블 기판(11)은 하나 또는 그 이상의 플랙서블 절연 물질들로 형성될 수 있으며, 실시 예로서, 제 3 방향(D3)으로 적층된 다층들을 포함할 수 있다. 예를 들면, 플랙서블 기판(11)은 하나 또는 그 이상의 무기층들 및 하나 또는 그 이상의 유기층들을 포함할 수 있다. 도 6b 및 도 6c에 도시된 바와 같이, 플랙서블 기판들(11, 11')은 적층 구조물들을 형성하는 유기층들(601, 603) 및 무기층들(605, 607)을 포함한다. 비록 2개의 유기층들 및 2개의 무기층들이 도시되나, 유기층들의 수와 무기층들의 수는 적합하게 변경되어 사용될 수 있음이 이해된다. 또한, 플랙서블 기판(11)은 투명하거나, 반투명하거나, 불투명할 수 있다.
유기층들(601, 603)은 적합한 유기 물질, 예를 들면 폴리에스테르(polyester) 계 폴리머, 실리콘 계 폴리머, 아크릴 폴리머, 폴리올레핀(polyolefin) 계 폴리머, 또는 그것의 공중합체로 형성될 수 있다. 예를 들면, 유기층들(601, 603)은 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 폴리에스테르술폰(polyether sulphone), 폴리부틸렌테레프탈레이트(polybutylene terephthalate), 폴리에틸렌 테레프타레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리아릴레이트(polyarylate), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazane), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), polymethacrylate, 폴리메틸아크릴레이트(polymethylacrylate), 폴리에틸아크릴레이트(polyethylacrylate), 폴리에틸메타크릴레이트(polyethylmethacrylate), 환형 올레핀 공중합체(cyclic olefin copolymer), 환형 올레핀 폴리머(cyclic olefin polymer), 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리메틸 메타크릴레이트(polymethylmethacrylate), 폴리스티렌(polystyrene), 폴리아세탈(polyacetal), 폴리에테르에테르 케톤(polyether ether ketone), 폴리테트라플루오로에틸렌(polytetrafluoroethylene), 폴리염화비닐(polyvinylchloride), PVDF(polyvinylidenefluoride), PFA(perfluoroalkyl polymer), SAN(styrene acrylonitrile copolymer), FRP(fiber glass reinforced plastic) 등 중 적어도 하나로 형성될 수 있다. 유기층들(601, 603)은 플랙서블 기판(11)이 구부러질 수 있는 정도의 두께를 갖는 글라스 기판들일 수 있다.
무기층들(605, 607)은 적합한 무기 물질, 예를 들면 비정질 실리콘, 산화 실리콘(SiOx), 질화 실리콘(SiNx), 산질화 실리콘(SiOxNy), 산화 알루미늄(aluminum oxide, AlOx), 산질화 알루미늄(aluminum oxynitride, AlOxNy) 등으로 형성될 수 있다. 이 경우, 무기층들(605, 607)은 산소, 수분 등의 침투를 막을 수 있고 플랙서블 기판(11)의 표면을 평탄화할 수 있다. 이에 따라, 무기층들(605, 607) 중 적어도 하나는 버퍼층 및/또는 장벽층으로서 제공될 수 있다.
도 6b에 도시된 바와 같이, 플랙서블 기판(11)은 유기층(601), 유기층(601)에 배치된 무기층(605), 무기층(605)에 배치된 유기층(603), 그리고 유기층(603)에 배치된 무기층(607)을 포함할 수 있다. 다른 말로, 무기층(607), 유기층(603), 무기층(605), 및 유기층(601)은 순차적으로 배치될 수 있다. 이 경우, 플랙서블 기판(11)은 유기층-무기층 적층 구조로서 형성될 수 있다. 그러나, 본 실시 예들은 여기에 한정되지 않는다.
도 6c에 도시된 바와 같이, 플랙서블 기판(11')은 유기층들(601, 603), 그리고 유기층들(601, 603) 사이에 적층된 무기층들(605, 607)을 포함할 수 있다. 플랙서블 기판(11')은 무기층들(605, 607) 사이에 배치된 하나 또는 그 이상의 도전층들(SL)을 더 포함한다. 도전층(SL)은 플랙서블 표시 패널(10)의 픽셀들(P)과 구동 소자들 사이에 연결된 신호 라인(12)을 포함(혹은 정의)할 수 있다. 여기서 구동 소자들은, 예를 들면 앞서 언급된 메인 드라이버, 데이터 드라이버, 게이트 드라이버, 및 전원 소스일 수 있다. 이와 같이, 플랙서블 기판(11')은 순차적으로 배치되는 유기층(603), 무기층(607), 도전층(SL), 무기층(605), 유기층(601)을 포함할 수 있다. 도전층(SL)을 기준으로 유기층-무기층 적층 구조는 대칭적으로 배치되어, 제 1 유기층(예를 들면 603) 및 제 1 무기층(예를 들면 607)이 도전층(SL) 위에 배치되고, 제 2 유기층(예를 들면 601) 및 제 2 무기층(605)이 도전층(SL) 아래에 배치된다. 이 경우, 유기층 및 무기층의 순서는 도전층(SL)에 대해 대칭적일 수 있으며, 이에 따라 도전층(SL)은 무기층들(605, 607) 사이에 배치되고, 무기층들(605, 607)은 유기층들(601, 603) 사이에 배치된다. 무기층(605), 도전층(SL), 무기층(607)의 두께는 100nm(nanometer)보다 크거나 같고, 900nm보다 작거나 같을 수 있다. 예를 들면, 무기층(605), 도전층(SL), 무기층(607)의 두께는 300nm보다 크거나 같고, 800nm보다 작거나 같을 수 있다. 예를 들면, 무기층(605), 도전층(SL), 무기층(607)의 두께는 700nm보다 크거나 같고, 800nm보다 작거나 같을 수 있다. 그러나, 본 실시 예들은 여기에 한정되지 않는다. 도 6b 및 도 6c를 참조하여 설명된 적층 순서들에 따른 효과는 도 12 및 도 15를 참조하여 설명된다.
도 6a 및 도 6c를 참조하면, 박막 트랜지스터(TFT)는, 적어도 하나는 버퍼층으로서 기능하는 유기층(603) 또는 무기층(607) 위에 형성될 수 있다. 도 6a에 도시된 바와 같이, 박막 트랜지스터(TFT)는 탑 게이트(top-gate) 방식의 트랜지스터로 도시되나, 바텀(bottom-gate) 게이트 방식의 트랜지스터와 같은 다른 적합한 구성을 갖는 박막 트랜지스터가 실시 예들과 연관하여 적용될 수 있다.
패턴된 구조를 갖는 활성층(609)이 플랙서블 기판(11)에 배치된다. 게이트 절연층(611)은 활성층(609)을 커버한다. 게이트 절연층(611)은 산화 실리콘, 질화 실리콘 등과 같은 적합한 무기물로 형성될 수 있다. 그리고, 게이트 절연층(611)은 하나 또는 그 이상의 층들을 포함하되, 그 층들 중 적어도 하나는 그 층들 중 다른 층과 다른 물질로 형성될 수 있다. 활성층(609)은 소스 영역(609s), 채널 영역(609c), 그리고 채널 영역(609c)에 의해 소스 영역(609s)과 이격된 드레인 영역(609d)을 포함한다.
본 실시 예에 따르면, 활성층(609)는 적합한 반도체 물질로 형성될 수 있다. 예를 들면, 활성층(609)은 비정질 실리콘 혹은 비정질 실리콘으로부터 결정화된 폴리실리콘과 같은 유기 반도체 물질을 포함할 수 있다. 활성층(609)은 산화 반도체 물질, 예를 들면 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 카드뮴(Cd), 게르마늄(Ge), 하프늄(Hf), 혹은 그것들의 조합과 같은 XII 그룹, XIII 그룹, 또는 XIV 그룹으로부터 선택된 물질의 산화물을 포함할 수 있다. 나아가, 활성층(609)은 멜로시아닌(mellocyanine), 프탈로시아닌(phthalocyanine), 펜타센(pentacene), 티오펜(thiophen) 등과 같이 상대적으로 낮은 폴리머계 또는 폴리머계 유기물로 형성될 수 있다.
박막 트랜지스터(TFT)의 게이트 전극(613)은 게이트 절연층(611)에 배치되며, 활성층(609)의 채널 영역(609c)에 중첩된다. 중간 유전층(615)은 게이트 전극(613)을 커버하며, 게이트 절연층(611)의 노출된 표면에 배치된다. 실시 예로서, 중간 유전층(615)은 폴리이미드와 같은 유기물, 또는 산화 실리콘, 질화 실리콘, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass) 등과 같은 무기물, 또는 그것들의 조합으로 형성될 수 있다. 이 경우, 중간 유전층(615)은 CVD(chemical vapor deposition) 방식 또는 스핀코팅(spin coating) 방식을 통해 형성될 수 있으나, 중간 유전층(615)을 형성하기 위한 다른 적합한 방식이 사용될 수 있다. 이에 따라, 중간 유전층(615)은 실질적으로 평탄한 표면을 형성할 수 있다. 컨택 홀들(617, 619)이 중간 유전층(615) 및 게이트 절연막(611)에 형성될 수 있다. 소스 전극(621) 및 드레인 전극(623)이 중간 유전층(615) 상에 형성되고, 각각 컨택 홀들(617, 619)로 연장된다. 이에 따라, 소스 전극(621)은 컨택 홀(619)을 통해 소스 영역(609s)에 컨택하고, 드레인 전극(623)은 컨택 홀(617)을 통해 드레인 영역(609d)에 컨택한다.
본 실시 예에 따르면, 게이트 전극(613), 소스 전극(621), 및/또는 드레인 전극(623)은 단일층 혹은 다층 구조로 형성될 수 있으며, 게이트 라인(GL), 데이터 라인(DL), 및 구동 전압 라인(DVL)을 형성할 수 있다. 실시 예로서, 신호 라인들(12), 즉 도전층(SL)은 단일층 혹은 다층 구조로 형성될 수 있다. 예를 들면, 게이트 전극(613), 소스 전극(621), 및 드레인 전극(623)은 몰디브덴(Mo), 니켈(Ni), 크롬(Cr), 텅스텐(W), 은(Ag), 금(Au), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 네오디뮴(μl-Nd) 등, 혹은 그것들의 합금과 같은 적합한 도전 물질로 형성될 수 있다. 다층 구조는 Mo/Al-μl-Nd, Mo/Al, Ti/Al 등을 포함하는 이중층(dual layer) 구조를 포함할 수 있다. 다층 구조는 Mo/Al/Mo, Mo/Al-μl-Nd/Mo, Ti/Al/Ti, Ti/Cu/Ti 등과 같은 형태의 층들을 포함할 수 있다. 나아가, 은 나노 와이어(silver nanowire)가 사용될 수도 있다.
본 실시 예에 따르면, 게이트 전극의 물질은 소스 전극(621) 및 드레인 전극(623)의 물질과 상이할 수 있다. 그리고, 게이트 전극(613)을 형성하는 도전층들의 수는 소스 전극(621) 및 드레인 전극(623)을 형성하는 도전층들의 수와 상이할 수 있다. 이 경우, 도전층(SL)의 물질들 및 층 구조는 게이트 전극(613), 소스 전극(621), 및 드레인 전극(623) 중 적어도 하나의 물질들 및 층 구조에 대응할 수 있다. 그러나, 도전층(SL)의 물질들 및 층 구조는 게이트 전극(613), 소스 전극(621), 및 드레인 전극(623)과 상이할 수도 있다.
패시베이션층(625)은 박막 트랜지스터(TFT) 및 중간 유전층(615) 상에 배치된다. 실시 예로서, 패시베이션층(625)은 그 하층들(underlaying layers)의 요철들을 감소시키도록 기능하면서 그 하층들을 보호하는 평탄화막을 포함할 수 있다. 그리고, 패시베이션층(625)은 양(positive) 감광성 혹은 음(negative) 감광성 유기 절연막과 같은 적합한 유기 절연 물질로 형성될 수 있다. 패시베이션층(625)은 질화 실리콘과 같은 무기물로부터 형성될 수 있다.
도 6a에 도시된 바와 같이, 픽셀 전극(627)은 패시베이션층(625) 상에 형셩될 수 있다. 픽셀 전극(627)은 투명(혹은 불투명) 전극 혹은 반사 전극일 수 있다. 픽셀 전극(627)이 투명(혹은 불투명) 전극일 때, 픽셀 전극(627)은 예를 들면 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), In2O3(indium oxide), IGO(indium gallium oxide), AZO(aluminum zinc oxide) 등으로 형성될 수 있다. 픽셀 전극(627)이 반사 전극일 때, 픽셀 전극(627)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리튬(Ir), 크롬(Cr), 칼슘(Ca), 실리콘(Si), 나트륨(Na), 텅스텐(W), 또는 그것들의 조합으로 형성되는 반사층, 그리고 ITO, IZO, ZnO, SnO, In2O3, TixOy로 형성되는 층을 포함할 수 있다. 이 경우, 픽셀 전극(627)은 단일층 혹은 다층 구조로 형성될 수 있다. 예를 들면, ITO/Si/ITO, TixOy/Ag/TixOy 등과 같은 형태를 갖는 층들을 포함할 수 있다. 픽셀 전극(627)의 두께는 100~300nm의 범위에 속할 수 있다. 그러나, 픽셀 전극(627)의 실시 예들은 위 예시들에 한정되지 않는다.
본 실시 예에 따르면, 픽셀 전극(627)은 패시베이션층(625) 내 형성된 비아 홀(629)을 통해 박막 트랜지스터(TFT)의 드레인 전극(623)에 컨택한다. 앞서 언급된 바와 같이, 패시베이션층(625)은 무기물 및/또는 유기물로 형성될 수 있고, 단일층 혹은 다층으로 형성될 수 있다. 패시베이션층(625)은, 그 하부 층들의 요철들과 관계없이 그 상면은 매끄럽도록 평탄화층으로서 형성될 수 있다. 패시베이션층(625)은 패시베이션층(625) 아래의 적어도 하나의 층의 요철에 따라 매끄럽지 않게 형성될 수 있다. 나아가, 패시베이션층(625)은 투명 절연체로 형성될 수 있고, 그에 따라 공명 효과(resonant effect)를 제공할 수 있다.
픽셀 정의층(630)은 픽셀 전극(627) 및 패시베이션층(625) 상에 형성된다. 이 경우, 픽셀 정의층(630)은 패터닝되어 픽셀 전극(627)의 일부를 노출하는 개구부를 포함한다. 예를 들면, 개구부는 10~20 마이크로미터의 폭을 가질 수 있다. 본 실시 예에 따르면, 픽셀 정의층(630)은 유기물 및/또는 무기물로 형성될 수 있다. 예를 들면, 픽셀 정의층(630)은 폴리이미드로 형성될 수 있다. 픽셀 정의층(630)의 폴리이미드의 열팽창 계수(coefficient of thermal expansion)는 플랙서블 기판(11) 내 적어도 하나의 층을 형성하는 데에 사용되는 폴리 이미드의 열팽창 계수와 상이할 수 있다. 본 실시 예에 따르면, 픽셀 정의층(630)의 폴리이미드의 열팽창계수는 10x10-6K-1보다 크거나 같고 20x10-6K-1보다 작거나 같고, 반면 플랙서블 기판(11)의 폴리이미드의 열팽창 계수는 3x10-6K-1보다 크거나 같고 5x10-6K-1보다 작거나 같을 수 있다. 그리고, 픽셀 정의층(630)을 형성하는 데에 사용되는 폴리이미드는 플랙서블 기판(11) 내 적어도 하나의 층을 형성하는 데에 사용되는 폴리이미드와 상이한 탄성 계수(modulus of elasticity)를 가질 수 있다.
비록 도시되지는 않으나, 중간층(631)에 대한 제조 공정의 신뢰성을 향상시키기 위해, 하나 또는 그 이상의 돌출부들이 픽셀 정의층(630)의 상면에 형성될 수 있다. 이러한 돌출부들은 적합한 유기물, 예를 들면 앞서 설명된 유기물질들 중 적어도 하나로 형성될 수 있다.
본 실시 예에 따르면, 중간층(631) 및 반대(opposite) 전극(633)이 픽셀 전극(627) 상에 형성된다. 이 경우, 픽셀 전극(627)은 유기 발광 다이오드(도 5의 503 참조)의 애노드 전극으로서 기능할 수 있고, 반대 전극(633)은 유기 발광 다이오드의 캐소드 전극으로서 기능할 수 있다. 픽셀 전극(627)과 반대 전극(633)의 극성들은 실시 예들에 따라 서로 바뀔 수 있다. 픽셀 전극(627) 및 반대 전극(633)은 중간층(631)에 의해 서로 절연될 수 있다. 중간층(631)의 유기 발광층은 중간층(631)에 인가되는 서로 다른 극성들의 전압들에 따라 빛을 발할 수 있다. 실시 예로서, 중간층(631)은 유기 발광층을 포함할 수 있다. 다른 예로서, 중간층(631)은 유기 발광층을 포함하고, 홀 주입층(hole injection layer), 홀 수송층(hole transport layer), 전자 수송층(electron transport layer), 및 전자 주입층(electron injection layer)로부터 선택되는 적어도 하나의 층을 더 포함할 수 있다.
발광 물질이 유기 발광층의 각각의 서브 픽셀들 내에 분리되어 포함될 수 있지만, 본 실시 예들은 여기에 한정되지 않는다. 유기 발광층은 픽셀(P)의 위치와 관계없이 각 픽셀(P)과 연관하여 사용되는 공통 유기 발광층일 수 있다. 실시 예로서, 유기 발광층은 적색, 녹색, 및 청색을 각각 발광하는 발광 물질들을 포함할 수 있다. 그러나, 다른 적합한 색이 실시 예들과 연관하여 사용될 수 있다. 발광 물질들은 수직 방향(예를 들면 제 3 방향)으로 적층되거나, 혼합 배치될 수 있다. 발광 물질들은 서로 다른 색들의 조합을 발광하는 물질들을 포함할 수 있다. 서로 다른 색들의 조합은 흰색을 형성하는 데에 이용될 수 있다. 비록 도시되지는 않으나, 색 변환층(color conversion layer) 혹은 색 필터(color filter)가 포함되어 발광된 빛을 특정 색으로 변환할 수 있다.
박막 봉지층(23)이 표시 구조물(20) 상에 형성될 수 있다. 실시 예로서, 박막 봉지층(23)은 복수의 무기층들, 또는 무기층과 유기층을 포함할 수 있다. 예를 들면, 박막 봉지층(23)의 유기층은 폴리머 물질로 형성될 수 있고, 폴리에틸렌 테레프타레이트, 폴리이미드, 폴리카보네이트, 에폭시(epoxy), 폴리에틸렌, 폴리아크릴레이트로부터 선택되는 어느 하나로 형성되는 단일층 또는 위 물질들 중 하나 또는 그 이상이 적층되는 다층들일 수 있다. 유기층은 폴리아크릴레이트로 형성될 수 있고, 다이아크릴레이트(diacrylate) 계 모노머 및 트리아크릴레이트(triacrylate) 계 모노머를 포함하는 모노머 구성(monomer composition)을 중합함으로써 형성되는 물질을 포함할 수 있다. 모노아크릴레이트(monoacrylate) 계 모노머가 위 모노머 구성에 더 포함될 수 있다. 나아가, 열가소성폴리올레핀(thermoplastic polyolefin)과 같은 포토개시제(photoinitiator)가 위 모노머 구성에 더 포함될 수 있다. 그러나, 위 모노머 구성은 위 언급된 예들에 한정되지 않으며, 예를 들면 에폭시, 폴리이미드, 폴리에틸렌 테레프타레이트, 폴리카보네이트, 폴리에틸렌, 폴리아크릴레이트 등을 포함할 수 있다.
본 실시 예에 따르면, 박막 봉지층(23)은 메탈 산화물(metal oxide) 혹은 메탈 질화물(metal nitride), 예를 들면 무기층을 포함하는 단일층 또는 다수의 적층된 층들을 포함할 수 있다. 예를 들면, 무기층은 SiOx, SiNx, Al2O3, TiO2(titanium oxide), ZrOx(zirconium oxide), 및 ZnO로부터 선택되는 어느 하나를 포함할 수 있다. 주변 환경에 노출되는 박막 봉지층(23)의 상부층은 무기층으로 형성되어, 습기가 중간층(631_으로 침투하는 것을 방지하거나 감소시킬 수 있다.
박막 봉지층(23)은 적어도 2개의 무기층들 사이에 적어도 하나의 유기층이 배치되는 샌드위치 구조를 포함할 수 있다. 다른 예로서, 박막 봉지층(23)은 적어도 2개의 유기층들 사이에 적어도 하나의 무기층이 배치되는 샌드위치 구조를 포함할 수 있다. 예를 들면, 박막 봉지층(23)은 반대 전극(633)의 표면으로부터 순차적으로 형성되는 제 1 무기층, 제 1 유기층, 제 2 무기층, 제 2 유기층, 제 3 무기층, 제 3 유기층을 포함할 수 있다. LiF(lithium-fluoride)를 포함하는 할로겐화 메탈(halogenated metal)층이 반대 전극(633)과 제 1 무기층 사이에 더 포함될 수 있다. 할로겐화 메탈 층은 제 1 무기층이 예를 들면 스퍼터링(sputtering) 방식을 사용하여 형성될 때 중간층(633)에 대한 손상을 방지(또는 감소)할 수 있다. 제 1 유기층의 면적은 제 2 무기층의 면적보다 작고, 제 2 유기층의 면적은 제 3 무기층의 면적보다 작을 수 있다. 그러나, 박막 봉지층(23)은 여기에 한정되지 않는다. 예를 들면, 박막 봉지층(23)은 무기층과 유기층이 적층된 어떤 구성이라도 포함할 수 있다.
도시되지는 않으나, 보호층이 박막 봉지층(23) 상에 형성될 수 있다. 보호층은 다양한 방식들을 사용하여 형성될 수 있다. 예를 들면, 보호층은 스퍼터링 방식, 이온 빔 증착(ion beam deposition) 방식, 증발(evaporation) 방식, CVD(chemical vapor deposition) 방식 등을 이용하여 형성될 수 있다. 보호층은 메탈 산화물 또는 메탈 질화물, 예를 들면 SiNx, SiOxNy, TIOx, TINx, TiOxNy(titanium oxynitride), ZrOx, TaNx(tantalum nitride), TaOx(tantalum oxide), HfOx(hafnium oxide), AlOx 등을 포함할 수 있다. 보호층은 박막 봉지층(23)을 감싸도록 형성될 수 있다. 이 경우, 보호층은 박막 봉지층(23)으로의 수분 및 산소 침투를 차단하여 박막 봉지층(23)의 기대 수명을 증가시킬 수 있다.
도 7은 본 실시 예에 따른 적어도 하나의 밴딩 부분을 갖는 플랙서블 표시 패널을 형성하는 공정을 보여주는 순서도이다. 도 7의 공정은 도 1, 도 3a, 도 3b, 및 도 5와 연관하여 설명된다. 도 7의 공정은 패드 영역(PA)의 밴딩 부분(PA1)과 연관하여 설명될 것이나, 비표시 영역 및 표시 영역의 추가적인 영역 혹은 다른 영역이 실시 예에 따라 구부려질 수 있음이 이해된다.
단계 701에서, 표시 영역(DA)과 비표시 영역을 포함하는 플랙서블 표시 패널(10)이 형성된다. 박막 트랜지스터 구조들, 스토리지 커패시터 구조들, 유기 발광 다이오드 구조들, 게이트 라인들(GL), 데이터 라인들(DL), 구동 전압 라인들(DVL), 신호 라인들(12), 신호 라인들(SL) 등과 같은 하나 또는 그 이상의 표시 구조들이 플랙서블 기판(11) 상에 형성될 수 있으며, 그것들은 도 6a 및 도 6b에 도시된 구조에 따라 형성될 수 있다. 유기층들(601, 603)은 폴리이미드로 형성될 수 있다. 도시되지는 않으나, 플랙서블 기판(11)은 캐리어 기판(carrier substrate), 예를 들면 글라스 캐리어 기판에 부착될 수 있다. 이 경우, 플랙서블 표시 패널(10)은 표시 영역(DA)과 비표시 영역을 포함하도록 형성될 수 있다.
단계 703에서, 집적 회로가 플랙서블 기판(11)에 부착된다. 하나 또는 그 이상의 집적 회로들이 플랙서블 기판(11), 플랙서블 인쇄 회로 기판(14), 인쇄 회로 기판(15) 등과 연결될 수 있다. 집적 회로들은 픽셀들(P)이 이미지를 표시하도록 제어하는 적어도 하나의 드라이버를 포함할 수 있다. 예를 들면, 집적 회로는 패드 영역(PA)의 부분(PA1)에서 플랙서블 기판(11)에 연결될 수 있다.
단계 705에서, 캐리어 기판이 플랙서블 기판(11)으로부터 제거될 수 있다. 종전의 제조 공정들과는 다르게, 캐리어 기판이 제거된 후에 지지층이 부착되는 것은 요구되지 않는다.
단계 707에서, 플랙서블 인쇄 회로 기판(14)이 플랙서블 기판(11)에 부착된다. 플랙서블 인쇄 회로 기판(14)은 예를 들면 도전성 접착제를 통해 플랙서블 기판(11)에 연결될 수 있다. 이때, 인쇄 회로 기판(15)은 플랙서블 인쇄 회로 기판(14)이 플랙서블 기판(11)과 연결되기 전에 플랙서블 인쇄 회로 기판(14)에 연결될 수 있으나, 실시 예들이 여기에 한정되는 것은 아니다.
단계 709에서, 플랙서블 표시 패널(10)의 비표시 영역의 밴딩 부분이 구부려진다. 패드 영역(PA)의 부분(PA1)은 표시 영역(DA)에 대하여 구부려질 수 있다. 예를 들면, 부분(PA1)은 표시 영역(DA)의 표면의 접선인 평면(PL)에 대하여 구부려질 수 있다. 그리고, 부분(PA1)은 밴딩 축(BX)을 기준으로 구부려져, 플랙서블 인쇄 회로 기판(14)의 일부가 표시 영역(DA) 아래에 배치되게 할 수 있다. 그러나, 실시 예들에 따라 적합한 다른 밴딩 방식이 사용될 수 있음이 이해된다.
패드 영역(PA)이 구부려질 때 패드 영역(PA)을 통과하는 신호 라인들(12)에 가해지는 물리적 스트레스를 감소시키기 위해, 패드 영역(PA)의 구조는 패드 영역(PA)의 중립면이 신호 라인(12)을 따라 연장되도록(혹은 모이도록) 구성될 수 있다. 도전층(SL) 내 신호 라인(12)을 포함하되, 신호 라인들(12)에 가해지는 물리적 스트레스를 감소시키도록 구성되는 패드 영역(PA)의 예시적인 구성들이 이하 도 8 내지 도 15를 참조하여 설명된다.
도 8은 본 실시 예에 따른 도 3a의 플랙서블 표시 패널의 밴딩 부분 내 부분 C를 보여주는 확대도이다. 도 9는 본 실시 예에 따른 도 3b 및 도 8의 플랙서블 표시 패널의 밴딩 부분을 보여주는 부분 단면도이다. 도 10은 본 실시 예에 따른 도 8 및 도 9의 플랙서블 표시 패널의 밴딩 부분의 중립면을 개략적으로 보여준다. 패드 영역(PA)의 다수 층들은 플랙서블 표시 패널(10)의 부분 A과 관련하여 설명된 층들과 유사하다. 그러므로, 중복되는 설명은 생략된다.
도 3a, 도 5, 도 6a, 도 8, 및 도 9를 참조하면, 도전층(SL)은 인쇄 회로 기판(15)을 표시 영역(DA)에 배치된 픽셀(P)의 하나 또는 그 이상의 구성들, 예를 들면 픽셀(P)의 구동 박막 트랜지스터(505), 스위칭 박막 트랜지스터(507), 유기 발광 다이오드(503)에 연결한다. 도전층(SL)은 게이트 전극(613), 소스 전극(621), 및 드레인 전극(623) 중 적어도 하나와 동일한 물질들 및 층 구조로 형성될 수 있다. 이 경우, 도전층(SL)은 게이트 전극(613)과 동일한 층에 형성되거나, 소스 전극(621) 및 드레인 전극(623)과 동일한 층에 형성될 수 있다. 이에 따라, 도전층(SL)은 도전층(SL)과 플랙서블 기판(11) 사이에 배치된 적어도 하나의 무기층(803) 및/또는 유기층(805)과 함께 플랙서블 기판(11) 위에 배치될 수 있다. 도전층(SL) 하부 층들의 특성들(플랙서블 기판(11)의 층들 내부 및 사이에 형성된 불균일 및 돌기들(bumps)과 같은) 및/또는 무기층(803) 및 유기층(805) 중 적어도 하나의 표면의 패터닝으로 인해, 도전층(SL)은 물결 모양의 표면들을 포함할 수 있다. 도전층(SL)의 표면들의 물결은 도전층(SL)의 적어도 일부(예를 들면 하부)에 가해지는 스트레스를 감소시킬 수 있으나, 도전층(SL)의 적어도 다른 부분(예를 들면 상부)에 가해지는 스트레스를 증가시킬 수 있다.
본 실시 예에 따르면, 무기층(803) 및 유기층(805)은 게이트 절연층(611) 및 중간 유전층(615) 중 적어도 하나에 해당할 수 있다. 즉, 게이트 절연층(611) 및 중간 유전층(615) 중 적어도 하나는 패드 영역(PA)으로 연장되고, 이에 따라 도전층(SL)과 플랙서블 기판(11) 사이에 배치될 수 있다. 게이트 절연층(611) 및 중간 유전층(615) 중 적어도 하나는 무기층(803)에 대응할 수 있다. 게이트 절연층(611) 및 중간 유전층(615) 중 적어도 하나가 무기층(803)으로 형성될 수 있다는 점을 고려하면, 무기층(803)은 유기층(805)이 무기층(803)의 제거 영역에 배치되도록 패드 영역(PA) 내에서 패터닝될 수 있다. 게이트 절연층(611) 및 중간 유전층(615) 모두가 유기물들로 형성되지 않을 때, 유기층(805)은 무기층(803)의 제거 영역에 별도로 형성될 수 있다.
실시 예로서, 유기층(805)은 패드 영역(PA)에서 도전층(SL)과 접속할 수 있고, 이에 따라 패드 영역(PA)이 변형될 때 패드 영역(PA) 내 스트레스 감소를 가능하게 할 수 있다. 다른 말로, 유기물들은 무기물들보다 낮은 탄성 계수를 가지므로, 패드 영역(PA) 내 유기층(805)의 존재는 패드 영역(PA)이 밴딩축(BX)을 기준으로 더 쉽게 변형되도록 한다. 패드 영역(PA)을 구부리기 위해 요구되는 힘이 감소하는 만큼, 패드 영역(PA) 내 도전층들(SL)에 가해지는 스트레스의 양 또한 감소할 것이다. 그러나, 본 실시 예들은 여기에 한정되지 않는다. 예를 들면, 무기층(803)만 표시 영역(DA)으로부터 패드 영역(PA)으로 연장되거나, 유기층(803)만 표시 영역(DA)으로부터 패드 영역(PA)으로 연장될 수 있다.
패드 영역(PA)이 변형될 때 패드 영역(PA) 내 도전층(SL)에 가해지는 스트레스를 더 감소시키기 위해, 밴딩 보호층(807)이 패드 영역(PA) 내 도전층(SL) 상에 형성될 수 있다. 이 경우, 도전층(SL)은 밴딩 보호층(807) 및 플랙서블 기판(11) 사이에 배치될 수 있다. 밴딩 보호층(807)은 적합한 유기물, 예를 들면 아크릴레이트 폴리머(acrylate polymer) 및/또는 앞서 언급된 유기물들 중 적어도 하나로 형성될 수 있다. 밴딩 보호층(807)은 패드 영역(PA)이 밴딩축(BX)을 기준으로 구부려질 때 패드 영역(PA)의 중립면이 도전층(SL) 방향으로 가까워지도록 할 수 있다. 나아가, 밴딩 보호층(807)은 도전층(SL)을 지지하면서 외부 힘으로부터 도전층(SL)을 보호할 수 있다. 그러나 여전히, 도 9 및 10에 도시된 바와 같이, 상대적으로 작은 탄성 계수를 갖는 밴딩 보호층(807)의 상대적인 강직도와 비교할 때, 상대적으로 높은 탄성 계수를 갖는 플랙서블 기판(11)의 상대적인 강직도에 의해, 중립면은 여전히 도전층(SL)을 통해 연장되지는 못할 수 있다. 이에 따라, 도전층(SL)은 패드 영역(PA)이 평면(PL)으로부터, 예를 들면 표시 영역(DA) 아래로 구부려질 때, 장력(tension)을 받을 수 있다. 밴딩 보호막(807)이 생략될 때와 비교할 때 장력의 레벨은 감소한다 하더라도, 해당 장력은 여전히 도전층(SL) 내 저항을 증가시키고, 도전층(SL)의 표면들에 크랙들을 유발하며, 도전층(SL)이 인접층들로부터 갈라지게 할 수 있다. 이러한 결점들은 플랙서블 표시 패널(10)의 신뢰성 및 성능을 감소시킬 수 있다.
본 실시 예에 따르면, 중립면이 도전층(SL)을 통해 연장되도록 유기층 및 무기층은 도전층(SL)을 기준으로 대칭적으로 순서화될 수 있다. 이 경우, 패드 영역(PA)이 구부려질 때, 도전층(SL)에 가해지는 스트레스는 더 감소할 수 있고 이에 따라 플랙서블 표시 패널(10)의 신뢰성 및 성능은 증가할 수 있다. 이하 도 11 내지 도 15를 참조하여, 패드 영역들(PA', PA'') 내 대칭적으로 순서화된 구조들의 예시들이 설명된다.
도 11은 본 실시 예에 따른 도 3a의 플랙서블 표시 패널의 밴딩 부분 내 부분 C를 보여주는 확대도이다. 도 12는 본 실시 예에 따른 도 11의 플랙서블 표시 패널의 밴딩 부분의 중립면을 개략적으로 보여준다. 패드 영역(PA')의 다수 층들은 플랙서블 표시 패널(10)의 부분 A와 관련하여 설명된 층들과 유사하다. 그러므로, 중복되는 설명은 생략된다.
도 3a, 도 5, 도 6a, 도 11, 및 도 12를 참조하면, 적층 구조 내에서 유기층들과 무기층들이 도전층(SL)을 중심으로 대칭적으로 순서화된다. 예를 들면, 플랙서블 기판(11)의 유기층들과 무기층들의 순서는 도전층(SL)을 중심으로 도전층(SL) 상에 배치된 적층 구조(1101)와 대칭이다. 다른 말로, 적층 구조(1101) 내 유기층들과 무기층들의 순서는 플랙서블 기판(11) 내 유기층들과 무기층들에 대한 대칭적 순서에 해당할 수 있다. 이 경우, 도전층(SL)은 적층 구조(1101) 및 플랙서블 기판(11) 사이에 배치될 수 있다. 도전층(SL)은 게이트 전극(613)과 동일한 물질 및 층 구조로 형성될 수 있다. 즉, 도전층(SL)은 게이트 전극(613)과 동시에 형성될 수 있다. 그러나, 도전층(SL)은 표시 영역(DA)의 구성들과 따로(다른 시간에) 형성될 수 있음이 이해된다. 이 경우, 도전층(SL)은 게이트 전극(613)과는 다른 물질 및/또는 다른 층 구조로 형성될 수 있다. 또한, 도전층(SL)은 박막 트랜지스터(TFT)의 소스 전극(621) 및 드레인 전극(623)과 동일한 물질 및 층 구조로 형성될 수도, 상이한 물질 및 층 구조로 형성될 수도 있다.
도 8의 도전층(SL)과 다르게, 도 11의 도전층(SL)은 플랙서블 기판(11), 예를 들면 무기층(607) 상에 배치될 수 있다. 이에 따라, 무기층(1103)이 도전층(SL) 상에 배치되어 도전층(SL)은 무기층들(607, 1103) 사이에 배치된다. 도전층(SL)이 플랙서블 기판(11) 상에 형성되는 것을 고려하면, 도 8 내지 도 10을 참조하여 설명된 바와 다르게 도전층(SL)의 표면들은 실질적으로 평탄할 수 있다. 다만, 도전층(SL)의 표면은 물결무늬로 형성되거나 적어도 평탄하지 않게 형성될 수 있다. 무기층(1103)은 게이트 절연층(611) 및 중간 유전층(615) 중 적어도 하나에 대응할 수 있다. 즉, 게이트 절연층(611) 및 중간 유전층(615) 중 적어도 하나는 표시 영역(DA)으로부터 패드 영역(PA')으로 연장되어 무기층(1103)을 형성할 수 있다. 그리고, 무기층(607)의 탄성 계수는 무기층(1103)의 탄성 계수와 실질적으로 동일하거나 적어도 충분히 매치되어 중립면을 도전층(SL) 내에 더 위치하도록 할 수 있다.
본 실시 예에 따르면, 적층 구조(1101)에서 교대로 배치되는 유기층 및 무기층과 플랙서블 기판(11)에서 교대로 배치되는 유기층 및 무기층이 도전층(SL)을 기준으로 대칭적으로 순서화되도록, 유기층(1105), 무기층(1107), 및 유기층(1109)이 무기층(1103) 상에 순차적으로 적층될 수 있다. 예를 들면, 패드 영역(PA') 내 층들의 순서는 O-I-O-I-M-I-O-I-O일 수 있다. 이때, "O"는 유기층을 나타내고, "I"는 무기층을 나타내고, "M"은 도전층(SL)을 나타낸다. 이 경우, 도전층(SL) 위에 배치되는 층들의 순서는 도전층(SL) 아래에 배치되는 층들의 순서와 대칭일 수 있다.
실시 예로서, 유기층(1105)은 패시베이션층(625)에 대응할 수 있다. 즉, 패시베이션층(625)은 표시 영역(DA)으로부터 패드 영역(PA')으로 연장되어 유기층(1105)을 형성할 수 있다. 그리고, 유기층(1109)은 픽셀 정의층(630)에 대응할 수 있다. 즉, 픽셀 정의층(630)은 표시 영역(DA)으로부터 패드 영역(PA')으로 연장되어 유기층(1109)을 형성할 수 있다. 본 실시 예에 따르면, 하나 또는 그 이상의 돌출부들(미도시)이 픽셀 정의층(630)의 상면에 형성되어 중간층(631)에 대한 공정 신뢰성을 향상시킬 수 있다. 이 경우, 돌출부들을 형성하는 물질은 픽셀 정의층(630)을 형성하는 물질과 동일하거나 상이할 수 있다. 이러한 돌출부들을 형성하는 물질은 패드 영역(PA') 내에서 유기층(1109)의 일부를 더 형성할 수 있다. 돌출부들은 적합한 물질들, 예를 들면 앞서 언급된 유기물들 중 하나 또는 그 이상을 포함할 수 있다.
무기층(1107)은 픽셀 전극(627)에 대응할 수 있다. 즉, 무기층(1107)은 픽셀 전극(627)과 동시에 형성될 수 있다. 이에 따라, 무기층(1107)의 물질과 층 구조는 픽셀 전극(627)의 물질 및 층 구조에 대응할 수 있다. 무기층(1107)은 표시 영역(DA)으로 연장될 수 있다. 반면, 무기층(1107)은 표시 영역(DA)으로 연장되지 않을 수 있다. 무기층(1107)은 표시 영역(DA) 내 층들을 형성하는 것과는 별도의 공정으로(다른 시간에) 형성될 수 있음이 이해된다. 이 경우, 무기층(1107)은 표시 영역(DA) 내 층들 중 적어도 하나에 대응하지 않을 수 있다. 그러나, 무기층(1107)은 앞서 언급된 유기물들, 예를 들면 SiOx, SiNx 등과 같은 유기물로 형성될 수 있음이 이해된다. 픽셀 전극(627)이 다층 구조를 포함하고 무기층(1107)에 대응하는 예들에서, 도전층(SL) 또한 다층 구조를 포함할 수 있다. 픽셀 전극(627)과 도전층(SL)의 물질들은 서로 동일하거나 동일하지 않을 수 있다. 예를 들면, 픽셀 전극(627)은 TiO/Ag/TiO의 다층 구조를 가질 수 있는 반면, 도전층(SL)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
실시 예로서, 적층 구조(1101)의 두께와 플랙서블 기판(11)의 두께는 실질적으로 동일할 수 있다. 이에 따라, 유기층(601, 603, 1105, 1109) 및 무기층들(605, 607, 1103, 1107) 중 적어도 하나의 물질은, 적층 구조(1101)에 대한 유효 탄성 계수(effective modulus of elasticity)가 플랙서블 기판(11)에 대한 유효 탄성 계수와 실질적으로 동일하도록 선택될 수 있다. 유기층(601, 603, 1105, 1109) 및 무기층들(605, 607, 1103, 1107) 중 적어도 하나의 상대적 두께는 적층 구조(1101)에 대한 유효 탄성 계수 및 플랙서블 기판(11)에 대한 유효 탄성 계수 사이의 차이에 따라 조절될 수 있다. 이 경우, 유기층(601, 603, 1105, 1109) 및 무기층들(605, 607, 1103, 1107) 중 적어도 하나의 물질 및 두께는 패드 영역(PA')이 밴딩축(BX)를 따라 구부려질 때 패드 영역(PA')의 중립면이 도전층(SL)을 통해 연장되도록 조절될 수 있다.
본 실시 예에 따르면, 밴딩 부분 내 플랙서블 표시 패널(10)의 구조는 아래와 같이 나타날 수 있다.
Figure pat00001
Figure pat00002
Figure pat00003
수학식 1 내지 3에서, ME11은 플랙서블 기판(11)의 유효 탄성 계수를 나타내고, ME1101은 적층 구조(1101)의 유효 탄성 계수를 나타내고, t11은 플랙서블 기판(11)의 총 두께를 나타내고, t1101은 적층 구조(1101)의 총 두께를 나타낸다.
본 실시 예에 따르면, Mt1과 Mt2사이의 상대적 차이는 50 퍼센트보다 작을 수 있다. 그리고, 각각의 유기층(601, 603, 1105, 1109)의 두께들은 1 마이크로미터 내지 20 마이크로미터 사이의 범위에 속할 수 있고, 각각의 무기층들(605, 607, 1103, 1107)의 두께들은 0.5 마이크로미터 내지 5 마이크로미터 사이의 범위에 속할 수 있다. 그러나, 본 실시 예들은 여기에 한정되지 않는다. 이에 따라, 도 12에 도시된 바와 같이, 패드 영역(PA') 내 도전층(SL)에 가해지는 스트레스의 양은 중립면이 연장되는 도전층(SL)의 해당 부분들에서 제거될 수 있고, 적어도 중립면으로부터 떨어진 도전층(SL)의 해당 부분들에서 적어도 감소될 수 있다.
본 실시 예에 따르면, 유기층(601, 603, 1105, 1109), 무기층들(605, 607, 1103, 1107), 및 도전층(SL) 중 적어도 하나의 물질 및 두께는 도전층(SL)의 더 많은 부분이 압력(compression) 대 장력 하에 적절히 위치하도록 조절될 수 있다. 예를 들면, 도전층(SL)의 물질 및 층 구조에 따라, 도전층(SL)은 압력 또는 장력에 강건할 수 있다. 이에 따라, 유기층(601, 603, 1105, 1109), 무기층들(605, 607, 1103, 1107), 및 도전층(SL) 중 적어도 하나의 물질 및 두께를 변경함으로써 도전층(SL)에 대한 중립면의 위치를 결정하되, 도전층(SL)의 물질 및 층 구조의 상대적 강도가 고려될 수 있다. 이에 따라, 수학식 1은 아래와 같이 변경될 수 있다.
Figure pat00004
수학식 4에서, k는 비례 상수를 나타낸다.
예를 들면, 도전층(SL)이 압력에 대해 더 좋은 특성을 갖다고 추정될 때, 중립면의 위치는 중립면이 도전층(SL)과 적층 구조(1101) 사이를 통해 연장되거나 그것과 상대적으로 가깝도록 조절될 수 있다. 이에 따라, 도전층(SL)과 적층 구조(1101) 사이의 접면에 대한 스트레스와 연관된 결함들은 감소(혹은 제거)될 수 있고, 압력에 대한 도전층(SL)의 상대적 강도는 도전층(SL) 내, 그리고 도전층(SL)과 플랙서블 기판(11) 사이에서 장점을 가지게 할 수 있다.
반대의 경우에도, 예를 들면 도전층(SL)의 물질 및 층 구조가 장력에 대해 더 좋은 특성을 가질 때도, 이를 고려하여 도전층(SL)에 대한 중립면의 위치가 결정될 수 있다. 이때, 유기층(601, 603, 1105, 1109), 무기층들(605, 607, 1103, 1107), 및 도전층(SL) 중 적어도 하나의 물질 및 두께는 중립면의 위치가 도전층(SL) 및 플랙서블 기판(11) 사이를 통해 연장되거나 또는 그것에 상대적으로 가깝도록 선택될 수 있다. 이에 따라, 도전층(SL) 및 플랙서블 기판(11) 사이에서의 스트레스와 연관된 결함들은 적어도 감소할 수 있고, 장력에 대한 도전층(SL)의 상대적 강도는 도전층(SL) 내, 그리고 도전층(SL)과 적층 구조(1101) 사이에서 장점을 가지게 할 수 있다.
한편, 본 실시 예에 따르면, 유기층 및 무기층의 적층 구조가 도전층(SL)에 대해 대칭으로 순서화되어 중립면이 도전층(SL)을 통해 연장될 뿐만 아니라, 도전층(SL)은 플랙서블 기판(11') 내에 배치될(혹은 묻힐) 수 있다. 이에 따라, 패드 영역(PA)이 구부러질 때, 도전층(SL)에 가해지는 스트레스는 더 감소할 수 있고, 이에 따라 플랙서블 표시 패널(10)의 신뢰성 및 성능은 증가할 수 있다. 이하, 도 13 내지 도 15을 참조하여 패드 영역(PA'') 내의 플랙서블 기판(11') 내에 배치된 도전층(SL)의 예가 설명된다.
도 13은 본 실시 예에 따른 도 3a의 플랙서블 표시 패널의 밴딩 부분 내 부분 C를 보여주는 확대도이다. 도 14는 본 실시 예에 따른 도 3b 및 도 13의 플랙서블 표시 패널의 밴딩 부분의 부분 단면도이다. 도 15는 본 실시 예에 따른 도 13 및 도 14의 플랙서블 표시 패널의 밴딩 부분의 중립면을 개략적으로 설명한다. 패드 영역(PA'')의 다수 층들은 플랙서블 표시 패널(10)의 부분 A과 관련하여 설명된 층들과 유사하다. 그리고, 패드 영역(PA'')의 중립면을 조절함으로써 얻어지는 효과는 도 11 및 도 12를 참조하여 설명된 바와 마찬가지일 수 있다. 이하, 중복되는 설명은 생략된다.
도 3a, 도 5, 도 6a, 그리고 도 13 내지 도 15를 참조하면, 도전층(SL)은 도 6c를 참조하여 설명된 바와 같이 플랙서블 기판(11') 내에 배치되거나 플랙서블 기판(11')의 층을 형성한다. 즉, 도전층(SL)은 플랙서블 기판(11')의 무기층들(605, 607) 사이에 배치될 수 있고, 무기층들(605, 607)은 플랙서블 기판(11')의 유기층들(601, 603) 사이에 배치될 수 있다. 도전층(SL)이 플랙서블 기판(11')의 무기층들(605, 607) 사이에 형성되는 것을 고려하면, 도전층(SL)의 표면들은 도 8 내지 도 10을 참조하여 설명된 바와 다르게 실질적으로 평탄할 수 있다. 다만, 도전층(SL)의 하나 또는 그 이상의 표면들은 물결무늬로 형성되거나 적어도 평탄하지 않게 형성될 수 있다. 또한, 도전층(SL)은 게이트 전극(613), 소스 전극(621), 및 드레인 전극(623) 중 적어도 하나와 동일한 물질들 및 층 구조로 형성될 수 있고, 게이트 전극(613), 소스 전극(621), 및 드레인 전극(623) 중 적어도 하나와 다른 물질들 및/또는 다른 층 구조로 형성될 수 있다.
본 실시 예에 따르면, 무기층 및 유기층을 포함하는 적층 구조는 도전층(SL)을 기준으로 대칭적으로 순서화될 수 있다. 예를 들면, 제 1 적층 구조(1301)의 유기층들 및 무기층들의 순서는 도전층(SL)을 기준으로 제 2 적층 구조(1303)의 유기층들 및 무기층들과 대칭일 수 있다. 이 경우, 도전층(SL)은 제 1 적층 구조(1301) 및 제 2 적층 구조(1303) 사이에 배치된다. 또한, 유기층들(601, 603)의 탄성 계수 및 두께는 동일하고, 마찬가지로 무기층들(605, 607)의 탄성 계수 및 두께는 동일할 수 있다. 다만, 본 실시 예들은 여기에 한정되지 않는다.
본 실시 예에 따르면, 유기층(1305)은 유기층(603) 상에 배치될 수 있고, 유기층(1307)은 유기층(601) 상에 배치될 수 있다. 이 경우, 패드 영역(PA'') 내 층들의 순서는 O-O-I-M-I-O-O일 수 있다. 이때, "O"는 유기층을 나타내고, "I"는 무기층을 나타내고, "M"은 도전층(SL)을 나타낸다. 이 경우, 도전층(SL) 위에 배치된 층들의 순서는 도전층(SL) 아래에 배치된 층들의 순서와 대칭일 수 있고, 다만, 도 11 및 도 12의 유기층들 및 무기층들과는 다르게, 도 13 내지 도 15의 유기층들 및 무기층들은 교대로 적층되지는 않는다.
유기층(1305)은 패시베이션층(625) 및 픽셀 정의층(630) 중 적어도 하나에 대응할 수 있다. 즉, 패시베이션층(625) 및 픽셀 정의층(630) 중 적어도 하나는 표시 영역(DA)으로부터 패드 영역(PA'')으로 연장되어 유기층(1305)을 형성할 수 있다. 하나 또는 그 이상의 돌출부들(미도시)이 픽셀 정의층(630)의 상면 상에 형성되어 중간층(631)의 공정 신뢰성을 향상시킬 수 있다. 이에 따라, 돌출부들을 형성하는, 예를 들면 픽셀 정의층(630)을 형성하는 물질과 동일하거나 다른 물질은 패드 영역(PA'') 내에서 유기층(1305)의 일부를 더 형성할 수 있다. 이러한 돌출부들은 적합한 유기물, 예를 들면 앞서 언급된 유기물들 중 하나 또는 그 이상으로 형성될 수 있다. 반면, 유기층(1305)은 표시 영역(DA)의 층에 대응하지 않을 수 있음이 이해된다. 이 경우, 유기층(1305)은 플랙서블 표시 패널(10)의 표시 영역(DA) 내에 형성되는 구조들과는 별도로 형성될 수 있다. 예를 들면, 유기층(1305)은 아크릴레이트 폴리머로 형성될 수 있다.
실시 예로서, 유기층(1307)은 플랙서블 표시 패널(10)의 표시 영역(DA) 내에 형성되는 구조들과 별도로 형성될 수 있다. 유기층(1307)은 적합한 유기물, 예를 들면, 아크릴레이트 폴리머 및/또는 앞서 언급된 유기물들 중 적어도 하나로 형성될 수 있다. 실시 예로서, 유기층(1305) 및 유기층(1307)은, 도 16 내지 도 19를 참조하여 더 상세히 설명되는 바와 같이, 동시에 형성될 수 있다. 유기층(1305) 및 유기층(1307)은 동일 혹은 상이한 유기물들이 연속적으로 형성된 다층들을 포함할 수 있다. 실시 예로서, 유기층들(1305, 1307)의 두께들은 서로 다를 수 있다. 예를 들면, 유기층(1305)의 두께는 유기층(1307)의 두께보다 얇을 수 있다. 또한, 유기층(1305)의 탄성 계수는 유기층(1307)의 탄성 계수와 동일하거나 또는 다를 수 있다.
본 실시 예에 따르면, 제 1 적층 구조(1301) 및 제 2 적층 구조(1303)의 두께들은 실질적으로 동일할 수 있다. 이에 따라, 유기층들(601, 603, 1305, 1307) 및 무기층들(605, 607) 중 적어도 하나의 물질은 제 1 적층 구조(1301)의 유효 탄성 계수가 제 2 적층 구조(1303)의 유효 탄성 계수와 실질적으로 동일하도록 선택될 수 있다. 또한, 유기층들(601, 603, 1305, 1307) 및 무기층들(605, 607) 중 적어도 하나의 상대적 두께들은 제 1 적층 구조(1301)의 유효 탄성 계수와 제 2 적층 구조(1303)의 유효 탄성 계수 사이의 차이에 따라 조절될 수 있다. 이 경우, 유기층들(601, 603, 1305, 1307) 및 무기층들(605, 607) 중 적어도 하나의 물질 및 두께는 패드 영역(PA'')이 밴딩축(BX)을 기준으로 구부려질 때 패드 영역(PA'')의 중립면이 도전층(SL)을 통해 연장되도록 조절될 수 있다.
본 실시 예에 따르면, 밴딩 부분의 플랙서블 표시 패널(10)의 구조는 아래와 같이 나타내어질 수 있다.
Figure pat00005
Figure pat00006
Figure pat00007
수학식 5 내지 7에서,
ME1301는 제 1 적층 구조(1301)의 유효 탄성 계수를 나타내고, ME1303는 제 2 적층 구조(1303)의 유효 탄성 계수를 나타내고, t1301는 제 1 적층 구조(1301)의 총 두께를 나타내고, t1303는 제 2 적층 구조(1303)의 총 두께를 나타낸다.
본 실시 예에 따르면, Mt3와 Mt4 사이의 상대적 차이는 50 퍼센트보다 작을 수 있다. 또한, 유기층들(601, 603, 1305, 1307)의 상대적 두께들은 1 마이크로미터 내지 20 마이크로미터 사이의 범위에 속할 수 있고, 무기층들(605, 607)의 상대적 두께들은 0.5 마이크로미터 내지 5 마이크로미터 사이의 범위에 속할 수 있다. 다만, 본 실시 예들은 여기에 한정되지 않는다. 이에 따라, 도 15에 도시된 바와 같이, 패드 영역(PA'') 내의 도전층(SL)에 가해지는 스트레스의 양은 중립면이 연장되는 도전층(SL)의 해당 부분들에서 제거될 수 있고, 적어도 중립면으로부터 떨어진 도전층(SL)의 해당 부분들에서 적어도 감소될 수 있다.
본 실시 예에 따르면, 유기층들(601, 603, 1305, 1307), 무기층들(605, 607), 및 도전층(SL) 중 적어도 하나의 물질 및 두께는 도전층(SL)의 더 많은 부분이 압력 대 장력 하에 적절히 위치하도록 조절될 수 있다. 예를 들면, 도전층(SL)의 물질 및 층 구조에 따라, 도전층(SL)은 압력 또는 장력에 더 강할 수 있다. 이에 따라, 유기층들(601, 603, 1305, 1307), 무기층들(605, 607), 및 도전층(SL) 중 적어도 하나의 물질 및 두께를 변경함으로써 도전층(SL)에 대한 중립면의 위치를 결정하되, 도전층(SL)의 물질 및 층 구조의 상대적 강도가 고려될 수 있다. 이는 도 11 및 도 12를 참조하여 설명된 효과과 마찬가지의 효과이므로, 중복되는 설명은 생략된다. 다만, 수학식 5는 아래와 같이 변경될 수 있다.
Figure pat00008
수학식 8에서, k는 비례 상수를 나타낸다.
도 16 및 도 17은 본 실시 예에 따라 플랙서블 표시 패널의 밴딩 부분 내에서 플랙서블 기판의 표면들 상에 유기물을 증착하는 공정을 개략적으로 설명한다. 도 18은 본 실시 예에 따라 도 17의 증착된 유기물을 경화(curing)하는 공정을 개략적으로 보여준다. 도 19는 본 실시 예에 따른 경화 장치의 사시도이다.
도 16을 참조하면, 유기물(1601)은, 예를 들면 롤러들(1603, 1605)을 통해, 패드 영역(PA'') 내에서 플랙서블 기판(11')의 서로 반대되는 표면들(11'a, 11'b) 상에 동시에 형성될 수 있다. 다만, 서로 반대되는 표면들(11'a, 11'b) 상에 유기물을 증착하는 방식은 다양하게 변경될 수 있다. 이 경우, 유기물(1601)은 도 17에 도시된 바와 같이 점성을 갖는 액체 상태에서 패드 영역(PA'') 내 플랙서블 기판(11') 상에 증착될 수 있다. 패드 영역(PA'')이 구부려진 후, 유기물(1601)은 경화되어 유기층들(1305, 1307)을 형성할 수 있다. 예를 들면, 자외선이 조사되어 플랙서블 기판(11')의 서로 반대되는 표면들(11'a, 11'b) 상의 유기물(1601)을 경화시킬 수 있다. 플랙서블 기판(11')의 밴딩 반경이 상대적으로 작은 것을 고려하면, 표면(11'b) 상 유기물(1601)을 경화하는 것은 어려울 수 있다. 이에 따라, 경화 장치(1900)가 이용되어 자외선을 유기물(1601)로 조사할 수 있다.
도 19에 도시된 바와 같이, 경화 장치(1900)는 광섬유 케이블(1901, fiber optic cable)을 포함할 수 있다. 광섬유 케이블(1901)은 광섬유 케이블(1901)의 세로 방향으로 전파되는 빛의 방향을 광섬유 케이블(1901)의 반지름 방향으로 변경하도록 구성되는 빛 산란(light scattering) 수단(예를 들면, 함몰부, 입자 등)을 갖는다. 패드 영역(PA'')이 밴딩축(BX)을 기준으로 구부려진 경우에 광섬유 케이블(1901)이 플랙서블 기판(11')의 구부러진 부분들 사이에 넣기에 충분히 단단하지 않은 경우, 경화 장치(1900)는 경화 장치(1900)를 유기물(1601)에 인접하도록 배치하는 스레딩(threading) 공정을 용이하게 하기 위한 단단한 침단(1905, rigid needle point)을 도 19에 도시된 바와 같이 포함할 수 있다.
실시 예로서, 단단한 침단(1905)은 스레딩 공정을 더 용이하게 하기 위해 자성을 가질 수 있다. 예를 들면, 단단한 침단(1905)은 플랙서블 기판(11')의 제 1 측면(11'c)에 위치할 수 있고, 자석(미도시)은 예를 들면 표면(11'a) 위에서 표면(11'a)을 따라 이동하면서 경화 장치(1900)를 플랙서블 기판(11')의 구부러진 부분들 사이를 따라 스레딩할 수 있다. 자외선 소스(1907, ultraviolet light source)가 자외선을 발광하면, 자외선은 광섬유 케이블(1901)를 따라 전파되어 빛 산란 수단을 통해 유기물(1601)을 향해 진행할 수 있다. 이 경우, 산란된 자외선은 표면(11'b) 상 증착된 유기물(1601)이 경화시킬 수 있다. 도 16 내지 도 18의 공정들이 다수 회 반복됨으로써 다수층들을 형성할 수 있고, 이에 따라 유기층들(1305, 1307)이 형성된다. 유기층(1307)은 오목한 표면을 갖는 것으로 도시되나, 예를 들면 볼록한 표면과 같이 다른 표면 구조로 형성될 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (30)

  1. 평면을 따라 연장되는 제 1 영역, 그리고 상기 제 1 영역으로부터 연장되며 상기 평면으로부터 구부러지는 제 2 영역을 포함하는 플랙서블 기판;
    상기 제 1 영역에 중첩하는 전극; 및
    상기 제 1 영역 및 상기 제 2 영역에 배치되며 상기 전극과 전기적으로 연결되는 신호 라인을 포함하되,
    상기 제 2 영역의 중립면은 상기 신호 라인 내에서 연장되는 장치.
  2. 제 1 항에 있어서,
    상기 제 2 영역과 연관하여, 유기층들과 무기층들의 적층 구조는 상기 신호 라인을 기준으로 대칭적으로 순서화되는 장치.
  3. 제 2 항에 있어서,
    상기 신호 라인은 상기 무기층들의 쌍(pair) 사이에 배치되고,
    상기 신호 라인 및 상기 무기층들의 상기 쌍의 두께는 100 nm보다 크거나 같고 900 nm보다 작거나 같은 장치.
  4. 제 2 항에 있어서,
    상기 적층 구조는,
    제 1 유기층;
    상기 제 1 유기층 상에 배치된 제 1 무기층;
    상기 제 1 무기층 상에 배치된 제 2 유기층;
    상기 제 2 유기층 상에 배치된 제 2 무기층;
    상기 제 2 무기층 상에 배치된 상기 신호 라인;
    상기 신호 라인 상에 배치된 제 3 무기층;
    상기 제 3 무기층 상에 배치된 제 3 유기층;
    상기 제 3 유기층 상에 배치된 제 4 무기층; 및
    상기 제 4 무기층 상에 배치된 제 4 유기층을 포함하는 장치.
  5. 제 4 항에 있어서,
    상기 플랙서블 기판은 상기 제 1 유기층, 상기 제 1 무기층, 상기 제 2 유기층, 및 상기 제 2 무기층을 포함하도록 형성되며,
    상기 신호 라인은 상기 플랙서블 기판 상에 배치되는 장치.
  6. 제 5 항에 있어서,
    상기 전극은 박막 트랜지스터의 일부를 형성하며,
    상기 제 3 무기층은 상기 전극과 상기 플랙서블 기판 사이로 연장되는 장치.
  7. 제 5 항에 있어서,
    상기 제 3 유기층 상에 배치되는 픽셀 전극을 더 포함하되,
    상기 전극은 박막 트랜지스터의 일부를 형성하고,
    상기 픽셀 전극은 상기 제 3 유기층에 형성된 컨택 홀을 통해 상기 전극에 연결되는 장치.
  8. 제 7 항에 있어서,
    상기 제 4 유기층은 상기 픽셀 전극에 중첩하는 패턴된 영역을 포함하고,
    상기 패턴된 영역 내 배치되며 빛을 발광하도록 구성되는 유기층을 더 포함하는 장치.
  9. 제 5 항에 있어서,
    상기 신호 라인은 제 1 다층 구조를 포함하고,
    상기 제 4 무기층은 제 2 다층 구조를 포함하는 장치.
  10. 제 9 항에 있어서,
    상기 제 1 다층 구조는 제 1 메탈층들 사이에 적층된 제 2 메탈층을 포함하고,
    상기 제 2 다층 구조는 메탈 산화층들 사이에 적층된 제 3 메탈층을 포함하는 장치.
  11. 제 10 항에 있어서,
    상기 제 1 메탈층들은 티탄(titanium)을 포함하고,
    상기 제 2 메탈층은 알루미늄(aluminum)을 포함하고,
    상기 제 3 메탈층은 은(silver)을 포함하고,
    상기 메탈 산화층들은 인듐 주석 산화물(indium tin oxide)을 포함하는 장치.
  12. 제 10 항에 있어서,
    상기 제 1 영역에 중첩하는 픽셀 전극을 더 포함하되,
    상기 픽셀 전극은 상기 제 2 다층 구조를 포함하는 장치.
  13. 제 4 항에 있어서,
    상기 제 3 무기층, 상기 제 3 유기층, 상기 제 4 무기층, 상기 제 4 유기층은 상기 제 1 영역 및 상기 제 2 영역에 중첩하는 장치.
  14. 제 4 항에 있어서,
    상기 제 1 유기층과 상기 제 2 유기층은 폴리이미드를 포함하는 장치.
  15. 제 2 항에 있어서,
    상기 적층 구조는,
    제 1 유기층;
    상기 제 1 유기층 상에 배치된 제 2 유기층;
    상기 제 2 유기층 상에 배치된 제 1 무기층;
    상기 제 1 무기층 상에 배치된 신호 라인;
    상기 신호 라인 상에 배치된 제 2 무기층;
    상기 제 2 무기층 상에 배치된 제 3 유기층;
    상기 제 3 유기층 상에 배치된 제 4 유기층을 포함하는 장치.
  16. 제 15 항에 있어서,
    상기 플랙서블 기판은 상기 제 2 유기층, 상기 제 1 무기층, 상기 신호 라인, 상기 제 2 무기층, 상기 제 3 유기층을 포함하도록 형성되는 장치.
  17. 제 16 항에 있어서,
    상기 제 2 유기층, 상기 제 3 유기층, 상기 제 4 유기층은 폴리이미드를 포함하는 장치.
  18. 제 17 항에 있어서,
    상기 제 4 유기층과 상기 제 2 유기층의 열팽창 계수들은 서로 다른 장치.
  19. 제 15 항에 있어서,
    상기 제 1 영역에 중첩하는 픽셀 전극을 더 포함하되,
    상기 전극은 박막 트랜지스터의 일부를 형성하고,
    상기 제 4 유기층은 상기 제 1 영역 및 상기 제 2 영역에 중첩하고,
    상기 픽셀 전극은 상기 제 4 유기층에 형성된 컨택 홀을 통해 상기 박막 트랜지스터의 상기 전극에 전기적으로 연결되는 장치.
  20. 제 15 항에 있어서,
    상기 제 1 영역에 중첩하는 픽셀 전극을 더 포함하되,
    상기 제 4 유기층은 상기 제 1 영역 및 상기 제 2 영역에 중첩하고,
    상기 제 4 유기층은 상기 픽셀 전극에 중첩하는 패턴된 영역을 포함하고,
    상기 패턴된 영역 내 배치되며 빛을 발광하도록 구성되는 유기층을 더 포함하는 장치.
  21. 제 15 항에 있어서,
    상기 제 1 유기층은 상기 제 4 유기층보다 두꺼운 장치.
  22. 상기 제 21 항에 있어서,
    상기 제 1 유기층과 상기 제 4 유기층은 아크릴레이트 폴리머를 포함하는 장치.
  23. 제 1 항에 있어서,
    상기 전극은 박막 트랜지스터의 일부를 형성하며,
    상기 신호 라인의 물질은 상기 전극의 물질에 대응하는 장치.
  24. 제 1 항에 있어서,
    상기 제 1 영역은 상기 장치의 활성 영역에 중첩하고,
    상기 제 2 영역은 상기 장치의 비활성 영역에 중첩하는 장치.
  25. 제 24 항에 있어서,
    상기 활성 영역은 표시 영역 및 센싱 영역 중 적어도 하나를 포함하고,
    상기 비활성 영역은 비표시 영역 및 비 센싱 영역 중 적어도 하나를 포함하는 장치.
  26. 평면을 따라 연장되는 제 1 영역, 그리고 상기 제 1 영역으로부터 연장되며 상기 평면으로부터 구부러지는 제 2 영역을 포함하는 플랙서블 기판;
    상기 제 1 영역에 중첩하는 박막 트랜지스터; 및
    상기 제 1 영역 및 상기 제 2 영역에 배치되며 상기 박막 트랜지스터에 전기적으로 연결되는 신호 라인을 포함하되,
    상기 제 2 영역에서, 상기 신호 라인은 제 1 무기층과 제 2 무기층 사이에 배치되며,
    상기 제 1 영역에서, 상기 제 2 무기층은 상기 박막 트랜지스터의 전극과 상기 제 1 무기층 사이에 배치되는 장치.
  27. 제 26 항에 있어서,
    상기 제 2 영역의 중립면은 상기 신호 라인 내에서 연장되는 장치.
  28. 제 1 부분, 그리고 상기 제 1 부분의 평면으로부터 구부러지는 제 2 부분을 포함하는 플랙서블 기판;
    상기 플랙서블 기판의 상기 제 1 부분 상에 배치되는 전극; 및
    상기 전극에 전기적으로 연결되는 신호 라인을 포함하되,
    상기 신호 라인은 상기 플랙서블 기판의 무기층들의 쌍 사이에 배치되고,
    상기 신호 라인은 상기 제 2 부분으로부터 상기 제 1 부분으로 연장되는 장치.
  29. 제 28 항에 있어서,
    상기 무기층들의 상기 쌍은 상기 플랙서블 기판의 제 1 유기층 및 상기 플랙서블 기판의 제 2 유기층 사이에 배치되는 장치.
  30. 제 28 항에 있어서,
    상기 제 2 부분의 중립면은 상기 신호 라인 내에서 연장되는 장치.
KR1020170024259A 2016-11-21 2017-02-23 플랙서블 표시 장치 KR20180058165A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/356,663 US20180145124A1 (en) 2016-11-21 2016-11-21 Flexible display device
US15/356,663 2016-11-21

Publications (1)

Publication Number Publication Date
KR20180058165A true KR20180058165A (ko) 2018-05-31

Family

ID=62147860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170024259A KR20180058165A (ko) 2016-11-21 2017-02-23 플랙서블 표시 장치

Country Status (2)

Country Link
US (2) US20180145124A1 (ko)
KR (1) KR20180058165A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930880B2 (en) 2019-06-05 2021-02-23 Samsung Display Co., Ltd. Display device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620962B1 (ko) * 2016-12-07 2024-01-03 엘지디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR102693850B1 (ko) * 2016-12-22 2024-08-08 엘지디스플레이 주식회사 폴더블 표시 장치
CN106910429B (zh) * 2017-03-08 2019-05-14 京东方科技集团股份有限公司 一种柔性模组及其制作方法
CN107146527B (zh) * 2017-04-27 2020-01-03 上海天马微电子有限公司 一种柔性显示屏和柔性显示装置
KR102507830B1 (ko) * 2017-12-29 2023-03-07 엘지디스플레이 주식회사 디스플레이 장치
KR102316866B1 (ko) * 2018-01-17 2021-10-27 한국전자통신연구원 신축성 디스플레이
CN110858601A (zh) * 2018-08-23 2020-03-03 上海和辉光电有限公司 柔性显示面板及显示装置
KR102598831B1 (ko) * 2018-10-04 2023-11-03 엘지디스플레이 주식회사 스트레처블 표시장치
CN109658831B (zh) * 2018-12-20 2021-05-04 厦门天马微电子有限公司 一种显示面板及显示装置
CN109755412B (zh) * 2019-01-15 2021-12-03 京东方科技集团股份有限公司 一种柔性基板、制作方法、柔性显示装置和电子器件
KR20200113108A (ko) * 2019-03-22 2020-10-06 삼성디스플레이 주식회사 터치 감지 장치와 이를 포함하는 표시 장치
CN110164881A (zh) * 2019-07-09 2019-08-23 京东方科技集团股份有限公司 一种柔性阵列基板及其制备方法、柔性显示装置
KR20210019256A (ko) * 2019-08-12 2021-02-22 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20210080680A (ko) * 2019-12-20 2021-07-01 삼성디스플레이 주식회사 결합 부재를 포함하는 표시 장치
CN111429804B (zh) * 2020-04-02 2021-04-27 武汉华星光电半导体显示技术有限公司 一种显示装置
US11539009B2 (en) 2020-04-26 2022-12-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method thereof, display terminal
CN111524905A (zh) * 2020-04-26 2020-08-11 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法、显示终端
CN112614873A (zh) * 2020-12-14 2021-04-06 深圳市华星光电半导体显示技术有限公司 显示面板
CN114973933A (zh) * 2021-02-18 2022-08-30 群创光电股份有限公司 显示装置
CN115552504A (zh) * 2021-04-29 2022-12-30 京东方科技集团股份有限公司 显示面板
TW202332072A (zh) * 2022-01-19 2023-08-01 友達光電股份有限公司 感測裝置
WO2023201581A1 (zh) * 2022-04-20 2023-10-26 京东方科技集团股份有限公司 显示面板及制作方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101935552B1 (ko) * 2012-06-27 2019-04-08 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널을 포함하는 표시 장치
KR102097150B1 (ko) * 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9806279B2 (en) * 2014-07-08 2017-10-31 Lg Display Co., Ltd. Organic light emitting display device comprising auxiliary electrode having void therein and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930880B2 (en) 2019-06-05 2021-02-23 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20240081108A1 (en) 2024-03-07
US20180145124A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
KR20180058165A (ko) 플랙서블 표시 장치
US10916592B2 (en) Organic light-emitting diode display device
US10770520B2 (en) Organic light emitting display device and method of manufacturing the same
US10903287B2 (en) Foldable, flexible display apparatus and method of manufacturing the same
US10658434B2 (en) Display device with an integrated touch sensor utilizing bridge structures
KR102482495B1 (ko) 터치 센서를 가지는 표시 장치
KR20170073948A (ko) 플렉서블 필름 구조물 및 그 제조 방법, 및 이를 이용하는 플렉서블 표시 장치
KR20190006101A (ko) 발광 장치 및 전자 장치
KR20150140501A (ko) 플렉서블 디스플레이 장치
KR20210103037A (ko) 표시 장치 및 전자 기기
CN112599566B (zh) 显示设备
US20240008303A1 (en) Display device
KR20210087609A (ko) 표시 장치
US11972704B2 (en) Flexible display device
KR20200052167A (ko) 폴더블 표시장치
US11616215B2 (en) Display apparatus
US20210305521A1 (en) Display panel and electric apparatus including the same
KR102437183B1 (ko) 표시 장치
KR20220041803A (ko) 플렉서블 표시장치
KR102042537B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102658429B1 (ko) 커버 윈도우 및 이를 포함한 플렉서블 표시 장치
US20230023524A1 (en) Display device and method of manufacturing the display device
KR102183607B1 (ko) 표시 장치
KR20220000512A (ko) 표시 장치
KR20210107216A (ko) 표시 장치 및 표시 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal