KR102611384B1 - 집적 회로 카드용 회로 층 - Google Patents

집적 회로 카드용 회로 층 Download PDF

Info

Publication number
KR102611384B1
KR102611384B1 KR1020187027942A KR20187027942A KR102611384B1 KR 102611384 B1 KR102611384 B1 KR 102611384B1 KR 1020187027942 A KR1020187027942 A KR 1020187027942A KR 20187027942 A KR20187027942 A KR 20187027942A KR 102611384 B1 KR102611384 B1 KR 102611384B1
Authority
KR
South Korea
Prior art keywords
circuit layer
integrated circuit
coating
circuit
contact pads
Prior art date
Application number
KR1020187027942A
Other languages
English (en)
Other versions
KR20180124892A (ko
Inventor
핀 니엘슨
Original Assignee
카드랩 에이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카드랩 에이피에스 filed Critical 카드랩 에이피에스
Publication of KR20180124892A publication Critical patent/KR20180124892A/ko
Application granted granted Critical
Publication of KR102611384B1 publication Critical patent/KR102611384B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07722Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card

Abstract

기판에 내장된 전자 회로와, 기판과 회로를 덮는 코팅을 포함하는 집적 회로 카드용 회로 층. 기판에서 회로의 위치 편차를 더 크게 하기 위해, 전자 회로는 사각형 접촉 패드를 구비하며, 접촉 패드는 원형 홀에 의해 코팅을 통해 노출된다.

Description

집적 회로 카드용 회로 층
본 발명은, 예컨대 IC 카드, 스마트 카드, 칩 카드, 심 카드, 또는 잘 알려진 기타 카드(예를 들어, Dynamic MAG-stripe 카드, 디스플레이 카드 등)와 같은 집적 회로 카드용 회로 층에 관한 것이다.
통상적으로 카드는 (예를 들어, 칩을 포함하는) 회로를 지지(carry)하는 기판을 포함한다. 카드는 지불 카드로서, 예를 들어 인증 또는 식별을 위해, 또는 일반적으로는 안전한 데이터 교환 등 다양한 목적으로 사용된다. 예를 들어, ISO7810 ID-1 포멧에 따르면, 카드는 통상적으로, 카드와 통신하도록 되어 있는 특정한 전자 디바이스의 통신 슬롯과 일치하는 표준적인 크기이다.
특히, 본 발명은, 대향하는 제1 및 제2 표면을 갖는 기판으로, 상기 제1 및 제2 표면에 수직인 방향으로 회로 층의 두께 방향을 정의하는 제1 및 제2 표면을 갖는 기판, 기판에 내장되거나 및/또는 기판에 조립되는 전자 회로, 그리고 제1 표면을 커버하는 코팅을 포함하는 회로 층에 관한 것이다. 전자 회로는 제1 표면 위로 노출되는 복수의 접촉 패드를 포함하고, 코팅은 대응하는 접촉 패드의 적어도 일부를 언커버하는(uncovering) 적어도 하나의 섹터를 형성한다.
이러한 카드는 많이 사용되고, 이들은 매우 효율적인 제조 시설에서 생산되기 때문에 저렴하다. 제조 과정은 다수의 공정 단계를 포함하므로, x-방향 및 y-방향으로 어느 정도의 공차가 예상된다. 이하에서, 이러한 공차는 "인덱스 오차"로 지칭된다.
통상적으로, 전자 회로와 접촉 패드를 갖는 기판은 제1 생산 공정에서 제1 머신에 의해 제조된다. 후속적으로, 기판은 제2 머신으로 이동되어, 제1 표면에 코팅이 도포된다.
코팅이 도포된 다음, 카드는 어플리케이션을 위한 적절한 포맷, 예를 들어 ID-1 포맷으로 절단된다. 이러한 공정이 인덱스 오차의 증가에 기여한다.
코팅이 굳고, 카드가 올바른 포맷으로 절단되고 나면, 회로 층의 외부로부터 접촉 패드에 접촉할 수 있도록 하기 위해 접촉 패드를 언커버하는 머신이 적용된다. 접촉 패드를 언커버하는 작업은 종종, 접촉 패드 위의 섹터에서 코팅을 제거하기 위해, 예컨대 코팅 층 내로 드릴링 및/또는 밀링하는 공정과 같은 절단 공정에 의해 수행된다.
제조 비용에 중점이 맞춰져 있고, 이후에도 많은 제조 단계가 있기 때문에, 일반적으로 x-방향으로 +/- 0.4 내지 0.8mm, y-방향으로 +/- 0.4 내지 0.8mm의 인덱스 오차가 허용되는 것이 바람직하다. 특히, x-방향과 y-방향 두 방향 모두에서 오차가 있는 경우, 총 인덱스 오차는 증가하며, 섹터들이 전도성 특성을 가지기에는 접촉 패드로부터 너무 멀리 오프셋될 위험이 있다.
이러한 문제점에 대한 해결책으로, 접촉 패드의 크기를 증가시킬 수 있다. 하지만, 이는 카드의 크기 및 작은 영역 내에 많은 접촉 패드를 포함해야 한다는 필요성과 관련하여 또 다른 문제를 야기할 수 있다. 또한, 일반적인 크기 변경은 접촉 패드의 위치를 지정하는 표준과 상충할 수 있다.
따라서, 회로 카드를 매우 작게 만드는 것, 희망하는 저렴한 제조 비용, 그리고 예를 들어, 접촉 패드의 개수를 증가시켜야 하는 필요성에 의한 복잡성의 증가 또는 일반적으로 카드의 복잡성을 향상시키는 것 사이에는 상충관계가 존재한다.
전술한 문제점들에 초점을 맞추어, 본 발명의 제1 양태의 실시예들은 접촉 패드가 사각형인 회로 층을 제공한다.
접촉 패드가 사각형이기 때문에, 인덱스 오차가 x-방향과 y-방향 모두에서 한계에 도달했을 때에도, 보통의 원형 섹터들이 접촉 패드와 중첩될 가능성이 더 크다. 이와 동시에, 접촉 패드들은 이웃하는 접촉 패드와 동일한 거리에 있도록 배치되고, 이로 인해 필요한 상호 위치 및 접촉 패드의 레이아웃이 보존된다. 따라서, 본 발명은 접촉 패드들을 서로 가깝게 위치할 수 있는 가능성을 제한하지 않으면서, 더 큰 공차를 가능하게 한다.
기판은 특히, 예를 들어 폴리비닐 클로라이드, 폴리에틸렌 테레프탈레이트 기반 폴리에스테르, 아크릴로니트릴 부타디엔 스티렌, 폴리카보네이트, 폴리이미드, FR4와 같은 플라스틱 시트이거나, 예를 들어 PVC 백시트와 폴리이미드 PCB층 등과 같이 전술된 재료들의 조합으로된 시트일 수 있다. 기판과 코팅은, 수 밀리미터보다 작은 두께, 즉 두께방향 치수를 가질 수 있으며, 특히 두께는 500㎛ 내지 2000㎛ 또는 특히 600㎛ 내지 1200㎛이다. 코팅은 특히, 상기 두께의 40% 내지 60%를 구성할 수 있다.
본 명세서에서, 두께 이외의 치수, 즉 너비 및 길이는 x-치수 및 y-치수로 지칭된다. 이들은 회로 층의 표면에서의 치수이다. x-치수 및 y-치수는 두께보다, 예를 들어 적어도 20배 내지 100배 클 수 있다.
기판은, 전자 회로 이외에도, 예를 들어 자기적으로 판독 가능한 라벨과 같은 기타 다양한 특징들, 예를 들어 요철된 글자와 같은 다양한 종류의 표면 구조, 또는 예를 들어 홀로그램이나 층의 복제를 어렵게 하는 다른 특징을 포함하는 표면 장식을 포함한다.
전자 회로는, 접촉 패드들 이외에도, 전자 커넥터, 프로세서, 지문 판독기 및 기타 컴퓨터 관련 특징을 포함할 수 있다. 본 명세서에서, "내장된다"라는 것은, 기판 내에 몰딩되거나, 기판의 표면, 통상적으로는 후속 공정에서 코팅될 제1 표면에 부착된다는 것을 의미한다.
제1 및 제2 표면은 특히, 서로 평행할 수 있다.
접촉 패드는 제1 표면에서 노출되고, 제1 표면으로부터 상향으로 연장할 수 있다. 이로 인해, 접촉 패드는, 제1 표면에 있는 베이스와, 접촉 패드가 제1 표면으로부터 가장 긴 거리를 갖는 접촉 패드의 상부를 향해 위쪽으로 연장하는 본체를 갖는 3-차원 구조를 형성한다.
접촉 패드들은 사각형 형상을 갖는다. 이는, 적어도 각각의 접촉 패드의 베이스가 사각형이고, 경우에 따라서는 본체가 사각형 단면을 갖는다는 것을 의미한다. 사각형이라는 것은, 베이스가 본질적으로 평행한 2 세트의 측부 표면을 가지고, 바람직하게는 제1 세트가, 본질적으로 평행한 측부 표면의 제2 세트에 본질적으로 수직이라는 것을 의미한다.
본질적으로 평행하다는 것은, 평행한 표면들 사이의 거리가, 측부 표면의 일 단부로부터 타 단부까지 10퍼센트 미만, 예를 들어 0퍼센트 차이가 난다는 것을 의미한다.
측부 표면들 중 제1 세트의 측부 표면들은 제2 세트의 측부 표면들에 본질적으로 수직인 각도로 연장하는 것이 바람직하다. 여기서, 본질적으로 수직이라 함은, 서로에 대해 80도 내지 100도의 각도, 예컨대 90도의 각도를 이루는 것이다.
측부 표면들 중 제1 세트의 측부 표면들이 제2 세트의 측부 표면들과 교차하는 모서리에서, 베이스는 날카로운 모서리를 가지거나, 어떤 곡률 반경, 예를 들어 측부 표면들의 최단 길이의 1% 내지 50%, 예컨대 2% 내지 25%, 또는 3% 내지 15%의 반경의 모서리를 가질 수 있다. 사각형 베이스에서 4개의 모서리는 모두 동일한 곡률 반경을 가질 수도 있고 다른 곡률 반경을 가질 수도 있다.
측부 표면들 중 제1 세트의 측부 표면들은 제2 세트의 측부 표면들과 길이가 동일하거나 다를 수 있고, 이에 따라 사각형은 정사각형이거나 직사각형이 된다. 일 실시예에서, 측부 표면들 중 제1 세트의 측부 표면들의 길이는 제2 세트의 측부 표면들의 길이의 100% 내지 150%, 예컨대 100% 내지 125% 또는 100% 내지 115%이다.
바람직한 일 실시예에서, 2개의 이웃하는 접촉 패드는 서로 마주보는 변(sides)을 가지며, 변들은 적어도 실질적으로 평행하고, 변 사이의 거리는 10㎛ 내지 250㎛, 예컨대 50㎛ 내지 200㎛, 또는 75㎛ 내지 150㎛이다. 이러한 맥락에서, 변들은 15°이하의 상호각, 예컨대 10°이하 또는 5°이하의 상호각을 갖는다.
접촉 패드의 베이스는 평평한 전도성 표면으로 형성될 수 있으며, 접촉 패드들의 본체는 평평한 전도성 베이스 위에 전도성 재료를 적용함으로써, 예를 들어 솔더링함으로써 형성될 수 있다. 본체는 매끄럽고 둥근 팁을 갖는 원뿔 형상일 수 있다. 본체는, 제1 표면에 평행한 단면이, 예를 들어 사각형, 원형, 타원형, 각각이 반원을 이루는 2개의 단부 부분에 연결되는 직선 측부를 구비하는 직사각형, 또는 다른 형상일 수 있다.
적어도 하나 또는 각각의 섹터는, 대응하는 접촉 패드의 위치에서 코팅에 홀을 드릴링함으로써 제조될 수 있다. 이는 원형의 섹터를 제공하고, 코팅 내로의 홀 또는 "우물(well)"을 형성할 수 있다.
적어도 하나의 또는 각각의 섹터는, 밀링, 루터 가공(routing), 또는 특정 영역, 예를 들어 하나 이상의 접촉 패드를 덮는 영역에서 코팅 층을 없애도록 다듬어서(planing away), 하나 또는 동일한 섹터에 의해 여러 개의 접촉 패드 또는 모든 접촉 패드의 적어도 일부가 언커버되도록 함으로써 제조될 수 있다.
코팅은 회로 층의 외측 표면을 형성할 수 있고, 회로 층은 섹터(들)에서 전기 전도성 구조체와 결합(join)될 수 있다.
일 실시예에서, 전기 전도성 구조체는 각각의 접촉 패드에 대해 하나씩 주어지는 적어도 하나의 접촉 플레이트의 세트이며, 디바이스 내에서 매칭되는 접촉부들의 세트와 전기 신호를 통신하도록 구성된다.
일 실시예에서, 전기 전도성 구조체는 또 다른 회로 층으로 이루어지며, 표면 층들은 하나의 회로 층의 섹터들과 표면 패드들이 나머지 회로 층의 섹터들 및/또는 접촉 패드들과 이웃하도록 적층된다. 이러한 배열에 의해, 층들은 이웃하는 접촉 패드들을 통해 전기 신호를 교환할 수 있다.
접촉 패드들과 전기 전도성 구조체 사이에 배치되는 적절한 전기 인터페이스에 의해, 접촉 패드들과 전도성 구조체 사이의 양호한 전기 접촉이 달성될 수 있다.
일 실시예에서, 전기 인터페이스는 전도성 재료, 예를 들어 전도성 고무로 된 탄성 변형 가능한 하나 이상의 본체로 이루어질 수 있다. 변형 가능한 본체들은, 예를 들어 구 형상일 수 있다.
또 다른 실시예에서, 전기 인터페이스는, 섹터에 적용될 때 두께 방향으로만 전기적으로 전도적일 수 있는 비등방성 접착제, 글루(glue) 또는 테이프로 된 하나 이상의 층으로 이루어질 수 있다.
직사각형인 베이스는 길이가, 기판의 두께보다 긴, 예를 들어 기판의 두께보다 적어도 20배, 40배, 60배, 80배 또는 100배 긴 적어도 2개의 변을 포함할 수 있다.
일 실시예에서, 기판의 두께는 코팅의 두께보다 뚜꺼우며, 예를 들어 2배만큼 두껍다.
접촉 패드들이 본질적으로 제1 표면과 평면을 이루는(in plane) 베이스와 베이스로부터 돌출하는 본체를 포함할 때, 코팅의 두께는 본체를 커버하기에 충분히 더 클 수 있다. 즉, 본체의 제1 표면 위로 돌출하는 높이보다 클 수 있다. 돌출 높이는 예를 들어 300㎛ 내지 400㎛, 예컨대 320㎛ 내지 370㎛, 또는 350㎛일 수 있다. 코팅의 중첩된 부분, 즉 본체의 상부에 있는 코팅의 두께는 150㎛ 내지 220㎛, 예컨대 165㎛ 내지 205㎛ 또는 180㎛일 수 있다. 일 실시예에서, 코팅은 돌출 높이의 1.1배 내지 2.5배일 수 있다.
코팅의 두께는 본체의 돌출 높이의 적어도 2배일 수 있고, 전술한 바와 같이, 본체들은 제1 및 제2 표면에 수직인 평면에서 원형 또는 계란형 또는 타원형을 형성할 수 있다.
기판의 두께는 400㎛ 내지 1000㎛일 수 있고, 코팅의 두께는 300㎛ 내지 1000㎛일 수 있다. 총 두께는 700㎛ 내지 1400㎛, 보다 바람직하게는 720㎛ 내지 1000㎛일 수 있다.
섹터들 및/또는 접촉 패드들은 적어도 3개의 섹터들 및/또는 접촉 패드로 된 적어도 하나의 어레이로 배치될 수 있다. 예를 들어, 2개 또는 3개의 이러한 어레이는 접촉 패드 및/또는 섹터의 메트릭스를 형성할 수 있다.
일 실시예에서, 코팅은 오목한 표면 부분 및 볼록한 표면 부분을 갖는 비-평면 외측 표면을 형성하고, 오목한 표면 부분은 적어도 하나의 섹터를 형성한다.
본 발명의 제2 양태는, 적어도 하나의 전술된 종류의 회로 층과 제1 표면의 위에 배치되는 전도성 구조체를 포함하는 집적 회로 카드를 제공한다. 회로 층과 전도성 구조체는 전도성 구조체를 향하는 제1 표면과 함께 배치될 수 있다.
전기 전도성 구조체는 각각의 접촉 패드당 하나씩 주어지는 적어도 하나의 접촉 플레이트로 된 세트를 포함할 수 있고, 디바이스 내에 있는 매칭되는 접촉부들의 세트와 전기 신호를 통신하도록 구성될 수 있다. 또는, 전도성 구조체는 또 다른 회로 층 또는 예컨대 스위치 또는 지문 센서와 같은 휴먼 인터페이스로 이루어질 수 있다. 표면 층들은, 하나의 회로 층의 섹터들과 접촉 패드들이 나머지 하나의 회로 층의 섹터들 또는 접촉 패드들과 이웃하도록 적층될 수 있다. 이러한 배열로 인해, 층들은 이웃하는 접촉 패드들을 통해 전기 신호를 교환할 수 있다.
접촉 패드들과 전기 전도성 구조체 사이에 배치되는 적절한 전기 인터페이스에 의해, 접촉 패드들과 전도성 구조체 사이의 양호한 전기 접촉이 달성될 수 있다.
일 실시예에서, 전기 인터페이스는 도성 재료, 예를 들어 전도성 고무로 된 하나 이상의 전탄성 변형 가능한 본체로 이루어질 수 있다. 변형 가능한 본체들은, 예를 들어 구 형상일 수 있다.
또 다른 실시예에서, 전기 인터페이스는, 섹터에 적용될 때 두꼐 방향으로만 전기 전도성일 수 있는 비등방성 접착제 또는 비등방성 테이프로 된 하나 이상의 층으로 이루어진다.
본 발명의 제3 양태는 집적 회로 카드용 회로 층을 제조하는 방법을 제공하며, 상기 방법은:
사각형인 접촉 패드를 갖는 전자 회로를 제공하는 단계;
전자 회로의 접촉 패드들이 기판의 제1 표면에서 노출되도록, 기판에 전자 회로를 내장하는 단계;
제1 표면과 접촉 패드들을 코팅 재료에 내장하는 단계;
각각의 접촉 패드의 적어도 일부를 언커버하는 원형 섹터들을 형성하기 위해 코팅 재료를 제거하는 1차 제거 단계;를 포함한다.
방법은 1차 제거 단계에 앞서 코팅 재료의 일부를 제거하는 2차 제거 단계를 포함할 수 있다. 따라서, 코팅의 층은 첫 번째로 밀링되어 제거되고(milling away), 두 번째로 밀링된 영역에서 접촉 패드 내로 예를 들어 원형의 우물이 드릴링될 수 있다.
특히, 방법은 베이스와 베이스로부터 상향으로 연장하는 본체를 갖는 접촉 패드를 제공하는 단계를 포함할 수 있으며, 베이스는 사각형으로 제조된다.
도 1은 집적 회로 카드를 도시한다.
도 2는 회로 층을 도시한다.
도 3은 코팅으로 커버된 제1 표면을 도시한다.
도 4는 별도의 접촉 플레이드를 갖는 전도성 구조체를 도시한다. .
도 5는 접촉 패드를 도시한다.
도 6, 도 7a, 도 7b, 및 도 7c는 접촉 패드의 베이스가 사각형 일 때의 효과를 나타낸다.
이하의 상세한 설명 및 특정 예시로부터 본 발명의 적용 가능성에 대한 추가적인 범위가 명백해질 것이다. 하지만, 상세한 설명 및 특정한 예시들이 본 발명의 바람직한 실시예들을 나타내고 있다 하더라도, 이 상세한 설명으로부터 본 발명의 범위 내에서의 다양한 변경 및 수정이 통상의 기술자에게 명백해질 것이므로, 상세한 설명 및 특정 예시들은 단지 예시로서 주어진 것일 뿐이라는 것을 이해해야 한다.
도 1은, 점선(3)으로 표시된 집적 회로의 접촉 패드(도시되지 않음)와 전도적으로 접촉하도록 배치되는 전도성 구조체(2)를 갖는 집적 회로 카드(1)를 나타낸다. 집적 회로와 접촉 패드는 카드에 내장되어 있다.
도 2는, 폴리비닐 클로라이드로 제조되는 회로 층(4)으로, 도 1에 도시된 종류의 집적 회로 카드의 일부를 형성하도록 구성되는 회로 층(4)을 나타낸다. 회로 카드는, 화살표(8)로 표시되는 두께 방향을 정의하는 대향하는 제1 및 제2 표면(6, 7)을 갖는 기판(5)을 포함한다. 정의된 두께 방향은 제1 및 제2 표면에 수직이다. 여기서, 우리는 추가적으로, 제1 및 제2 표면에 평행한 평면에 표시된 x-방향 및 y-방향 화살표를 참조한다.
회로 층은 기판에 내장되어 있는 전자 회로(3)를 포함한다. 전자 회로는 제1 표면(6)에서 노출되는 복수의 접촉 패드(9)를 포함한다. 이 실시예에서, 도전성 구조체(2)는 회로(3)의 접촉 패드(9)의 위에 직접적으로 배치되어, 상기 접촉 패드(9)와 전기 전도적으로 접촉한다. 도전성 구조체는 또 다른 전자 회로에 의해 구성될 수도 있다.
도 3은, 제1 표면(6)이, 전자 회로와 영역(11)으로 표시된 접촉 패드를 보호하는 코팅(10)으로 커버되는 것을 도시한다. 접촉 패드(도시되지 않음)와 도전성 구조체(2) 사이에 전기 통신을 제공하기 위해, 코팅은 드릴링에 의해 만들어지는 원형 섹터를 형성한다. 각각의 섹터(12)는 도전성 구조체(2)의 접촉 플레이트(13 내지 20)에 대응한다(도 4 참조). 대안적으로, 코팅(10)은 몇몇 또는 전체 접촉 패드를 언커버하는 하나 이상의 더 큰 섹터를 형성할 수 있다.
도 4는, 섹터(12)들을 통해 전자 회로의 접촉 패드와 통신하는 별개의 접촉 플레이트(12, 13, 14, 15, 16, 17, 18, 19, 20)로, 각각의 접촉 플레이트 당 하나의 섹터가 주어지는 도전성 구조체를 도시한다. 접촉 플레이트는 전자 디바이스(예를 들어, 전화기 또는 전자 결재 시스템의 카드 리더기)의 대응하는 접촉 구조체와 매치되거나, 접촉 플레이트 또는 접촉 패드는 지문 센서 또는 스위치 등과 같은 사용자 입력 디바이스를 보유한다.
도 5는 접촉 패드(21)를 나타내며, 특히 각각의 접촉 패드가, 실질적으로 제1 표면과 평면을 이루는 베이스(22)를 포함할 수 있다는 것을 도시한다. 베이스는 통상적으로, 제1 표면 위에 있는 구리 또는 금 도금된 표면 영역이다. 베이스는 이전에 제공된 정의 내에 있는 사각형이다. 즉, 모서리가 둥글고, 각각의 변들의 쌍에서 변들은 완벽하게 평행할 필요가 없으며, 변들의 쌍은 완벽하게 수직일 필요가 없다.
베이스의 상측 표면으로부터 솔더 본체(solder body)(23)가 돌출한다. 베이스의 사각형 형상 때문에, 본체는 원형이 아니며, 본체는 특히 베이스의 모서리들에 가깝다.
도 6 및 도 7a, 도 7b 및 도 7c는 베이스가 사각형일 때의 효과를 나타낸다. 도 6의 단면에서, 섹터(24)는 접촉 패드(25)로부터 오프셋되어 있지만, 접촉 패드의 베이스가 사각형이기 때문에, 접촉 패드의 본체는 베이스의 모서리에 더 가깝고, 오프셋되었음에도 불구하고 섹터를 통해 충분한 접촉부가 형성된다. 선(26)은 코팅(10)이 상측 표면(27) 아래의 제1 레벨까지 밀링되었음을 나타낸다. 후속적으로, 코팅 내로 드릴링함으로써 섹터(24, 28, 29)들이 만들어지는데, 밀링 공정은 특히, 등방성(isotropic) 테이프 또는 접착제를 사용하여 조합될 때, 접촉 패드 전체에서 단일 공정으로 수행될 수도 있다.
도 6에서, 코팅 두께는 도면의 우측에 점선(30)으로 표시되어 있다. 이는, 코팅 두께가 접촉 패드의 본체의 돌출 높이보다 두껍다는 것을 나타낸다.
도 7은, 코팅이 투명이라고 가정하여, 도 6과 동일한 회로 층을 코팅을 통과하여 시각화한, 위에서 본 회로 층이다. 도 7a 내지 도 7c, 모두에서, x 및 y 방향으로의 오프셋은 비교적 크고, 이로 인해 x 및 y방향 오프셋의 조합인 45도 방향으로의 오프셋은 더 크다. 도 7a에서, 접촉 패드의 베이스(31)는 원형이고, 베이스(31)와 섹터(33) 사이의 중첩 영역(32)은 매우 작아서 전기 통신에는 불충분하다. 도 7b에서, 접촉 패드의 베이스(34)는 원형이지만 더 큰 직경을 갖는다. 이러한 경우, 접촉 패드의 본체와 섹터(36) 사이의 중첩 영역(35)은 여전히 작아서 전기 통신에는 불충분하다. 도 7c에서, 접촉 패드의 베이스(37)는 사각형이고, 접촉 패드와 섹터(39) 사이의 중첩부(38)는 훨씬 커서, 전기 통신이 충분히 이루어질 수 있다. 따라서, 도 7a 내지 도 7c는 동일한 오프셋을 가지되 베이스가 사각형일 일 때의 효과를 나타낸다.
실시예들
1. 집적 회로 카드(1)용 회로 층(4)으로, 회로 층은, 대향하는 제1 및 제2 표면들을 갖는 기판으로, 상기 제1 및 제2 표면에 수직인 방향으로 회로 층의 두께 방향을 정의하는 제1 및 제2 표면을 갖는 기판(5), 상기 기판에 내장되어 있는 전자 회로(3), 그리고 제1 표면을 커버하는 코팅(10)을 포함하고, 전자 회로는 제1 표면에서 노출되는 복수의 접촉 패드(9를 포함하며, 코팅은 적어도 하나의 섹터(12)를 형성하고, 각각의 섹터는 적어도 하나의 대응하는 접촉 패드의 적어도 일부를 언커버하고, 접촉 패드는 사각형인 것을 특징으로 하는, 회로 층.
2. 1번 실시예에 따른 회로 층으로, 적어도 하나의 섹터는 원형인 것을 특징으로 하는, 회로 층.
3. 선행하는 실시예들 중 어느 하나에 따른 회로 층으로, 사각형은, 길이가 기판의 두께보다 긴 적어도 2개의 변을 포함하는 것을 특징으로 하는, 회로 층.
4. 선행하는 실시예들 중 어느 하나에 따른 회로 층으로, 기판의 두께는 코팅의 두께보다 두꺼운 것을 특징으로 하는, 회로 층.
5. 선행하는 실시예들 중 어느 하나에 따른 회로 층으로, 각각의 접촉 패드는, 본질적으로 제1 표면과 평면을 이루는 베이스(22)와, 베이스로부터 상향으로 돌출 높이만큼 돌출하는 본체(23)를 포함하는 것을 특징으로 하는, 회로 층.
6. 5번 실시예에 따른 회로 층으로, 코팅의 두께가 본체의 돌출 높이보다 더 두꺼운 것을 특징으로 하는, 회로 층.
7. 6번 실시예에 따른 회로 층으로, 코팅의 두께는 본체의 돌출 높이의 적어도 두 배인 것을 특징으로 하는, 회로 층.
8. 5번 내지 7번 실시예들 중 어느 하나에 따른 회로 층으로, 본체는, 제1 및 제2 표면에 수직인 평면에서 원형, 계란형 또는 타원형을 형성하는 것을 특징으로 하는, 회로 층.
9. 선행하는 실시예들 중 어느 하나에 따른 회로 층으로, 기판은 400 내지 1000㎛의 두께를 갖는 것을 특징으로 하는, 회로 층.
10. 선행하는 실시예들 중 어느 하나에 따른 회로 층으로, 코팅은 300 내지 1000㎛의 두께를 갖는 것을 특징으로 하는, 회로 층.
11. 선행하는 실시예들 중 어느 하나에 따른 회로 층으로, 섹터들 및 접촉 패드들은 적어도 3개의 섹터 및 접촉 패드로 된 적어도 하나의 어레이로 배치되는 것을 특징으로 하는, 회로 층.
12. 선행하는 실시예들 중 어느 하나에 따른 회로 층으로, 코팅은 오목하고 볼록한 표면 부분을 갖는 비-평면 외측 표면을 형성하고, 적어도 하나의 오목한 표면 부분이 적어도 하나의 섹터를 형성하는 것을 특징으로 하는, 회로 층.
13. 1번 내지 12번 실시예 중 어느 하나에 따른 적어도 하나의 회로 층과, 도전성 구조체로, 제1 표면이 도전성 구조체를 향하도록 배치되는 도전성 구조체를 포함하는 집적 회로 카드.
14. 13번 실시예에 따른 집적 회로 카드로, 각 섹터에 대해, 접촉 패드와 전기 도전성 구조체 사이에 배치되는 전기 인터페이스를 포함하는 것을 특징으로 하는, 집적 회로 카드.
15. 집적 회로 카드용 회로 층을 제조하는 방법으로,
사각형인 접촉 패드를 전자 회로에 제공하는 단계;
전자 회로의 접촉 패드가 기판의 제1 표면에서 노출되도록, 기판에 전자 회로를 내장하는 단계;
제1 표면과 접촉 패드를 코팅 재료에 내장하는 단계;
각각의 접촉 패드의 적어도 일부가 언커버되도록 하는 원형 섹터를 형성하기 위해 코팅 재료를 제거하는, 1차 제거 단계;를 포함하는 것을 특징으로 하는, 집적 회로 카드용 회로 층 제조 방법.
16. 15번 실시예에 따른 방법으로, 1차 제거 단계 이전에, 코팅 재료의 일부를 제거하는 2차 제거 단계를 추가적으로 포함하는 것을 특징으로 하는, 집적 회로 카드용 회로 층 제조 방법.
17. 15번 또는 16번 실시예에 따른 방법으로, 사각형의 접촉 패드를 제공하는 단계는, 베이스와 베이스로부터 위쪽으로 연장하는 본체를 제공하는 단계를 포함하며, 베이스는 사각형인 것을 특징으로 하는, 집적 회로 카드용 회로 층 제조 방법.

Claims (15)

  1. 대향하는 제1 및 제2 표면(6, 7)을 갖는 기판(5)으로, 상기 제1 및 제2 표면(6, 7)에 수직인 방향으로 회로 층의 두께 방향을 정의하는 제1 및 제2 표면(6, 7)을 갖는 기판(5), 기판에 내장되는 전자 회로(3) 및 제1 표면을 덮는 코팅(10)을 포함하되, 상기 전자 회로는 제1 표면에서 노출되는 복수의 접촉 패드(9)를 포함하고, 코팅은 적어도 하나의 섹터(12)를 형성하며, 각각의 섹터는 적어도 하나의 대응하는 접촉 패드의 적어도 일부를 언커버하는(uncover), 집적 회로 카드(1)용 회로 층(4)에 있어서,
    상기 접촉 패드들이 사각형인 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  2. 제1항에 있어서, 적어도 하나의 섹터는 원형인 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  3. 제1항 또는 제2항에 있어서, 사각형은, 길이가 기판의 두께보다 큰 적어도 2개의 변을 갖는 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  4. 제1항 또는 제2항에 있어서, 기판의 두께는 코팅의 두께보다 두꺼운 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  5. 제1항 또는 제2항에 있어서, 각각의 접촉 패드는 본질적으로 제1 표면과 평면을 이루는(in plane) 베이스(22)와, 베이스로부터 상향으로 돌출 높이만큼 돌출하는 본체(23)를 포함하는 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  6. 제5항에 있어서, 코팅의 두께는 본체의 돌출 높이보다 두꺼운 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  7. 제6항에 있어서, 코팅의 두께는 본체의 돌출 높이의 적어도 두배인 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  8. 제5항에 있어서, 본체는 제1 및 제2 표면에 수직인 평면에서, 원형, 계란형 또는 타원형을 형성하는 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  9. 제1항 또는 제2항에 있어서, 섹터들 및 접촉 패드들은, 적어도 3개의 섹터들 및 접촉 패드들로 된 적어도 하나의 어레이로 배열되는 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  10. 제1항 또는 제2항에 있어서, 코팅은 볼록한 표면 부분 및 오목한 표면 부분을 갖는 비-평면의 외측 표면을 형성하며, 적어도 하나의 오목한 표면 부분이 적어도 하나의 섹터를 형성하는 것을 특징으로 하는, 집적 회로 카드용 회로 층.
  11. 제1항 또는 제2항에 따른 적어도 하나의 회로 층과,
    전도성 구조체로, 제1 표면이 전도성 구조체를 향하도록 배치되는 전도성 구조체를 포함하는 것을 특징으로 하는, 집적 회로 카드.
  12. 제11항에 있어서, 각각의 섹터에 대해, 접촉 패드와 전기 전도성 구조체 사이에 배치되는 전기 인터페이스를 포함하는 것을 특징으로 하는, 집적 회로 카드.
  13. 집적 회로 카드용 회로 층을 제조하는 방법으로,
    상기 방법은:
    사각형의 접촉 패드를 갖는 전자 회로를 제공하는 단계;
    전자 회로의 접촉 패드들이 기판의 제1 표면에서 노출되도록, 전자 회로를 기판에 내장하는 단계;
    코팅 재료에 제1 표면과 접촉 패드들을 내장하는 단계;
    각각의 접촉 패드의 적어도 일부가 언커버되도록 하는 원형의 섹터를 형성하기 위해, 코팅 재료를 제거하는 1차적인 제거 단계;를 포함하는 것을 특징으로 하는, 집적 회로 카드용 회로 층 제조 방법.
  14. 제13항에 있어서, 1차적인 제거 단계 이전에, 코팅 재료의 일부를 제거하는 2차적인 제거 단계를 추가적으로 포함하는 것을 특징으로 하는, 집적 회로 카드용 회로 층 제조 방법.
  15. 제13항 또는 제14항에 있어서, 사각형인 접촉 패드를 제공하는 단계는 베이스와 베이스로부터 상향으로 연장하는 본체를 제공하는 단계를 포함하며, 베이스는 사각형인 것을 특징으로 하는, 집적 회로 카드용 회로 층 제조 방법.
KR1020187027942A 2016-03-01 2017-02-28 집적 회로 카드용 회로 층 KR102611384B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16158068.3 2016-03-01
EP16158068 2016-03-01
PCT/EP2017/054576 WO2017148901A1 (en) 2016-03-01 2017-02-28 A circuit layer for an integrated circuit card

Publications (2)

Publication Number Publication Date
KR20180124892A KR20180124892A (ko) 2018-11-21
KR102611384B1 true KR102611384B1 (ko) 2023-12-08

Family

ID=55456632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187027942A KR102611384B1 (ko) 2016-03-01 2017-02-28 집적 회로 카드용 회로 층

Country Status (12)

Country Link
US (1) US10963770B2 (ko)
EP (1) EP3423993B1 (ko)
KR (1) KR102611384B1 (ko)
CN (1) CN108701248B (ko)
AU (1) AU2017226865B2 (ko)
BR (1) BR112018067390A2 (ko)
CA (1) CA3015971A1 (ko)
MY (1) MY195079A (ko)
RU (1) RU2725617C2 (ko)
SG (1) SG11201807340SA (ko)
WO (1) WO2017148901A1 (ko)
ZA (1) ZA201806115B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10984304B2 (en) 2017-02-02 2021-04-20 Jonny B. Vu Methods for placing an EMV chip onto a metal card
USD956760S1 (en) * 2018-07-30 2022-07-05 Lion Credit Card Inc. Multi EMV chip card
USD1010657S1 (en) * 2020-02-28 2024-01-09 Chad Braswell E-card
CN113806819B (zh) * 2021-08-30 2024-02-09 高赵涵 一种m1卡扇区扩展工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
US20150206047A1 (en) * 2014-01-20 2015-07-23 John Herslow Metal card with radio frequency (rf) transmission capability

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2620586A1 (fr) 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
JPH07179088A (ja) * 1993-12-22 1995-07-18 Ibiden Co Ltd Icカード及びその製造方法
FR2735284B1 (fr) * 1995-06-12 1997-08-29 Solaic Sa Puce pour carte electronique revetue d'une couche de matiere isolante et carte electronique comportant une telle puce
ATE427560T1 (de) * 2003-06-20 2009-04-15 Nxp Bv Elektronische vorrichtung, anordnung und verfahren zum herstellen einer elektronischen vorrichtung
US6927498B2 (en) * 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package
TWI232072B (en) * 2004-04-05 2005-05-01 Wistron Corp Method and structure for printed circuit board assembly and jig for assembling structure
KR20070034530A (ko) * 2004-05-28 2007-03-28 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 칩, 칩 패키지 및 칩 카드
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
IL178262A (en) * 2006-09-21 2013-06-27 Aser Rich Ltd Install and method of purchasing and storing digital content on a smart card
JP4945738B2 (ja) * 2006-12-27 2012-06-06 日本電産サンキョー株式会社 媒体処理装置及びその制御方法
JP2008258258A (ja) * 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
US20110011939A1 (en) 2007-12-19 2011-01-20 Linda Seah Contact-less and dual interface inlays and methods for producing the same
EP2463809A1 (fr) * 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
JP5924017B2 (ja) * 2011-02-16 2016-05-25 株式会社リコー 可逆性感熱記録媒体及びその製造方法
JP2014033389A (ja) * 2012-08-06 2014-02-20 Seiko Epson Corp 振動デバイス、電子デバイス、電子機器、および移動体
US9224695B2 (en) * 2013-02-28 2015-12-29 Infineon Technologies Ag Chip arrangement and a method for manufacturing a chip arrangement
DE102014107299B4 (de) * 2014-05-23 2019-03-28 Infineon Technologies Ag Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
CN204069493U (zh) * 2014-07-09 2014-12-31 上海卓悠网络科技有限公司 一种pcb板设计结构及霍尔开关、高亮侧发光灯、sim卡
KR102455398B1 (ko) * 2015-11-24 2022-10-17 에스케이하이닉스 주식회사 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
US20150206047A1 (en) * 2014-01-20 2015-07-23 John Herslow Metal card with radio frequency (rf) transmission capability

Also Published As

Publication number Publication date
US10963770B2 (en) 2021-03-30
CA3015971A1 (en) 2017-09-08
RU2018133848A (ru) 2020-04-01
SG11201807340SA (en) 2018-09-27
RU2018133848A3 (ko) 2020-04-27
BR112018067390A2 (pt) 2019-01-02
AU2017226865B2 (en) 2022-08-25
RU2725617C2 (ru) 2020-07-03
KR20180124892A (ko) 2018-11-21
WO2017148901A1 (en) 2017-09-08
MY195079A (en) 2023-01-09
CN108701248A (zh) 2018-10-23
EP3423993A1 (en) 2019-01-09
AU2017226865A1 (en) 2018-09-27
CN108701248B (zh) 2022-04-26
ZA201806115B (en) 2020-12-23
EP3423993B1 (en) 2020-07-01
US20190065922A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
KR102611384B1 (ko) 집적 회로 카드용 회로 층
US20170116505A1 (en) Authentication token
CN104079718B (zh) 具有指纹识别功能的个人移动终端设备
CN109271835B (zh) 具有指纹采集器的电子板及其制造方法
US10713461B2 (en) Double sided sensor module suitable for integration into electronic devices
KR102271136B1 (ko) 인쇄 회로 기판을 제작하는 방법, 이 방법에 의해 획득된 인쇄 회로, 및 그런 인쇄 회로를 포함하는 전자 모듈
US9183485B2 (en) Microcircuit module of reduced size and smart card comprising same
US20100071943A1 (en) Package and substrate structure with at least one alignment pattern
CN215495119U (zh) 生物特征成像模块及智能卡
CN105205483B (zh) 指纹感测装置
KR101768959B1 (ko) 인쇄회로보드를 이용한 반도체 패키지
US20170316301A1 (en) Multilayer wiring coupling dual interface card carrier-band module
KR20060113824A (ko) 스마트카드 칩 실장시 딤플 방지 방법
CN104684269B (zh) 具有嵌入式电子元件的印刷电路板及其制造方法
US11756327B2 (en) Fingerprint sensing device and method of making the same
JP2004334639A (ja) Icカード及びその製造方法
JP4428636B2 (ja) 板状枠体付きuimとその製造方法
JPS60209883A (ja) Icカ−ド
TWM452394U (zh) 智能卡及智能卡接觸墊載板
JP5076346B2 (ja) アンテナモジュール、ハイブリッドicカードの製造方法及びハイブリッドicカード
JP2019220006A (ja) デュアルインターフェイスカード及びその製造方法、並びにカード内蔵されているアンテナの位置の検査方法
JPH04169989A (ja) Icカード
JPH03283591A (ja) 電子部品埋め込み型回路基板の製造方法
JPS63242687A (ja) 携帯可能記憶媒体
JP2010198495A (ja) 接触端子基盤、情報記録媒体及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant