KR102586068B1 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
KR102586068B1
KR102586068B1 KR1020180051638A KR20180051638A KR102586068B1 KR 102586068 B1 KR102586068 B1 KR 102586068B1 KR 1020180051638 A KR1020180051638 A KR 1020180051638A KR 20180051638 A KR20180051638 A KR 20180051638A KR 102586068 B1 KR102586068 B1 KR 102586068B1
Authority
KR
South Korea
Prior art keywords
insulating layer
printed circuit
circuit board
cross
heat dissipation
Prior art date
Application number
KR1020180051638A
Other languages
Korean (ko)
Other versions
KR20190127254A (en
Inventor
오남근
이진욱
오해성
김용민
심기주
김성훈
김애림
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180051638A priority Critical patent/KR102586068B1/en
Priority to TW107139036A priority patent/TWI801446B/en
Priority to JP2018207856A priority patent/JP7464217B2/en
Publication of KR20190127254A publication Critical patent/KR20190127254A/en
Application granted granted Critical
Publication of KR102586068B1 publication Critical patent/KR102586068B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 본 발명의 일 측면에 따르면, 제1 절연층; 상기 제1 절연층의 상면에 복수로 적층되는 제2 절연층; 상기 제1 절연층의 하면에 복수로 적층되는 제3 절연층; 상기 제1 절연층 내에 형성된 제1 비아; 및 상기 제1 비아와 상하로 연결되도록, 상기 제2 절연층 전(全)층을 일괄 관통하여 형성되는 제2 비아를 포함하고, 상기 제1 비아 및 상기 제2 비아 각각의 횡단면에서 단축에 대한 장축의 길이 비는 1보다 크고, 상기 제1 비아의 상면과 하면 간 면적 차는, 상기 제2 비아의 상면과 하면 간의 면적 차보다 크다.According to one aspect of the present invention, a printed circuit board according to one aspect of the present invention includes: a first insulating layer; a plurality of second insulating layers stacked on an upper surface of the first insulating layer; a plurality of third insulating layers stacked on the lower surface of the first insulating layer; a first via formed in the first insulating layer; and a second via formed to penetrate the entire layer of the second insulating layer to be vertically connected to the first via, wherein each of the first via and the second via has a cross-sectional area relative to the minor axis. The length ratio of the major axis is greater than 1, and the area difference between the top and bottom surfaces of the first via is greater than the area difference between the top and bottom surfaces of the second via.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}Printed circuit board {PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것이다.The present invention relates to printed circuit boards.

제품의 고밀도 및 고성능화 되면서 인쇄회로기판의 방열을 해결할 수 있는 기술이 중요해지고 있다. 열 방출을 위해서는 비아의 크기가 커질 수 있는데, 이 경우, 비아는 복수의 단위 비아가 스택(stack)된 구조를 취할 수 있다. As products become more dense and high-performance, technology that can solve the heat dissipation of printed circuit boards is becoming more important. In order to dissipate heat, the size of the via may be increased. In this case, the via may have a structure in which a plurality of unit vias are stacked.

일본공개특허 2006-253189호 (공개: 2006.09.21)Japanese Patent Publication No. 2006-253189 (Published: 2006.09.21)

본 발명은 방열 특성이 향상되는 인쇄회로기판을 제공하는 것을 목적으로 한다.The purpose of the present invention is to provide a printed circuit board with improved heat dissipation characteristics.

본 발명의 일 측면에 따르면, 제1 절연층; 상기 제1 절연층의 상면에 복수로 적층되는 제2 절연층; 상기 제1 절연층의 하면에 복수로 적층되는 제3 절연층; 상기 제1 절연층 내에 형성된 제1 비아; 및 상기 제1 비아와 상하로 연결되도록, 상기 제2 절연층 전(全)층을 일괄 관통하여 형성되는 제2 비아를 포함하고, 상기 제1 비아 및 상기 제2 비아 각각의 횡단면에서 단축에 대한 장축의 길이 비는 1보다 크고, 상기 제1 비아의 상면과 하면 간 면적 차는, 상기 제2 비아의 상면과 하면 간의 면적 차보다 큰 인쇄회로기판이 제공된다.According to one aspect of the present invention, a first insulating layer; a plurality of second insulating layers stacked on an upper surface of the first insulating layer; a plurality of third insulating layers stacked on the lower surface of the first insulating layer; a first via formed in the first insulating layer; and a second via formed to penetrate the entire layer of the second insulating layer to be vertically connected to the first via, wherein each of the first via and the second via has a cross-sectional area relative to the minor axis. A printed circuit board is provided where the length ratio of the long axis is greater than 1, and the area difference between the upper and lower surfaces of the first via is greater than the area difference between the upper and lower surfaces of the second via.

본 발명의 다른 측면에 따르면, 제1 절연층; 상기 제1 절연층의 상면에 복수로 적층되는 제2 절연층; 상기 제1 절연층의 하면에 복수로 적층되는 제3 절연층; 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 전체를 관통하는 방열비아; 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 중 어느 하나를 관통하는 신호비아를 포함하고, 상기 방열비아의 횡단면적은 상기 신호비아의 횡단면적보다 크고, 상기 방열비아의 횡단면에서, 단축에 대한 장축의 길이 비는 1보다 크고, 상기 방열비아는, 상기 제1 절연층 내에 형성된 제1 비아; 및 상기 제1 비아와 상하로 연결되도록, 상기 제2 절연층 전(全)층을 일괄 관통하여 형성되는 제2 비아를 포함하는 인쇄회로기판이 제공된다.According to another aspect of the invention, a first insulating layer; a plurality of second insulating layers stacked on an upper surface of the first insulating layer; a plurality of third insulating layers stacked on the lower surface of the first insulating layer; a heat dissipation via penetrating the entire first insulating layer, the second insulating layer, and the third insulating layer; a signal via penetrating through any one of the first insulating layer, the second insulating layer, and the third insulating layer, the cross-sectional area of the heat dissipation via being greater than the cross-sectional area of the signal via, and the cross-sectional area of the heat dissipation via The ratio of the length of the major axis to the minor axis is greater than 1, and the heat dissipation via includes: a first via formed in the first insulating layer; and a second via formed to penetrate the entire second insulating layer to be vertically connected to the first via.

도 1은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 실시예에 따른 인쇄회로기판을 포함하는 패키지를 나타낸 도면.
도 3은 본 발명의 실시예에 따른 인쇄회로기판의 방열비아 횡단면을 나타낸 도면.1 is a diagram showing a printed circuit board according to an embodiment of the present invention.
Figure 2 is a diagram showing a package including a printed circuit board according to an embodiment of the present invention.
Figure 3 is a diagram showing a cross-section of a heat dissipation via of a printed circuit board according to an embodiment of the present invention.

본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Embodiments of the printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, identical or corresponding components are assigned the same drawing numbers and overlapping descriptions thereof are provided. Decided to omit it.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first, second, etc. used below are merely identifiers to distinguish identical or corresponding components, and the same or corresponding components are not limited by terms such as first, second, etc. no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, coupling does not mean only the case of direct physical contact between each component in the contact relationship between each component, but also means that another component is interposed between each component, and the component is in that other component. It should be used as a concept that encompasses even the cases where each is in contact.

도 1은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면이다.1 is a diagram showing a printed circuit board according to an embodiment of the present invention.

도 1을 참조하면 본 발명의 실시예에 따른 인쇄회로기판은, 제1 절연층(110), 제2 절연층(120), 제3 절연층(130), 방열비아(200) 및 신호비아(300)를 포함한다.Referring to Figure 1, the printed circuit board according to an embodiment of the present invention includes a first insulating layer 110, a second insulating layer 120, a third insulating layer 130, a heat dissipation via 200, and a signal via ( 300).

인쇄회로기판은 복수의 절연층이 적층된 다층기판이며, 복수의 절연층 중 제1 절연층(110)은 인쇄회로기판의 중앙에 위치하며, 코어(core)로서 지지 역할을 수행할 수 있다. A printed circuit board is a multilayer board in which a plurality of insulating layers are stacked, and among the plurality of insulating layers, the first insulating layer 110 is located in the center of the printed circuit board and can play a supporting role as a core.

제1 절연층(110)은 에폭시 수지, 폴리이미드 수지, BT 수지 등의 절연재료로 이루어지고, 유리섬유(glass cloth)와 같은 보강재가 함유될 수 있다. 구체적으로 제1 절연층(110)은 PPG(prepreg)일 수 있다. 이러한 보강재에 의하여 제1 절연층(110)은 인쇄회로기판의 코어로 작용할 수 있다. 그러나, 제1 절연층(110)에 반드시 보강재가 함유되는 것으로 한정되는 것은 아니다.The first insulating layer 110 is made of an insulating material such as epoxy resin, polyimide resin, or BT resin, and may contain a reinforcing material such as glass cloth. Specifically, the first insulating layer 110 may be PPG (prepreg). Due to this reinforcing material, the first insulating layer 110 can function as the core of the printed circuit board. However, the first insulating layer 110 is not necessarily limited to containing a reinforcing material.

제2 절연층(120)은 제1 절연층(110)의 상면에 적층된 복수의 층이다. 제2 절연층(120)은 에폭시 수지, 폴리이미드 수지, BT 수지 등의 절연재료로 이루어지고, 제2 절연층(120)은 제1 절연층(110)과 동일한 절연재료로 이루어지거나, 다른 절연재료로 이루어질 수 있다. 제2 절연층(120)에는 무기필러가 함유될 수 있고, 구체적으로 제2 절연층(120)은 ABF(Ajinomoto Build-up Film)와 같은 빌드업 필름(build-up film)일 수 있다. 제2 절연층(120)에 함유되는 무기필러의 종류에는 제한은 없고, 예를 들어 실리카(silica)일 수 있다.The second insulating layer 120 is a plurality of layers stacked on the top surface of the first insulating layer 110. The second insulating layer 120 is made of an insulating material such as epoxy resin, polyimide resin, and BT resin, and the second insulating layer 120 is made of the same insulating material as the first insulating layer 110 or a different insulating material. It can be made of materials. The second insulating layer 120 may contain an inorganic filler, and specifically, the second insulating layer 120 may be a build-up film such as Ajinomoto Build-up Film (ABF). There is no limitation on the type of inorganic filler contained in the second insulating layer 120, and for example, it may be silica.

제3 절연층(130)은 제1 절연층(110)의 하면에 적층된 복수의 층으로, 제2 절연층(120)과 동일할 수 있다. 즉, 제3 절연층(130)의 절연재료는 제2 절연층(120)의 절연재료와 동일할 수 있다. 또한, 제3 절연층(130)의 층 수는 제2 절연층(120)의 층 수와 동일할 수 있어, 이 경우 제2 절연층(120)과 제3 절연층(130)은 제1 절연층(110)을 기준으로 대칭을 이룰 수 있다.The third insulating layer 130 is a plurality of layers stacked on the lower surface of the first insulating layer 110 and may be the same as the second insulating layer 120. That is, the insulating material of the third insulating layer 130 may be the same as that of the second insulating layer 120. Additionally, the number of layers of the third insulating layer 130 may be the same as the number of layers of the second insulating layer 120. In this case, the second insulating layer 120 and the third insulating layer 130 are the first insulating layer 130. Symmetry can be achieved based on the layer 110.

방열비아(200)는 전자부품(500)과 같은 핫 스팟(hot spot)(열이 발생하는 지점)으로부터 발생하는 열을 이동, 분산 및 방출시키는 비아이다. 방열비아(200)는 열전도성이 높은 금속으로 이루어질 수 있고, 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.The heat dissipation via 200 is a via that moves, disperses, and emits heat generated from a hot spot (a point where heat is generated) such as the electronic component 500. The heat dissipation via 200 may be made of a metal with high thermal conductivity, such as copper (Cu), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), and platinum (Pt). It may be made of metals such as or alloys thereof.

방열비아(200)의 횡단면은 단축(y)과 장축(x)을 가지고, 단축(y)에 대한 장축(x)의 길이 비는 1보다 크다. 즉, 방열비아(200)의 횡단면은 옆으로 긴 원(도 3(a) 참고)에 가깝고, 구체적으로는 복수의 원이 옆으로 연달아 배치(도 3(b) 참고)되었을 때 만들어지는 형상일 수 있다. 즉, 방열비아(200)의 횡단면은, 직사각형에서 변형된 형상으로서, 두 변은 직선으로 유지되고, 나머지 두 변이 곡선으로 변경된 형상일 수 있다. The cross section of the heat dissipation via 200 has a minor axis (y) and a major axis (x), and the ratio of the length of the major axis (x) to the minor axis (y) is greater than 1. In other words, the cross-section of the heat dissipation via 200 is close to a laterally long circle (see Figure 3(a)), and specifically, it is a shape created when a plurality of circles are placed side by side (see Figure 3(b)). You can. That is, the cross-section of the heat dissipation via 200 may be a shape modified from a rectangle, with two sides maintained as straight lines and the remaining two sides changed into curves.

방열비아(200)의 횡단면에서, 단축(y)에 대한 장축(x)의 길이 비는 2 이상일 수 있다. 예를 들어, 장축(y)은 805um, 단축(x)은 100um일 수 있다. 이렇게 장축(y)이 단축(x)보다 긴 형상의 비아는 바 비아(bar via)라 일컬어질 수 있다. 방열비아(200)로서 원형 비아를 사용하는 경우보다 바 비아를 사용하는 경우에, 공간 활용도가 높아진다. In the cross section of the heat dissipation via 200, the length ratio of the major axis (x) to the minor axis (y) may be 2 or more. For example, the major axis (y) may be 805um and the minor axis (x) may be 100um. A via whose major axis (y) is longer than its minor axis (x) can be called a bar via. When bar vias are used as the heat dissipation vias 200, space utilization is higher than when circular vias are used.

방열비아(200)는 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)의 전(全)층을 관통한다. 방열비아(200)는 제1 절연층(110)을 관통하는 제1 비아(210), 제2 절연층(120)을 관통하는 제2 비아(220), 제3 절연층(130)을 관통하는 제3 비아(230)를 포함한다. The heat dissipation via 200 penetrates all of the first insulating layer 110, the second insulating layer 120, and the third insulating layer 130. The heat dissipation via 200 includes a first via 210 penetrating the first insulating layer 110, a second via 220 penetrating the second insulating layer 120, and a third via 220 penetrating the third insulating layer 130. Includes a third via (230).

제1 비아(210)는 제1 절연층(110)을 관통하여 제1 절연층(110) 내에 형성되며, 방열비아(200)의 코어가 될 수 있다.The first via 210 penetrates the first insulating layer 110 and is formed within the first insulating layer 110, and may become the core of the heat dissipation via 200.

제2 비아(220)는 제1 비아(210)와 상하로 연결되도록 제1 비아(210) 상에 배치되고, 복수의 제2 절연층(120)을 일괄 관통한다. 제2 비아(220)는 복수의 제2 절연층(120) 전(全)층을 일괄 관통하기 때문에 제2 비아(220)는 복수의 제2 절연층(120)들 사이에 패드를 포함하지 않는다. 여기서 '상하로 연결'된다는 것은, 제1 비아(210)와 제2 비아(220)의 적어도 일부가 서로 상하로 겹친다는 것을 의미한다. 바람직하게는 제1 비아(210)의 상면과 제2 비아(220)의 하면이 동심원 구조를 이룰 수 있다.The second via 220 is disposed on the first via 210 to be vertically connected to the first via 210, and penetrates the plurality of second insulating layers 120 at once. Since the second via 220 penetrates all of the plurality of second insulating layers 120 at once, the second via 220 does not include a pad between the plurality of second insulating layers 120. . Here, 'connected vertically' means that at least a portion of the first via 210 and the second via 220 overlap each other vertically. Preferably, the upper surface of the first via 210 and the lower surface of the second via 220 may form a concentric circle structure.

제3 비아(230)는 제1 비아(210)와 상하로 연결되도록 제1 비아(210) 하에 배치되고, 복수의 제3 절연층(130)을 일괄 관통한다. 제3 비아(230)는 복수의 제3 절연층(130) 전(全)층을 일괄 관통하기 때문에 제3 비아(230)는 복수의 제3 절연층(130)들 사이에 패드를 포함하지 않는다. 여기서 '상하로 연결'된다는 것은, 제1 비아(210)와 제3 비아(230)의 적어도 일부가 서로 상하로 겹친다는 것을 의미한다. 바람직하게는 제1 비아(210)의 하면과 제3 비아(230)의 상면이 동심원 구조를 이룬다.The third via 230 is disposed under the first via 210 to be vertically connected to the first via 210, and penetrates the plurality of third insulating layers 130 at once. Since the third via 230 penetrates all of the plurality of third insulating layers 130, the third via 230 does not include a pad between the plurality of third insulating layers 130. . Here, 'connected vertically' means that at least a portion of the first via 210 and the third via 230 overlap each other vertically. Preferably, the lower surface of the first via 210 and the upper surface of the third via 230 form a concentric circle structure.

제1 비아(210)의 상면과 하면 간 면적 차는 제2 비아(220)의 상면과 하면 간의 면적 차보다 크다. 또한, 제1 비아(210)의 상면과 하면 간 면적 차는 제3 비아(230)의 상면과 하면 간의 면적 차보다 크다.The area difference between the top and bottom surfaces of the first via 210 is greater than the area difference between the top and bottom surfaces of the second via 220. Additionally, the area difference between the top and bottom surfaces of the first via 210 is larger than the area difference between the top and bottom surfaces of the third via 230.

즉, 제1 비아(210)의 종단면 형상은 정사다리꼴 또는 역사다리꼴에 가깝고, 제2 비아(220) 및 제3 비아(230)의 종단면 형상은 직사각형에 가깝다. 이 경우, 제1 비아(210)의 횡단면적은 제1 절연층(110)의 상면에서 하면으로 갈수록 커지거나 작아지며, 제2 비아(220) 및 제3 비아(230)의 각각의 횡단면적은 인쇄회로기판의 외측에서 내측으로 갈수록 거의 일정하다. 이렇게 제2 비아(220) 및 제3 비아(230)의 종단면 형상이 직사각형에 가까울수록 제2 비아(220) 및 제3 비아(230)를 포함하는 방열비아(200)의 방열 효능이 증대될 수 있다.That is, the longitudinal cross-sectional shape of the first via 210 is close to a regular trapezoid or inverted trapezoid, and the longitudinal cross-sectional shapes of the second via 220 and the third via 230 are close to a rectangle. In this case, the cross-sectional area of the first via 210 increases or decreases from the top to the bottom of the first insulating layer 110, and the cross-sectional areas of each of the second via 220 and the third via 230 are It is almost constant from the outside to the inside of the printed circuit board. As the vertical cross-sectional shape of the second via 220 and the third via 230 approaches a rectangle, the heat dissipation efficiency of the heat dissipation via 200 including the second via 220 and the third via 230 can be increased. there is.

단, 제2 비아(220)의 횡단면적과 제3 비아(230)의 횡단면적이 반드시 동일할 필요는 없고, 제1 비아(210)의 횡단면적이 제1 절연층(110)의 상면에서 하면으로 갈수록 커지는 경우에는 제2 비아(220)의 횡단면적보다 제3 비아(230)의 횡단면적이 클 수 있다. 또한, 반대로 제1 비아(210)의 횡단면적이 제1 절연층(110)의 상면에서 하면으로 갈수록 작아지는 경우에는 제2 비아(220)의 횡단면적보다 제3 비아(230)의 횡단면적이 작을 수 있다. However, the cross-sectional area of the second via 220 and the cross-sectional area of the third via 230 do not necessarily need to be the same, and if the cross-sectional area of the first via 210 is at the top of the first insulating layer 110, In the case where it increases, the cross-sectional area of the third via 230 may be larger than the cross-sectional area of the second via 220. Additionally, on the other hand, when the cross-sectional area of the first via 210 decreases from the top to the bottom of the first insulating layer 110, the cross-sectional area of the third via 230 is larger than the cross-sectional area of the second via 220. It can be small.

한편, 제1 비아(210) 및 제2 비아(220) 각각의 종단면에 있어서, 제2 비아(220)의 측면의 기울기는 제1 비아(210)의 측면의 기울기보다 수직에 가깝고, 제1 비아(210) 및 제3 비아(230) 각각의 종단면에 있어서, 제3 비아(230)의 측면의 기울기는 제1 비아(210)의 측면의 기울기보다 수직에 가깝다.Meanwhile, in the longitudinal cross sections of each of the first via 210 and the second via 220, the slope of the side surface of the second via 220 is closer to vertical than the slope of the side surface of the first via 210, and the slope of the side surface of the first via 220 is closer to vertical. In each longitudinal cross section of the third via 210 and the third via 230, the slope of the side surface of the third via 230 is closer to vertical than the slope of the side surface of the first via 210.

제2 비아(220)와 제3 비아(230)는 그 종단면이 직사각형에 가까운 비아홀이 형성된 후 상기 비아홀 내에 전도성 물질이 충전됨으로써 형성될 수 있는데, 제2 비아(220)와 제3 비아(230)를 위한 각각의 비아홀은 제2 절연층(120) 전(全)층 및 제3 절연층(130) 전(全)층을 관통한다. 전도성 물질의 충전은 도금 방식으로 이루어질 수 있고, 여기에 사용되는 도금액의 성분(첨가제 등)이 조절됨으로써 비아홀 내 도금에 따른 딤플(dimple)이 발생하지 않을 수 있다. The second via 220 and the third via 230 may be formed by forming a via hole whose vertical cross-section is close to a rectangle and then filling the via hole with a conductive material. The second via 220 and the third via 230 Each via hole penetrates the entire second insulating layer 120 and the entire third insulating layer 130. Filling of the conductive material can be done by plating, and by adjusting the components (additives, etc.) of the plating solution used here, dimples due to plating in the via hole may not occur.

제2 비아(220) 및 제3 비아(230)와 같이 도금되는 부피가 크고, 도금되는 영역의 횡단면적이 큰 경우에, 일반적인 등방성 도금에 의할 때 중앙부가 함몰되는 딤플이 발생할 수 있으나, 본 발명에서는 도금액의 성분 조절로 딤플이 없이 도금층을 성장시킬 수 있다.When the volume to be plated is large, such as the second via 220 and the third via 230, and the cross-sectional area of the plated area is large, dimples in which the central part is depressed may occur due to general isotropic plating, but this In the present invention, the plating layer can be grown without dimples by controlling the components of the plating solution.

제1 비아(210)의 상하면에는 제1 패드(211a, 211b)가 형성되고, 제2 비아(220)의 상면에는 제2 패드(221)가 형성될 수 있다. 또한, 제3 비아(230)의 하면에는 제3 패드(231)가 형성될 수 있다. 제1 비아(210) 상면의 제1 패드(211a)는 제2 비아(220)와 접촉되고, 제1 비아(210) 하면의 제1 패드(211b)는 제3 비아(230)와 접촉된다. First pads 211a and 211b may be formed on the upper and lower surfaces of the first via 210, and a second pad 221 may be formed on the upper surface of the second via 220. Additionally, a third pad 231 may be formed on the lower surface of the third via 230. The first pad 211a on the upper surface of the first via 210 is in contact with the second via 220, and the first pad 211b on the lower surface of the first via 210 is in contact with the third via 230.

신호비아(300)는 복수의 절연층 중 각 절연층마다 형성된 회로를 층간 연결시키는 비아이다. 복수의 절연층의 표면에는 회로가 형성되며, 회로는 전기 신호를 전달하는 통로이다. 동일한 층 내에서는 회로를 따라 전기 신호가 전달될 수 있고, 서로 다른 층의 회로 간에는 신호비아(300)를 통하여 전기 신호가 전달될 수 있다. 이러한 회로는 전기 전도성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금 등으로 이루어질 수 있다. 신호비아(300) 역시 회로와 같이 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.The signal via 300 is a via that interconnects circuits formed in each insulating layer among a plurality of insulating layers. A circuit is formed on the surface of the plurality of insulating layers, and the circuit is a passage for transmitting electrical signals. Electrical signals may be transmitted along circuits within the same layer, and electrical signals may be transmitted between circuits of different layers through the signal via 300. Considering electrical conductivity, these circuits are made of metals such as copper (Cu), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt), or alloys thereof. It can be done. Like the circuit, the signal via 300 is also made of metal such as copper (Cu), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), and platinum (Pt) or alloys thereof. It can be done.

신호비아(300)는 전기 신호 전달을 주 목적으로 하고, 방열비아(200)는 열 방출을 주 목적으로 한다. 신호비아(300)와 방열비아(200)는 인쇄회로기판 내부에서 전기적으로 연결되지 않는다. 마찬가지로 회로와 방열비아(200)도 인쇄회로기판 내부에서 전기적으로 연결되지 않는다. The main purpose of the signal via 300 is to transmit electrical signals, and the main purpose of the heat dissipation via 200 is to dissipate heat. The signal via 300 and the heat dissipation via 200 are not electrically connected inside the printed circuit board. Likewise, the circuit and the heat dissipation via 200 are not electrically connected inside the printed circuit board.

신호비아(300)는 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 어느 한 층을 관통한다. 서로 다른 층에 형성된 신호비아(300)들은 패드를 개재하여 스택(stack)될 수 있지만, 복수의 절연층을 일괄 관통하지는 않는다. 따라서, 신호비아(300)는 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 전층을 일괄 관통하는 방열비아(200)와 차이가 있다. The signal via 300 penetrates one of the first insulating layer 110, the second insulating layer 120, and the third insulating layer 130. Signal vias 300 formed in different layers may be stacked with pads interposed between them, but do not penetrate the plurality of insulating layers at once. Accordingly, the signal via 300 is different from the heat dissipation via 200 that penetrates all of the first insulating layer 110, second insulating layer 120, and third insulating layer 130.

방열비아(200)의 횡단면적은 신호비아(300)의 횡단면적보다 크다. 방열비아(200)의 횡단면적이 신호비아(300)의 횡단면적보다 크기 때문에, 방열비아(200)의 방열 효과가 증대될 수 있다.The cross-sectional area of the heat dissipation via 200 is larger than the cross-sectional area of the signal via 300. Since the cross-sectional area of the heat dissipation via 200 is larger than the cross-sectional area of the signal via 300, the heat dissipation effect of the heat dissipation via 200 can be increased.

방열비아(200)의 단축(y)에 대한 장축(x)의 길이 비가 1보다 크고, 방열비아(200)의 단축(y)에 대한 장축(x)의 길이 비는, 신호비아(300)의 단축(w)에 대한 장축(z)의 길이 비보다 클 수 있다. 이 경우, 방열비아(200)의 횡단면은 좌우로 늘려진 원이고, 신호비아(300)의 횡단면은 원에 더 가까울 수 있다. 신호비아(300)가 완전한 원인 경우, 단축(w)과 장축(z)의 길이가 동일(두 축의 길이가 동일하지만, 설명의 편의 상 '제1 축'을 단축, 제1 축과 다른 방향을 가지는 '제2 축'을 장축이라 칭하였음)하고, 단축(w)에 대한 장축(z)의 길이 비는 1이라고 할 수 있다.The length ratio of the major axis (x) to the minor axis (y) of the heat dissipation via 200 is greater than 1, and the length ratio of the major axis (x) to the minor axis (y) of the heat dissipation via 200 is that of the signal via 300. It may be greater than the ratio of the length of the major axis (z) to the minor axis (w). In this case, the cross section of the heat dissipation via 200 is a circle stretched left and right, and the cross section of the signal via 300 may be closer to a circle. When the signal via 300 is completely circular, the length of the minor axis (w) and the major axis (z) are the same (the lengths of the two axes are the same, but for convenience of explanation, the 'first axis' is shortened and oriented in a different direction from the first axis). The 'second axis' of the branches is called the long axis), and the ratio of the length of the long axis (z) to the short axis (w) can be said to be 1.

한편, 인쇄회로기판은 최상면 및 최하면에 솔더레지스트층(400)을 더 포함할 수 있다. 솔더레지스트층(400)은 도 2에 도시되어 있다. 솔더레지스트층(400)은 제2 비아(220)의 제2 패드(221)를 노출시키고, 제3 비아(230)의 제3 패드(231)를 노출시킬 수 있다. 또한 솔더레지스트층(400)은 신호비아(300)의 패드를 노출시킬 수 있다.Meanwhile, the printed circuit board may further include a solder resist layer 400 on the top and bottom surfaces. Solder resist layer 400 is shown in FIG. 2. The solder resist layer 400 may expose the second pad 221 of the second via 220 and the third pad 231 of the third via 230. Additionally, the solder resist layer 400 may expose the pad of the signal via 300.

도 2는 본 발명의 실시예에 따른 인쇄회로기판을 포함하는 패키지를 나타낸 도면이다.Figure 2 is a diagram showing a package including a printed circuit board according to an embodiment of the present invention.

패키지는 인쇄회로기판과 전자부품(500) 등을 포함하고, 전자부품(500)은 인쇄회로기판에 실장된다. 전자부품(500)은 능동소자, 수동소자, IC 등 다양할 수 있다. 전자부품(500)은 열을 발생시키므로 방열비아(200)와 가까이에 실장될 수 있다. 특히, 전자부품(500)은 방열비아(200)의 제2 비아(220)와 연결되도록 제2 패드(221) 상에 실장될 수 있고, 접착제를 통해 제2 패드(221)에 접합될 수 있다. 한편, 전자부품(500)은 회로 및 신호비아(300)와 접속될 수 있고, 도 2에 도시된 와이어 등을 통해 접속될 수 있다. 와이어는 금속(예를 들어, 금)과 같은 전도체로 이루어지고, 와이어는 솔더레지스트층(400)을 통해 노출되는 패드에 접합될 수 있다. 다만, 전자부품(500)이 반드시 와이어 본딩(bonding)되어야 하는 것은 아니며, 솔더(solder)를 통해 플립칩 본딩(flip chip bonding)될 수 있으며, 전자부품(500)의 실장 방식에는 제한되지 않는다.The package includes a printed circuit board and electronic components 500, and the electronic components 500 are mounted on the printed circuit board. Electronic components 500 may be diverse, such as active elements, passive elements, ICs, etc. Since the electronic component 500 generates heat, it can be mounted close to the heat dissipation via 200. In particular, the electronic component 500 may be mounted on the second pad 221 to be connected to the second via 220 of the heat dissipation via 200, and may be bonded to the second pad 221 through an adhesive. . Meanwhile, the electronic component 500 may be connected to the circuit and signal via 300, and may be connected through a wire or the like shown in FIG. 2 . The wire is made of a conductor such as metal (eg, gold), and the wire may be bonded to a pad exposed through the solder resist layer 400. However, the electronic component 500 does not necessarily have to be wire bonded, and may be flip chip bonded using solder, and there is no limitation in the mounting method of the electronic component 500.

패키지는 몰딩재(600)를 더 포함할 수 있다. 몰딩재(600)는 전자부품(500)을 둘러싸도록 인쇄회로기판 상에 형성될 수 있고, 이러한 몰딩재(600)는 EMC 컴파운드(compound)일 수 있다. The package may further include molding material 600. The molding material 600 may be formed on a printed circuit board to surround the electronic component 500, and this molding material 600 may be an EMC compound.

전자부품(500)에서 발생하는 열은 방열비아(200)를 통해 인쇄회로기판 아래 쪽으로 분산될 수 있고, 나아가 방열비아(200)에 별도의 방열체(금속 등)가 부착될 수 있으며, 이 경우, 방열체는 제3 패드(231)에 접합될 수 있다. Heat generated from the electronic component 500 may be dispersed to the bottom of the printed circuit board through the heat dissipation via 200, and further, a separate heat sink (metal, etc.) may be attached to the heat dissipation via 200, in this case. , the heat sink may be bonded to the third pad 231.

상술한 패키지는 메인보드와 같은 추가기판에 솔더 등을 통해 실장될 수 있고, 상기 방열체는 추가기판과 이격된 것, 추가기판 상에 실장된 것, 추가기판에 내장된 것 등 다양할 수 있다.The above-mentioned package can be mounted on an additional board such as a motherboard using solder, etc., and the heat sink can be various, such as being spaced apart from the additional board, mounted on the additional board, or built into the additional board. .

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.Above, an embodiment of the present invention has been described, but those skilled in the art can add, change, delete or add components without departing from the spirit of the present invention as set forth in the patent claims. The present invention may be modified and changed in various ways, and this will also be included within the scope of rights of the present invention.

110: 제1 절연층
120: 제2 절연층
130: 제3 절연층
200: 방열비아
210: 제1 비아
220: 제2 비아
230: 제3 비아
211a, 211b: 제1 패드
221: 제2 패드
231: 제3 패드
300: 신호비아
400: 솔더레지스트층
500: 전자부품
600: 몰딩재110: first insulating layer
120: second insulating layer
130: third insulating layer
200: Heat dissipation via
210: first via
220: second via
230: third via
211a, 211b: first pad
221: second pad
231: Third pad
300: signal via
400: Solder resist layer
500: Electronic components
600: Molding material

Claims (11)

제1 절연층;
상기 제1 절연층의 상면에 복수로 적층되는 제2 절연층;
상기 제1 절연층의 하면에 복수로 적층되는 제3 절연층;
상기 제1 절연층 내에 형성된 제1 비아; 및
상기 제1 비아와 상하로 연결되도록, 상기 제2 절연층 전(全)층을 일괄 관통하여 형성되는 제2 비아를 포함하고,
상기 제1 비아 및 상기 제2 비아 각각의 횡단면에서 단축에 대한 장축의 길이 비는 1보다 크고,
상기 제1 비아의 상면과 하면 간 면적 차는, 상기 제2 비아의 상면과 하면 간의 면적 차보다 크고,
상기 제1 비아의 상하면에 각각 제1 패드가 형성되며,
상기 제1 비아의 상면에 형성된 상기 제1 패드는 상기 제2 비아와 접촉하는,
인쇄회로기판.
first insulating layer;
a plurality of second insulating layers stacked on an upper surface of the first insulating layer;
a plurality of third insulating layers stacked on the lower surface of the first insulating layer;
a first via formed in the first insulating layer; and
A second via is formed to penetrate the entire second insulating layer so as to be vertically connected to the first via,
The length ratio of the major axis to the minor axis in the cross section of each of the first via and the second via is greater than 1,
The area difference between the top and bottom surfaces of the first via is greater than the area difference between the top and bottom surfaces of the second via,
First pads are formed on the upper and lower surfaces of the first via, respectively,
The first pad formed on the upper surface of the first via is in contact with the second via,
Printed circuit board.
 제1항에 있어서,
상기 제1 비아와 상하로 연결되도록, 상기 제3 절연층 전(全)층을 일괄 관통하여 형성되는 제3 비아를 더 포함하는 인쇄회로기판.
According to paragraph 1,
A printed circuit board further comprising a third via formed to penetrate the entire third insulating layer to be vertically connected to the first via.
 제1항에 있어서,
상기 제1 비아 및 상기 제2 비아 각각의 횡단면에서 단축에 대한 장축의 길이 비는 2 이상인 인쇄회로기판.
According to paragraph 1,
A printed circuit board wherein the length ratio of the major axis to the minor axis in the cross section of each of the first via and the second via is 2 or more.
 제1항에 있어서,
상기 제1 비아 및 상기 제2 비아 각각의 종단면에 있어서,
상기 제2 비아의 측면의 기울기는 상기 제1 비아의 측면의 기울기보다 수직에 가까운 인쇄회로기판.
According to paragraph 1,
In the longitudinal cross section of each of the first via and the second via,
A printed circuit board in which the slope of the side of the second via is closer to vertical than the slope of the side of the first via.
 제1항에 있어서,
상기 제2 비아의 상면에 형성되는 제2 패드를 더 포함하는 인쇄회로기판.
According to paragraph 1,
A printed circuit board further comprising a second pad formed on an upper surface of the second via.
 제1 절연층;
상기 제1 절연층의 상면에 복수로 적층되는 제2 절연층;
상기 제1 절연층의 하면에 복수로 적층되는 제3 절연층;
상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 전체를 관통하는 방열비아;
상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 중 어느 하나를 관통하는 신호비아를 포함하고,
상기 방열비아의 횡단면적은 상기 신호비아의 횡단면적보다 크고,
상기 방열비아의 횡단면에서, 단축에 대한 장축의 길이 비는 1보다 크고,
상기 방열비아는,
상기 제1 절연층 내에 형성된 제1 비아; 및
상기 제1 비아와 상하로 연결되도록, 상기 제2 절연층 전(全)층을 일괄 관통하여 형성되는 제2 비아를 포함하며,
상기 제1 비아의 상하면에 각각 제1 패드가 형성되며,
상기 제1 비아의 상면에 형성된 상기 제1 패드는 상기 제2 비아와 접촉하는,
인쇄회로기판.
first insulating layer;
a plurality of second insulating layers stacked on an upper surface of the first insulating layer;
a plurality of third insulating layers stacked on the lower surface of the first insulating layer;
a heat dissipation via penetrating the entire first insulating layer, the second insulating layer, and the third insulating layer;
Includes a signal via penetrating any one of the first insulating layer, the second insulating layer, and the third insulating layer,
The cross-sectional area of the heat dissipation via is larger than the cross-sectional area of the signal via,
In the cross section of the heat dissipation via, the ratio of the length of the major axis to the minor axis is greater than 1,
The heat dissipation via is,
a first via formed in the first insulating layer; and
A second via is formed to penetrate the entire second insulating layer to be vertically connected to the first via,
First pads are formed on the upper and lower surfaces of the first via, respectively,
The first pad formed on the upper surface of the first via is in contact with the second via,
Printed circuit board.
 제6항에 있어서,
상기 신호비아의 횡단면은 상기 방열비아의 횡단면보다 원에 가까운 인쇄회로기판.
According to clause 6,
A printed circuit board in which the cross section of the signal via is closer to a circle than the cross section of the heat dissipation via.
 제6항에 있어서,
상기 방열비아는, 상기 제1 비아와 상하로 연결되도록, 상기 제3 절연층 전(全)층을 일괄 관통하여 형성되는 제3 비아를 더 포함하는 인쇄회로기판.
According to clause 6,
The heat dissipation via further includes a third via that is formed to penetrate the entire third insulating layer so as to be vertically connected to the first via.
 제6항에 있어서,
상기 제1 비아 및 상기 제2 비아 각각의 횡단면에서 단축에 대한 장축의 길이 비는 2 이상인 인쇄회로기판.
According to clause 6,
A printed circuit board wherein the length ratio of the major axis to the minor axis in the cross section of each of the first via and the second via is 2 or more.
 제6항에 있어서,
상기 제1 비아 및 상기 제2 비아 각각의 종단면에 있어서,
상기 제2 비아의 측면의 기울기는 상기 제1 비아의 측면의 기울기보다 수직에 가까운 인쇄회로기판.
According to clause 6,
In the longitudinal cross section of each of the first via and the second via,
A printed circuit board in which the slope of the side of the second via is closer to vertical than the slope of the side of the first via.
 제6항에 있어서,
상기 제2 비아의 상면에 형성되는 제2 패드를 더 포함하는 인쇄회로기판.
According to clause 6,
A printed circuit board further comprising a second pad formed on an upper surface of the second via.
KR1020180051638A 2018-05-04 2018-05-04 Printed circuit board KR102586068B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180051638A KR102586068B1 (en) 2018-05-04 2018-05-04 Printed circuit board
TW107139036A TWI801446B (en) 2018-05-04 2018-11-02 Printed circuit board
JP2018207856A JP7464217B2 (en) 2018-05-04 2018-11-05 Printed Circuit Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180051638A KR102586068B1 (en) 2018-05-04 2018-05-04 Printed circuit board

Publications (2)

Publication Number Publication Date
KR20190127254A KR20190127254A (en) 2019-11-13
KR102586068B1 true KR102586068B1 (en) 2023-10-05

Family

ID=68469386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180051638A KR102586068B1 (en) 2018-05-04 2018-05-04 Printed circuit board

Country Status (3)

Country Link
JP (1) JP7464217B2 (en)
KR (1) KR102586068B1 (en)
TW (1) TWI801446B (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015869A (en) * 1999-06-30 2001-01-19 Kyocera Corp Wiring board
JP2003046022A (en) 2001-05-22 2003-02-14 Hitachi Ltd Electronic apparatus
JP2017084914A (en) * 2015-10-26 2017-05-18 京セラ株式会社 Printed wiring board and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253189A (en) 2005-03-08 2006-09-21 Fujitsu Ltd Multilayer substrate and manufacturing method thereof
TWI571185B (en) * 2014-10-15 2017-02-11 矽品精密工業股份有限公司 Electronic package and method of manufacture
CN204244567U (en) * 2014-12-02 2015-04-01 李萌 There is the circuit board of good radiating structure
KR102374256B1 (en) * 2015-02-23 2022-03-15 삼성전기주식회사 Circuit board and manufacturing method thereof
KR102473405B1 (en) * 2015-10-30 2022-12-02 삼성전기주식회사 Printed circuit board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015869A (en) * 1999-06-30 2001-01-19 Kyocera Corp Wiring board
JP2003046022A (en) 2001-05-22 2003-02-14 Hitachi Ltd Electronic apparatus
JP2017084914A (en) * 2015-10-26 2017-05-18 京セラ株式会社 Printed wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
KR20190127254A (en) 2019-11-13
JP7464217B2 (en) 2024-04-09
TW201948007A (en) 2019-12-16
JP2019195039A (en) 2019-11-07
TWI801446B (en) 2023-05-11

Similar Documents

Publication Publication Date Title
JP6450864B2 (en) Semiconductor device
US9330992B2 (en) Wiring substrate for a semiconductor device having differential signal paths
KR100310398B1 (en) Pad Array Semiconductor Device with Thermal Conductor and Manufacturing Method Thereof
US9474158B2 (en) Printed wiring board
JPH11307689A (en) Semiconductor device, semiconductor device board, manufacture of them, and electronic equipment
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
US10438883B2 (en) Wiring board and semiconductor device
JP2016201532A (en) Circuit board
US20170271221A1 (en) Semiconductor package
KR102656394B1 (en) Semi-conductor package and module of electronic device using the same
JP5285204B2 (en) Semiconductor device and substrate for manufacturing semiconductor device
US8031484B2 (en) IC packages with internal heat dissipation structures
US8829361B2 (en) Wiring board and mounting structure using the same
KR102586068B1 (en) Printed circuit board
JP2012209527A (en) Component built-in substrate and manufacturing method of the same
JP2010251551A (en) Electronic circuit board and power semiconductor module
JP2012248877A (en) Semiconductor package having low speed and high speed signal paths
JP2001168226A (en) Semiconductor package and semiconductor device
JP2014067819A (en) Component-embedded substrate mounting body, method of manufacturing the same, and component-embedded substrate
JPH05218226A (en) Multilayer interconnection board
KR101266520B1 (en) Semiconductor package
JP2012199283A (en) Semiconductor device
JPH07131129A (en) Double-side-mounted multichip module
KR20070030034A (en) Stacked semiconductor package
EP3855489A1 (en) Package structure and stacked package structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant